微機原理與接口技術半導體存儲器

微機原理與接口技術半導體存儲器第1頁，共67頁，2023年，2月20日，星期四第5章

半導體存儲器5.1 概述5.2 隨機讀寫存儲器5.3 只讀存儲器5.4 CPU與存儲器連接5.5 內存管理第2頁，共67頁，2023年，2月20日，星期四5.1

概述存儲器：將處理問題的程序和所需的數(shù)據(jù)存儲起來，處理時CPU自動而連續(xù)地從存儲器中取出指令并執(zhí)行指令規(guī)定的操作，中間數(shù)據(jù)也是利用存儲器進行保存——內存儲器，簡稱存儲器。存儲體系結構：寄存器——位于CPU中高速緩存（Cache）——由靜態(tài)RAM芯片構成主存——由半導體存儲器(ROM/RAM)構成輔存——指磁盤、磁帶、磁鼓、光盤等大容量存儲器，采用磁、光原理工作本章介紹半導體存儲器及組成主存的方法CPU(寄存器)CACHE主存(內存)輔存(外存)3第3頁，共67頁，2023年，2月20日，星期四5.1

概述存儲器的分類：按存儲介質分類：半導體存儲器：用半導體元件組成的存儲器，通常用作內存磁存儲器：用磁性材料組成的存儲器，通常用作輔存主要包括磁盤、磁帶、磁芯光存儲器：用光學原理制成的存儲器，通常用作輔存按所處的位置及功能分類：內存：通常插在主板上，存放當前正在運行的程序和數(shù)據(jù)存取速度快、容量相對較小、價格高；不能長期保存信息外存：位于主板的外部，存放當前暫不使用的程序和數(shù)據(jù)存取速度慢、容量大、價格便宜；可長期保存信息4第4頁，共67頁，2023年，2月20日，星期四5.1

概述按存存取方式分類：隨機存取存儲器RAM（RandomAccessMemory）——半導體存儲器指存儲器中的內容根據(jù)需要可隨機地采取或修改且采取時間與存儲單元的物理位置無關，主要用作內存。只讀存儲器ROM（ReadOnlyMemory）——半導體存儲器指存儲器中的內容在一般情況下只能讀出而不能寫入或修改，主要用于存儲系統(tǒng)引導程序、監(jiān)控程序或OS的基本輸入/輸出部分（BIOS）。順序存取存儲器SAM（SeqentialAccessMemory）：指存儲器中的內容只能按某種順序進行存取，且采取時間與存儲單元的物理位置有關，如磁帶，一般用作外存。直接存取存儲器DAM（DirectAccessMemory）：指存儲器采取數(shù)據(jù)時不必對存儲介質事先做順序搜索而直接采取信息，如磁盤、部分光盤，一般用作外存。5第5頁，共67頁，2023年，2月20日，星期四5.1

概述半導體存儲器的分類按器件原理分類：雙極型：速度快、集成度低、功耗大MOS型：速度慢、集成度高、功耗低按存取方式（或讀寫方式）分類：隨機存取存儲器RAM：可讀可寫、斷電丟失只讀存儲器ROM：正常只讀、斷電不丟失6第6頁，共67頁，2023年，2月20日，星期四5.1

概述半導體存儲器的分類半導體存儲器RAMROM靜態(tài)RAM（SRAM）——主要用于Cache動態(tài)RAM（DRAM）——主要用于內存條掩膜式ROM一次性可編程ROM（PROM）紫外線擦除可編程ROM（EPROM）——用于ROM-BIOS電擦除可編程ROM（EEPROM）閃存（FlashMemory）——新一代ROM-BIOS7第7頁，共67頁，2023年，2月20日，星期四5.1

概述存儲器的性能指標存儲器容量：存儲1位二進制信息的單元稱為1個存儲元。對于32MB的存儲器，其內部有32M×8bit個存儲元。存儲器芯片多為×8結構，稱為字節(jié)單元。在標定存儲器容量時，經常同時標出存儲單元的數(shù)目和每個存儲單元包含的位數(shù)：存儲器芯片容量=存儲單元數(shù)M×每單元數(shù)據(jù)位數(shù)N如：芯片有2048個單元，每單元存放8位二進制數(shù)，則容量為：2048×8b=2K×8b=2KB=16Kb例如，Intel2114芯片容量為1K×4位，6264為8K×8位。8第8頁，共67頁，2023年，2月20日，星期四5.1

概述存儲器的性能指標存取周期：存儲器的存取周期是指從接收地址，到實現(xiàn)一次完整的讀出或寫入數(shù)據(jù)的時間，是存儲器進行連續(xù)讀或寫操作所允許的最短時間間隔。內存的存取速度通常以ns為單位——半導體存儲器的最大存取時間通常為幾十到幾百納秒ns可靠性：計算機要正確地運行，就要求存儲器系統(tǒng)具有很高的可靠性，存儲器的可靠性直接與構成它的芯片有關。9第9頁，共67頁，2023年，2月20日，星期四5.1

概述存儲器的性能指標功耗半導體存儲器屬于大規(guī)模集成電路，集成度高，體積小，但是不易散熱，因此在保證速度的前提下應盡量減小功耗。一般而言，MOS型存儲器的功耗小于相同容量的雙極型存儲器。例如HM62256的功耗為40mW~200mW。

集成度

半導體存儲器的集成度是指在一塊數(shù)平方毫米芯片上所制作的基本存儲單元數(shù)，常以“位/片”表示，也可以用“字節(jié)/片”表示。10第10頁，共67頁，2023年，2月20日，星期四第5章

半導體存儲器5.1 概述5.2 隨機讀寫存儲器5.3 只讀存儲器5.4 CPU與存儲器連接5.5 內存管理第11頁，共67頁，2023年，2月20日，星期四5.2 隨機讀寫存儲器MOS型RAM的基本存儲電路采用MOS管制成按制造工藝分為：NMOS、PMOS、CMOS、HMOS型按信息存儲方式分為：靜態(tài)RAM、動態(tài)RAM靜態(tài)RAM（SRAM——StaticRAM）：基本電路：一般由MOS晶體管觸發(fā)器組成，依靠觸發(fā)器存儲每位二進制信息，只要不斷電，所存信息不會丟失優(yōu)點：速度快、穩(wěn)定可靠，不需外加刷新電路，使用方便缺點：集成度低、功耗大動態(tài)RAM（DRAM——DynamicRAM）：基本電路：以MOS晶體管的柵極和襯底間的電容來存儲二進制信息，由于電容存在泄漏現(xiàn)象，需周期性對DRAM進行刷新優(yōu)點：集成度高、成本低、功耗小缺點：需外加刷新電路，速度比SRAM慢12第12頁，共67頁，2023年，2月20日，星期四5.2 隨機讀寫存儲器1.靜態(tài)RAM——基本存儲電路：圖：六管靜態(tài)RAM基本存儲電路選擇線T5I/OABT1T2T4T6VccI/OT313第13頁，共67頁，2023年，2月20日，星期四5.2 隨機讀寫存儲器1.靜態(tài)RAM——常見存儲芯片表：常見RAM芯片（Intel產品）型號存儲容量最大存取時間所用工藝所需電源管腳數(shù)2114A1K×4100~250nsHMOS＋5V182115A1K×845~95nsNMOS＋5V1621281K×8150~200nsHMOS＋5V2461162K×8200nsCMOS＋5V2462648K×8200nsCMOS＋5V286212816K×8200nsCMOS＋5V286225632K×8200nsCMOS＋5V2814第14頁，共67頁，2023年，2月20日，星期四5.2 隨機讀寫存儲器1.靜態(tài)RAM——常見存儲芯片：Intel2114（1K×4）Intel2114RAM存儲器芯片為具有18引腳的雙列直插式集成電路芯片A9~A0：10根地址信號I/O4~I/O1：雙向數(shù)據(jù)信號WE：讀/寫控制信號CS：片選信號Vcc：+5V

GND：地芯片容量：可尋址的單元數(shù)：210=1K每單元數(shù)據(jù)位數(shù)：4容量：210×4＝1K×4b123456789181716151413121110VccA7A8A9I/O1I/O2I/O3I/O4WEA6A5A4A3A0A1A2CSGNDIntel211415第15頁，共67頁，2023年，2月20日，星期四5.2 隨機讀寫存儲器1.靜態(tài)RAM——常見存儲芯片：Intel6264（8K×8）具有28引腳的雙列直插式集成電路芯片(1)引腳信號A12~A0：13根地址信號輸入引腳D7~D0：8根數(shù)據(jù)I/O信號引腳WE：讀/寫控制信號輸入引腳OE：輸出允許信號CE：片選信號輸入引腳Vcc：+5VGND：地VccWENCA8A9A11OEA10CED7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615Intel626416第16頁，共67頁，2023年，2月20日，星期四5.2 隨機讀寫存儲器1.靜態(tài)RAM——常見存儲芯片：Intel6264（8K×8）(2)容量：可尋址的單元數(shù)：213=8K每單元數(shù)據(jù)位數(shù)：8芯片容量：213×8＝8KB(3)工作方式：VccWENCA8A9A11OEA10CED7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND12345678910111213142827262524232221201918171615Intel6264CEWEOE方式功能000禁止010讀出數(shù)據(jù)讀出001寫入數(shù)據(jù)寫入011選通選通,輸出高阻1XX未選通芯片未選通17第17頁，共67頁，2023年，2月20日，星期四5.2 隨機讀寫存儲器2.動態(tài)RAM——基本存儲電路：四管動態(tài)MOS存儲單元18第18頁，共67頁，2023年，2月20日，星期四5.2 隨機讀寫存儲器2.動態(tài)RAM——基本存儲電路：單管動態(tài)RAM基本存儲電路字線WTCgCD位線b19第19頁，共67頁，2023年，2月20日，星期四5.2 隨機讀寫存儲器2.動態(tài)RAM——常見存儲芯片：Intel2164（64K×1）2164芯片存儲容量為64KB地址線(8根)：A7～A0數(shù)據(jù)線(2根)：1根數(shù)據(jù)輸入線DIN1根數(shù)據(jù)輸出線DOUT控制線(3根)：行地址選通RAS列地址選通CAS讀寫控制WE12345678161514131211109NCDINWERASA0A2A1VDDVssCASDOUTA6A3A4A5A7216420第20頁，共67頁，2023年，2月20日，星期四5.2 隨機讀寫存儲器2.動態(tài)RAM——常見存儲芯片：Intel2164（64K×1）地址信號產生：表示64KB地址空間需要16位地址信號，2164芯片共有8根地址線A7~A0，采用分時復用技術，利用多路開關分兩次送入16位地址。送入8位低地址碼：RAS=0送入8位高地址碼：CAS=0數(shù)據(jù)的輸入與輸出：讀?。篧E=1，由DOUT輸出數(shù)據(jù)寫入：WE=0，由DIN輸入數(shù)據(jù)片選：2164無片選控制端，而由RAS

兼作片選21第21頁，共67頁，2023年，2月20日，星期四第5章

半導體存儲器5.1 概述5.2 隨機讀寫存儲器5.3 只讀存儲器5.4 CPU與存儲器連接5.5 內存管理第22頁，共67頁，2023年，2月20日，星期四5.3 只讀存儲器只讀存儲器ROM特點：其內容是預先寫入的，而且一旦寫入，使用時只能讀出，不能修改，掉電時信息不會丟失ROM具有結構簡單、信息度高、價格低、非易失性和高可靠性1.掩模ROM（MROM）其存儲的信息在芯片制造時已確定，用戶不可更改。掩模ROM成本低，適用于大批量生產2.可編程ROM（PROM）：允許用戶編程一次，一旦編程確定后，不可更改3.可擦除PROM（EPROM）：在線使用時，只能讀出，不能寫入；編程時，從電路板取下，在編程器上實現(xiàn)擦除和寫入23第23頁，共67頁，2023年，2月20日，星期四5.3 只讀存儲器EPROM：頂部開有一個圓形的石英窗口，用于紫外線透過擦除原有信息一般使用專門的編程器（燒寫器）進行編程編程后，應該貼上不透光封條出廠未編程前，每個基本存儲單元都是信息1編程就是將某些單元寫入信息024第24頁，共67頁，2023年，2月20日，星期四5.3 只讀存儲器12345678910111213142827262524232221201918171615VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGMNCA8A9A11OEA10CED7D6D5D4D32764典型EPROM芯片：Intel27系列2716（2K×8） 2764（8K×8）27128（16K×8） 27256（32K×8）Intel2764引腳及其功能：A12~A0：地址線，接系統(tǒng)地址總線D7~D0：數(shù)據(jù)線，接數(shù)據(jù)總線CE：片選信號，接地址譯碼器輸出OE：輸出允許，接讀信號RDPGM：編程脈沖控制端，接編程控制信號Vpp：編程電壓輸入端，編程時接＋25VVcc：電源電壓，＋5V25第25頁，共67頁，2023年，2月20日，星期四5.3 只讀存儲器Intel

2764的工作方式：信號端VccVppCEOEPGM數(shù)據(jù)端D7~D0功能讀方式＋5V＋5V000數(shù)據(jù)輸出編程方式＋5V＋25V11正脈沖數(shù)據(jù)輸入效驗方式＋5V＋25V000數(shù)據(jù)輸出備有方式＋5V＋5V無關無關1高阻狀態(tài)未選中＋5V＋5V1無關無關高阻狀態(tài)編程禁止＋5V＋25V0無關無關高阻狀態(tài)輸出禁止＋5V＋5V011高阻狀態(tài)26第26頁，共67頁，2023年，2月20日，星期四5.3 只讀存儲器典型EPROM芯片：Intel2716引腳及其功能：2K×8位Al0~A0：地址信號輸入引腳，可尋址芯片的2K個存儲單元O7~O0：雙向數(shù)據(jù)信號輸入輸出引腳CE：片選信號輸入引腳OE：數(shù)據(jù)輸出允許控制信號引腳Vcc：+5v電源，用于在線的讀操作Vpp：+25v，用于在專用裝置上進行寫操作GND：地271627第27頁，共67頁，2023年，2月20日，星期四5.3 只讀存儲器EPROM編程器：通過一個接口卡與微機擴展槽相連，且配有一套編程軟件，來控制編程器工作方式及微機與編程器間的數(shù)據(jù)傳送28第28頁，共67頁，2023年，2月20日，星期四5.3 只讀存儲器EPROM擦除器29第29頁，共67頁，2023年，2月20日，星期四5.3 只讀存儲器4.電擦除PROM（E2PROM）：用加電方法，進行在線（無需拔下，直接在電路中）擦寫（擦除和編程一次完成），有字節(jié)擦寫、塊擦寫和整片擦寫方法并行EEPROM：多位同時進行串行EEPROM：只有一位數(shù)據(jù)線5.快擦寫存儲器FlashMemory——閃存：具有EEPROM電擦除可編程特點，其內部可自行產生編程所需電壓掉電后數(shù)據(jù)信息可以長期保存，不加電情況下，信息可保持10年能在線擦除和重寫由EEPROM發(fā)展起來，屬于EEPROM類型目前幾乎所有主板中的BIOSROM均采用Flash30第30頁，共67頁，2023年，2月20日，星期四第5章

半導體存儲器5.1 概述5.2 隨機讀寫存儲器5.3 只讀存儲器5.4 CPU與存儲器連接5.5 內存管理第31頁，共67頁，2023年，2月20日，星期四5.4 CPU與存儲器連接存儲容量的擴展微型計算機系統(tǒng)的存儲器，由若干存儲器芯片組成。將存儲器芯片進行合理排列、連接，以及和CPU的AB、DB的連接一般需要對芯片在位向或字向進行擴展，通常有3種擴展方法：1.位擴展：指對芯片位數(shù)進行擴充以滿足對存儲單元位數(shù)的實際要求2.字擴展：存儲器芯片字長與存儲器字長相同，而對容量進行擴充3.位字擴展：在字方向和位方向都進行擴充32第32頁，共67頁，2023年，2月20日，星期四5.4 CPU與存儲器連接16K×1I/OA13~A0OECS16K×1I/OA13~A0OECS16K×1I/OA13~A0OECS16K×1I/OA13~A0OECS16K×1I/OA13~A0OECS16K×1I/OA13~A0OECS16K×1I/OA13~A0OECS16K×1I/OA13~A0OECS讀信號D0D1D2D3D4D5D6D7片選信號A13~A01.位擴展：例如：用16K×1位的ROM芯片，構成16K×8的存儲系統(tǒng)33第33頁，共67頁，2023年，2月20日，星期四5.4 CPU與存儲器連接2.字擴展：例如：用8K×8位的芯片，構成32K×8的RAMWRRDD0~D7CS3CS2CS1CS0A12~A08K×8D0~D7A12~A0WECSOE8K×8D0~D7A12~A0WECSOE8K×8D0~D7A12~A0WECSOE8K×8D0~D7A12~A0WECSOE34第34頁，共67頁，2023年，2月20日，星期四5.4 CPU與存儲器連接3.位字擴展：例如：用2K×4位的芯片，構成4K×8的RAM&WRRDCS1CS0A12~A02K×4D0~D7A10~A0W/RCS2K×4D0~D7A10~A0W/RCS2K×4D0~D7A10~A0W/RCS2K×4D0~D7A10~A0W/RCSD0~D3D4~D735第35頁，共67頁，2023年，2月20日，星期四5.4 CPU與存儲器連接存儲器設計原則：根據(jù)存儲器容量要求、應用場合、速度要求、價格、體積、功耗等方面綜合考慮。存儲器設計應包含兩個方面：（1）芯片類型選擇：SRAM：多用于小系統(tǒng)中DRAM：DRAM集成度較高，多用于中、大系統(tǒng)中掩模ROM、PROM：成本低多用于較成熟程序EPROM、EEPROM：則用于保存不常修改的數(shù)據(jù)，如系統(tǒng)運行過程的參數(shù)等36第36頁，共67頁，2023年，2月20日，星期四5.4 CPU與存儲器連接（2）存儲芯片與CPU的連接：CPU總線負載能力：一般考慮其輸出線的直流負載能力CPU時序與存儲芯片存取速度的配合：CPU在存儲器讀/寫操作時，是有固定時序的，用戶要根據(jù)這些來確定對存儲器存取速度的要求存儲地址空間的分配：內存分為系統(tǒng)區(qū)（即機器的監(jiān)控程序或操作系統(tǒng)占用的區(qū)域）和用戶區(qū)，用戶區(qū)又要分成數(shù)據(jù)區(qū)和程序區(qū)，所以內存的地址分配是一個重要的問題。另外，通常一個存儲器是由許多存儲芯片組成，就需要將各個芯片正確的接到系統(tǒng)總線上37第37頁，共67頁，2023年，2月20日，星期四5.4

CPU與存儲器連接5.4.1CPU與存儲器的連接方法5.4.2譯碼方法與地址范圍計算5.4.3連接舉例第38頁，共67頁，2023年，2月20日，星期四5.4.1CPU與存儲器的連接方法1.數(shù)據(jù)線的連接依據(jù)：CPU的數(shù)據(jù)總線寬度、芯片存儲單元存放的二進制位數(shù)若芯片存儲單元存放的二進制位數(shù)等于CPU數(shù)據(jù)總線寬度，將CPU數(shù)據(jù)線與存儲器芯片的數(shù)據(jù)線對應相連。若芯片存儲單元存放的二進制位數(shù)小于CPU數(shù)據(jù)總線寬度，應根據(jù)情況將CPU數(shù)據(jù)線與多片存儲器芯片的數(shù)據(jù)線對應相連。39第39頁，共67頁，2023年，2月20日，星期四5.4.1CPU與存儲器的連接方法2.控制線的連接依據(jù)：CPU和存儲芯片對控制線的要求來確定存儲器芯片與控制總線連接涉及的CPU控制引腳：讀信號RD：通常與存儲器芯片的OE相連寫信號WR：通常與存儲器芯片的WE相連存儲器/IO接口的選擇信號M/IO：——一般作為存儲器譯碼器的控制信號40第40頁，共67頁，2023年，2月20日，星期四5.4.1CPU與存儲器的連接方法3.地址線的連接系統(tǒng)總線中地址信號為A19～A0，存儲芯片的地址線一般少于此。將系統(tǒng)地址總線分為兩部分：低位地址線——等于存儲芯片地址線數(shù)目低位地址線與存儲芯片直接相連，由芯片的內部譯碼電路確定具體的存儲單元，即為字選高位地址線——用于選擇不同的存儲芯片系統(tǒng)中的存儲器由多片芯片構成，須通過譯碼電路將高位地址線譯碼產生芯片的片選信號，即為片選地址譯碼實現(xiàn)片選的方法：全譯碼法、部分譯碼法、線選法41第41頁，共67頁，2023年，2月20日，星期四5.4.1CPU與存儲器的連接方法1#D0~D7A12~A0WEOECS2#D0~D7A12~A0WEOECS3#D0~D7A12~A0WEOECS4#D0~D7A12~A0WEOECS&&1WRRDM/IOA19A18A17A16A15A14A13A12~A0D0~D78086Y3Y2Y1Y0G1G2AG2BCBA全譯碼實現(xiàn)存儲器擴展示意圖42第42頁，共67頁，2023年，2月20日，星期四5.4

CPU與存儲器連接5.4.1CPU與存儲器的連接方法5.4.2譯碼方法與地址范圍計算5.4.3連接舉例第43頁，共67頁，2023年，2月20日，星期四5.4.2譯碼方法與地址范圍計算1.譯碼器芯片74LS138（3-8譯碼器）常用的譯碼器芯片：74LS139(2-4譯碼器)、74LS138(3-8譯碼器)

74LS154(4-16譯碼器)74LS138的引腳及邏輯符號：譯碼輸入引線A、B、C：用于片選地址線的輸入芯片允許引線G1、G2A、G2B：為100時，74LS138工作有效譯碼輸出引線Y0~Y7：僅有1條引線輸出為低電平ABCG2AG2BG1Y0Y1Y2Y3Y4Y5Y6Y7地址輸入允許輸入譯碼輸出74LS13844第44頁，共67頁，2023年，2月20日，星期四5.4.2譯碼方法與地址范圍計算1.譯碼器芯片74LS138（3-8譯碼器）使能端輸入端輸出端G1G2AG2BCBAY7Y6Y5Y4Y3Y2Y1Y01000001111111010000111111101100010111110111000111111011110010011101111100101110111111001101011111110011101111111×××1111111145第45頁，共67頁，2023年，2月20日，星期四5.4.2譯碼方法與地址范圍計算2.譯碼方法與地址范圍計算譯碼法：用片選地址線（高位地址線）經譯碼電路控制存儲器芯片的片選端來選擇某一存儲芯片的方法。全譯碼法的片選控制全譯碼法：指片內地址線外的其余地址線全部參加譯碼，即全部高位地址線都連接到譯碼器的輸入端，譯碼器的輸出信號作為各芯片的片選信號，將其分別連接到存儲器芯片的片選端。例：用4片6264（8K×8位）的存儲芯片擴展成32K×8位存儲器分析：A13、A14、A15連74LS138的A、B、CA16、A17、A18、A19及M/IO作為譯碼器選通控制線74LS138的Y0、Y1、Y2、Y3分別連通存儲芯片46第46頁，共67頁，2023年，2月20日，星期四5.4.2譯碼方法與地址范圍計算1#D0~D7A12~A0WEOECS2#D0~D7A12~A0WEOECS3#D0~D7A12~A0WEOECS4#D0~D7A12~A0WEOECS&&1WRRDM/IOA19A18A17A16A15A14A13A12~A0D0~D78088Y3Y2Y1Y0G1G2AG2BCBA47第47頁，共67頁，2023年，2月20日，星期四5.4.2譯碼方法與地址范圍計算例：用4片6264（8K×8位）的存儲芯片擴展成32K×8位存儲器分析：整個32K×8位存儲區(qū)的地址空間為80000H~87FFFH，各片存儲器地址范圍芯片片選地址線/高位地址線片內地址線地址范圍A19A18A17A16A15A14A13A12A11…A1A01#100000000…00~11…1180000H~81FFFH2#100000100…00~11…1182000H~83FFFH3#100001000…00~11…1184000H~85FFFH4#100001100…00~11…1186000H~87FFFH特點：◆每個存儲器芯片的地址范圍是唯一的◆各芯片之間的地址范圍是連續(xù)的48第48頁，共67頁，2023年，2月20日，星期四5.4.2譯碼方法與地址范圍計算部分譯碼法的片選控制部分譯碼法：指片選地址線中僅有一部分參加譯碼特點：◆可保證存儲器芯片的地址連續(xù)◆但一個存儲單元會對應多個地址，即地址重疊例：用4片6264（8K×8位）的存儲芯片擴展成32K×8位存儲器分析：高位地址線A13~A17經譯碼器譯碼輸出作為片選信號高位地址線A18、A19不參加譯碼地位地址線A0~A12直接與存儲芯片的地址線A0~A12連接4#CS3#CS2#CS1#CS1Y3Y2Y1Y0G1G2AG2BCBAM/IOA19A18A17A16A15A14A13A12~A08088接譯碼器芯片本身的地址線49第49頁，共67頁，2023年，2月20日，星期四5.4.2譯碼方法與地址范圍計算例：用4片6264（8K×8位）的存儲芯片擴展成32K×8位存儲器分析：使32KB存儲器中的任意存儲單元對應4個地址——地址重疊設A18=A19=0,則32KB的RAM存儲單元地址為0000H~07FFFH芯片片選地址線/高位地址線片內地址線地址范圍A19A18A17A16A15A14A13A12A11…A1A01#000000000…00~11…1100000H~01FFFH2#000000100…00~11…1102000H~03FFFH3#000001000…00~11…1104000H~05FFFH4#000001100…00~11…1106000H~07FFFH設A18=0,A19=1,則32KB的RAM存儲地址為：4000H~47FFFH設A18=1,A19=0,則32KB的RAM存儲地址為：8000H~87FFFH設A18=1,A19=1,則32KB的RAM存儲地址為：C000H~C7FFFH50第50頁，共67頁，2023年，2月20日，星期四5.4.2譯碼方法與地址范圍計算線選法的片選控制線選法：即線性選擇法，指直接用高位地址線中的某一位作為某一存儲器芯片的片選控制信號，用地位地址線實現(xiàn)對芯片的片內尋址。特點：◆實現(xiàn)簡單，不需外加硬件電路◆芯片間的地址不連續(xù)◆不會造成地址重疊例：CPU16條地址線A0~A15，系統(tǒng)存儲器由3片RAM6116(2K×8位)和2片EPROM2716(2K×8位)構成分析：A0~A10連片內地址線 A11~A15作片選地址線注意：軟件必須保證片選地址線中只能有一位有效51第51頁，共67頁，2023年，2月20日，星期四5.4

CPU與存儲器連接5.4.1CPU與存儲器的連接方法5.4.2譯碼方法與地址范圍計算5.4.3連接舉例第52頁，共67頁，2023年，2月20日，星期四5.4.3連接舉例例1：采用8086處理器，構成32K×8位存儲系統(tǒng)，前16KB用EPROM2764（8K×8），后16KB用SRAM6264（8K×8）要求：EPROM地址范圍：00000H~03FFFHSRAM地址范圍：04000H~07FFFH整個地址空間連續(xù)，無地址重疊譯碼器采用74LS1381.計算所需芯片的個數(shù)：16KB的EPROM存儲系統(tǒng)需2764芯片：2片16KB的SRAM存儲系統(tǒng)需6264芯片：2片53第53頁，共67頁，2023年，2月20日，星期四5.4.3連接舉例2.選擇譯碼方法與計算芯片地址范圍：根據(jù)題目要求，選擇全譯碼法的片選控制——高位地址A19~A13參與譯碼，A12~A0作為芯片片內地址選擇芯片片選地址線/高位地址線片內地址線地址范圍A19A18A17A16A15A14A13A12A11…A1A01#2764000000000…00~11…1100000H~01FFFH2#2764000000100…00~11…1102000H~03FFFH1#6264000001000…00~11…1104000H~05FFFH2#6264000001100…00~11…1106000H~07FFFH3.存儲器芯片與CPU連接：54第54頁，共67頁，2023年，2月20日，星期四5.4.3連接舉例WRRDM/IOA19A18A17A16A15A14A13A12~A0D0~D78088&&1Y3Y2Y1Y0G1G2AG2BCBA74LS1382764(1#)D0~D7A12~A0PGMOECEVpp2764(2#)D0~D7A12~A0PGMOECEVpp6264(1#)D0~D7A12~A0WEOECS1CS26264(2#)D0~D7A12~A0WEOECS1CS2+5V+5V+5V+5V55第55頁，共67頁，2023年，2月20日，星期四第5章

半導體存儲器5.1 概述5.2 隨機讀寫存儲器5.3 只讀存儲器5.4 CPU與存儲器連接5.5 內存管理第56頁，共67頁，2023年，2月20日，星期四5.5 內存管理80X86系列CPU的工作模式：不同CPU的尋址范圍CPU數(shù)據(jù)總線地址總線尋址范圍支持操作系統(tǒng)80868位20位1MB實方式8028616位24位16MB實、保護方式80386/80486/Pentium32位32位4096MB實、保護、V86方式57第57頁，共67頁，2023年，2月20日，星期四5.5 內存管理內存空間的管理：