數(shù)字系統(tǒng)分析第四部分

數(shù)字系統(tǒng)分析第四部分第1頁(yè)，共108頁(yè)，2023年，2月20日，星期五二、原理圖輸入法主要內(nèi)容：三、文本輸入法一、QuartusII

概述第2頁(yè)，共108頁(yè)，2023年，2月20日，星期五1、QuartusII介紹一、QuartusII概述QuartusII是Altera公司的綜合性PLD/FPGA開發(fā)軟件，支持原理圖、VHDL、VerilogHDL以及AHDL等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。第3頁(yè)，共108頁(yè)，2023年，2月20日，星期五2、QuartusII的功能特點(diǎn)☆界面開放：

QuartusII是Altera公司的EDA軟件，但它可以與其它工業(yè)標(biāo)準(zhǔn)的設(shè)計(jì)輸入、綜合與校驗(yàn)工具相連接☆與結(jié)構(gòu)無(wú)關(guān)：

QuartusII系統(tǒng)的核心Compiler支持Altera公司的可編程邏輯器件系列，提供了與結(jié)構(gòu)無(wú)關(guān)的可編程邏輯環(huán)境?！钬S富的設(shè)計(jì)庫(kù)：

QuartusII提供豐富的庫(kù)單元供設(shè)計(jì)者調(diào)用，其中包括74系列的全部器件和其它多種邏輯功能部件，調(diào)用庫(kù)元件進(jìn)行設(shè)計(jì)，可以大大減輕設(shè)計(jì)人員的工作量，縮短設(shè)計(jì)周期?！钣布枋稣Z(yǔ)言：

QuartusII軟件支持各種HDL設(shè)計(jì)輸入選項(xiàng)，包括VHDL、VerilogHDL和Altera公司的AHDL?！钔耆苫簝?nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。第4頁(yè)，共108頁(yè)，2023年，2月20日，星期五3、QuartusII的安裝（一）運(yùn)行安裝程序（可執(zhí)行文件）

（二）破解文件

（三）認(rèn)證第5頁(yè)，共108頁(yè)，2023年，2月20日，星期五（1）雙擊運(yùn)行QuartusII8.0文件夾下的文件QuartusII8.0.exe，選擇Full/Custom/FLEXlmServer（或BASELINE/E+MAX）選項(xiàng)開始進(jìn)行安裝窗口（一）運(yùn)行安裝程序第6頁(yè)，共108頁(yè)，2023年，2月20日，星期五（2）進(jìn)入WebEditionSetup窗口，點(diǎn)選Next第7頁(yè)，共108頁(yè)，2023年，2月20日，星期五（3）進(jìn)入QuartusIILicenseAgreement窗口，點(diǎn)選Iacceptitemofthelicenceagreenment，點(diǎn)選Next。第8頁(yè)，共108頁(yè)，2023年，2月20日，星期五（4）進(jìn)入CustomerInformation窗口，輸入名字及公司后，點(diǎn)選Next第9頁(yè)，共108頁(yè)，2023年，2月20日，星期五（5）進(jìn)入ChooseDestinationLocation窗口，點(diǎn)擊Browse可以更改路徑，改好路徑后，點(diǎn)選Next第10頁(yè)，共108頁(yè)，2023年，2月20日，星期五（6）進(jìn)入SelectProgramFolder窗口，點(diǎn)選Next第11頁(yè)，共108頁(yè)，2023年，2月20日，星期五（7）進(jìn)入SetupType窗口，選擇complete，點(diǎn)選Next第12頁(yè)，共108頁(yè)，2023年，2月20日，星期五（8）進(jìn)入StarCopyingFiles窗口，點(diǎn)選Next第13頁(yè)，共108頁(yè)，2023年，2月20日，星期五（9）進(jìn)入安裝窗口，這需要較長(zhǎng)時(shí)間的等待，如圖所示。第14頁(yè)，共108頁(yè)，2023年，2月20日，星期五(10)安裝完畢后進(jìn)入如下圖窗口，請(qǐng)點(diǎn)選Yes，第15頁(yè)，共108頁(yè)，2023年，2月20日，星期五（二）破解文件1.將crack/bin/sys_cpt.dll拷貝至C:\altera\80\quartus\bin\下；2.將crack/license.DAT拷貝至C:\altera\80\下；3.查找網(wǎng)卡物理地址，點(diǎn)擊運(yùn)行，輸入cmd，打開操作臺(tái)，輸入命令行

ipconfig/all4.找到以太網(wǎng)適配器本地連接，下面有物理地址，輸入時(shí)取消dash(-)，只包含字符和數(shù)字5.用記事本打開C:\altera\80\license.DAT，將HOSTID=xxxxxxxxxxxx，改成你的網(wǎng)卡物理地址，修改后保存。第16頁(yè)，共108頁(yè)，2023年，2月20日，星期五（三）認(rèn)證（1）.雙擊QuartusII8.0桌面快捷方式進(jìn)入QuartusII界面，如下圖第17頁(yè)，共108頁(yè)，2023年，2月20日，星期五（2）.點(diǎn)擊菜單欄中的Tools,選擇Lisencesetup,如下所示。第18頁(yè)，共108頁(yè)，2023年，2月20日，星期五（3）點(diǎn)擊…,選擇安裝路徑中的Lisence.DAT文件，如下所示。點(diǎn)擊此處選擇安裝路徑中的文件第19頁(yè)，共108頁(yè)，2023年，2月20日，星期五（4）找到Lisence.DAT文件，點(diǎn)擊打開，如下所示。點(diǎn)擊此按鈕選擇好文件第20頁(yè)，共108頁(yè)，2023年，2月20日，星期五（5）點(diǎn)擊OK，如下所示。安裝完畢，可以使用了！

第21頁(yè)，共108頁(yè)，2023年，2月20日，星期五（一）設(shè)計(jì)輸入（二）設(shè)計(jì)編譯（三）設(shè)計(jì)仿真（四）編程下載（五）在線測(cè)試修改設(shè)計(jì)二、原理圖輸入法一般流程：綜合、適配第22頁(yè)，共108頁(yè)，2023年，2月20日，星期五用圖形輸入方式設(shè)計(jì)的流程1.建立設(shè)計(jì)項(xiàng)目并命名2.在圖形編輯器中創(chuàng)建圖形設(shè)計(jì)文件（1）輸入元件（3）連線、命名引線（2）命名引腳修改設(shè)計(jì)4.保存文件（一）設(shè)計(jì)輸入3.畫原理圖5.編譯文件第23頁(yè)，共108頁(yè)，2023年，2月20日，星期五1、為本設(shè)計(jì)項(xiàng)目建立文件夾不要直接將文件存放于根目錄下，建立文件夾。注意：新建文件夾要保證設(shè)計(jì)項(xiàng)目中的所有文件均在此目錄中。注意：第24頁(yè)，共108頁(yè)，2023年，2月20日，星期五（1）打開QUARTUSII2、在圖形編輯器中創(chuàng)建圖形設(shè)計(jì)文件工具按鈕層次結(jié)構(gòu)顯示信息提示窗口工作區(qū)菜單欄標(biāo)題欄第25頁(yè)，共108頁(yè)，2023年，2月20日，星期五（2）新建一個(gè)項(xiàng)目(工程）點(diǎn)擊，新建一個(gè)項(xiàng)目點(diǎn)擊OK第26頁(yè)，共108頁(yè)，2023年，2月20日，星期五點(diǎn)擊項(xiàng)目的存放路徑點(diǎn)擊第27頁(yè)，共108頁(yè)，2023年，2月20日，星期五項(xiàng)目的名稱頂層設(shè)計(jì)實(shí)體名稱

頂層設(shè)計(jì)實(shí)體名稱與項(xiàng)目名稱一致

點(diǎn)擊第28頁(yè)，共108頁(yè)，2023年，2月20日，星期五可以在File空白處選擇添入已存在的設(shè)計(jì)文件加入到這個(gè)工程中用UserLibraryPathnames按鈕把用戶自定義的庫(kù)函數(shù)加入到工程中新建文件直接按Next按鈕第29頁(yè)，共108頁(yè)，2023年，2月20日，星期五選擇器件的系列引腳數(shù)目速度級(jí)別選擇可編程邏輯器件對(duì)話框選擇此器件選好后點(diǎn)擊Next第30頁(yè)，共108頁(yè)，2023年，2月20日，星期五詢問是否選擇其他EDA工具，一般不需要選擇其他的EDA工具，因此直接選擇Next第31頁(yè)，共108頁(yè)，2023年，2月20日，星期五顯示由新建工程指南建立的工程文件摘要，在界面頂部標(biāo)題欄將顯示工程名稱和存儲(chǔ)路徑,點(diǎn)擊Finish。第32頁(yè)，共108頁(yè)，2023年，2月20日，星期五標(biāo)題欄將顯示工程名稱和存儲(chǔ)路徑,文件名第33頁(yè)，共108頁(yè)，2023年，2月20日，星期五（3）新建一個(gè)圖形文件新建一個(gè)設(shè)計(jì)文件File/new使用原理圖輸入方法設(shè)計(jì)必須選擇“原理圖編輯器”點(diǎn)擊點(diǎn)擊OK第34頁(yè)，共108頁(yè)，2023年，2月20日，星期五第35頁(yè)，共108頁(yè)，2023年，2月20日，星期五快捷鍵及繪圖工具說明第36頁(yè)，共108頁(yè)，2023年，2月20日，星期五選擇工具：①點(diǎn)擊某個(gè)符號(hào)激活，可以移動(dòng)、復(fù)制、剪切等操作；②鼠標(biāo)移動(dòng)到某個(gè)符號(hào)的輸入、輸出位置，可以畫電氣連線③在其它狀態(tài)下可以返回到默認(rèn)工具（點(diǎn)擊ESC）文本輸入選擇：①在圖中輸入文本；②輸入網(wǎng)絡(luò)標(biāo)號(hào)。畫線工具：三種線在電氣上是連接的。第37頁(yè)，共108頁(yè)，2023年，2月20日，星期五例1：用原理圖輸入法設(shè)計(jì)兩個(gè)一位二進(jìn)制數(shù)的數(shù)值比較器3、畫原理圖第38頁(yè)，共108頁(yè)，2023年，2月20日，星期五（1）在設(shè)計(jì)文件中輸入元件需要and2(兩輸入與門)、nor2(兩輸入或非門)、not（非門）三種邏輯門電路和input（輸入端口）、output（輸出端口）端口元件方法一：雙擊鼠標(biāo)的左鍵，將彈出Symbol對(duì)話框第39頁(yè)，共108頁(yè)，2023年，2月20日，星期五電源、地基本的邏輯電路元件庫(kù)管腳元件庫(kù)第40頁(yè)，共108頁(yè)，2023年，2月20日，星期五單擊此處單擊此處第41頁(yè)，共108頁(yè)，2023年，2月20日，星期五方法二：點(diǎn)擊工具欄的符號(hào)庫(kù)，也彈出Symbol對(duì)話框單擊此處單擊此處第42頁(yè)，共108頁(yè)，2023年，2月20日，星期五方法三：點(diǎn)擊菜單Edit/Insert-Symbol，彈出Symbol對(duì)話框。單擊此處單擊此處第43頁(yè)，共108頁(yè)，2023年，2月20日，星期五在Name中輸入and2同樣可以加入nor2、not、input、output

點(diǎn)擊OK方法四：在繪圖區(qū)空白單擊鼠標(biāo)右鍵，在彈出的選擇對(duì)話框中選擇Insert-Symbol，也彈出對(duì)話框?；蛘咴谠?kù)里找輸入元件兩種方法：第44頁(yè)，共108頁(yè)，2023年，2月20日，星期五第45頁(yè)，共108頁(yè)，2023年，2月20日，星期五對(duì)input、output，鼠標(biāo)左鍵快速雙擊PIN_NAME，出現(xiàn)下面對(duì)話框，（2）為輸入輸出元件引腳命名輸入你要改的名字，如A、B、y0、y1、y2；第46頁(yè)，共108頁(yè)，2023年，2月20日，星期五第47頁(yè)，共108頁(yè)，2023年，2月20日，星期五對(duì)input、output，鼠標(biāo)左鍵慢速雙擊PIN_NAME，那么PIN_NAME被選中，并且變黑，然后輸入你要改的名字，如A、B、y0、y1、y2；（2）為輸入輸出元件引腳命名第48頁(yè)，共108頁(yè)，2023年，2月20日，星期五

把元件拖動(dòng)到合適位置，將光標(biāo)放到元件的引線出，可以發(fā)現(xiàn)光標(biāo)變?yōu)槭中?，此時(shí)按住左鍵就可以進(jìn)行連線。最后的電路圖如下圖:（3）連線第49頁(yè)，共108頁(yè)，2023年，2月20日，星期五單個(gè)信號(hào)線：選中需命名的引線，輸入名字?？偩€：可采用單線命名方法，也可用A[n-1..0]表示。網(wǎng)絡(luò)標(biāo)號(hào)是由字符或字符串組成的代表節(jié)點(diǎn)的一組符號(hào)，在電路中相同的網(wǎng)絡(luò)標(biāo)號(hào)在電氣上是連接的。（4）為引線命名第50頁(yè)，共108頁(yè)，2023年，2月20日，星期五4、保存設(shè)計(jì)文件點(diǎn)擊這里文件名取為：zhanglaoshi.bdf注意：要存在自己立的文件夾中注意選擇存放位置第51頁(yè)，共108頁(yè)，2023年，2月20日，星期五標(biāo)題條將顯示新的項(xiàng)目名字第52頁(yè)，共108頁(yè)，2023年，2月20日，星期五5、編譯設(shè)計(jì)文件（檢查設(shè)計(jì)）有3種方法啟動(dòng)編譯器123第53頁(yè)，共108頁(yè)，2023年，2月20日，星期五第54頁(yè)，共108頁(yè)，2023年，2月20日，星期五生成圖元選擇如圖中“File”菜單的“Create”項(xiàng)，將當(dāng)前文件變成了一個(gè)包裝好的單一元件(Symbol)，并被放置在工程路徑指定的目錄中以備后用。第55頁(yè)，共108頁(yè)，2023年，2月20日，星期五例2：半

加器

只求本位和，不考慮低位的進(jìn)位。實(shí)現(xiàn)半加操作的電路叫做半加器。C=ABA、B為兩個(gè)加數(shù)C為向高位的進(jìn)位S為半加和狀態(tài)表ABC0000101011S010110將所需元件全部調(diào)入原理圖編輯窗口第56頁(yè)，共108頁(yè)，2023年，2月20日，星期五半加器需要兩個(gè)輸入端、一個(gè)與門、一個(gè)異或門、兩個(gè)輸出端。第57頁(yè)，共108頁(yè)，2023年，2月20日，星期五連接好的原理圖將他們連接成半加器存盤文件名取為：adder.bdf生成圖元第58頁(yè)，共108頁(yè)，2023年，2月20日，星期五

被加數(shù)、加數(shù)以及低位的進(jìn)位三者相加稱為“全加”，實(shí)現(xiàn)全加操作的電路叫做全加器。Ci-1：來(lái)自低位的進(jìn)位Ci：向高位的進(jìn)位例3：全

加器半加器半加器AiBiCi-1CiSiAiBi>1AiBiCi-1Si00000001101110001111010010111011狀態(tài)表Ci01111000AiBiCi-1(AiBi)第59頁(yè)，共108頁(yè)，2023年，2月20日，星期五(1)打開一個(gè)新的原理圖編輯窗口第60頁(yè)，共108頁(yè)，2023年，2月20日，星期五(2)完成全加器原理圖設(shè)計(jì)，并以文件名fulladder.bdf存在同一目錄中。(3)將當(dāng)前文件設(shè)置成Project(4)保存文件(5)生成圖元第61頁(yè)，共108頁(yè)，2023年，2月20日，星期五（二）設(shè)計(jì)編譯指定所用芯片型號(hào)分三步完成給芯片分配引腳運(yùn)行編譯器編譯器（Complier）—完成錯(cuò)誤檢查、網(wǎng)表提取、邏輯綜合、器件適配、產(chǎn)生仿真文件和編程配置文件。第62頁(yè)，共108頁(yè)，2023年，2月20日，星期五打開已輸入文件：第63頁(yè)，共108頁(yè)，2023年，2月20日，星期五步驟1、指定所用芯片的型號(hào)首先選擇這里三大基本步驟器件系列選擇窗選擇CycloneIII系列注意選324及8目標(biāo)器件型號(hào)為EP3C25F324C8然后選擇這里第64頁(yè)，共108頁(yè)，2023年，2月20日，星期五

所謂引腳分配，也就是把所設(shè)計(jì)電路的I/O端口如A，B，SO、CO指定到芯片對(duì)應(yīng)的管腳上；引腳分配有自動(dòng)和手動(dòng)兩種方式，自動(dòng)方式由軟件自動(dòng)完成引腳分配，手動(dòng)方式則由用戶完成引腳分配。步驟2、指定芯片的引腳(即進(jìn)行引腳分配)：

※自動(dòng)分配管腳操作簡(jiǎn)單，但由于自動(dòng)分配管腳的任意性，會(huì)給用戶在連線和驗(yàn)證設(shè)計(jì)時(shí)帶來(lái)很多不便，所以建議使用手動(dòng)方式分配管腳。第65頁(yè)，共108頁(yè)，2023年，2月20日，星期五首先選擇這里這里有所定義的端口列表然后選擇這里這里分配引腳手動(dòng)方式(1):由菜單完成引腳分配第66頁(yè)，共108頁(yè)，2023年，2月20日，星期五第67頁(yè)，共108頁(yè)，2023年，2月20日，星期五手動(dòng)方式(2):由平面布局完成引腳分配點(diǎn)擊這里這里輸入引腳或選擇引腳第68頁(yè)，共108頁(yè)，2023年，2月20日，星期五由平面布局完成引腳分配雙擊需要的引腳點(diǎn)擊這里選擇要分配的變量點(diǎn)擊這里選擇引腳類型點(diǎn)擊這里第69頁(yè)，共108頁(yè)，2023年，2月20日，星期五每個(gè)引腳都按此方法分配顯示所分配的引腳鼠標(biāo)放在此處會(huì)有變量信息第70頁(yè)，共108頁(yè)，2023年，2月20日，星期五完成綜合及適配功能123步驟3、編譯第71頁(yè)，共108頁(yè)，2023年，2月20日，星期五完成編譯若電路中有錯(cuò)，則顯示出錯(cuò)提示。若電路無(wú)錯(cuò)，則編譯通過。第72頁(yè)，共108頁(yè)，2023年，2月20日，星期五查看輸出信號(hào)對(duì)輸入信號(hào)延時(shí)時(shí)間報(bào)告點(diǎn)擊這里查看延時(shí)時(shí)間第73頁(yè)，共108頁(yè)，2023年，2月20日，星期五（三）設(shè)計(jì)仿真仿真器（Simulator）步驟1、建立波形輸入文件四大基本步驟步驟3：編輯輸入節(jié)點(diǎn)波形步驟2：仿真前設(shè)置步驟4：仿真第74頁(yè)，共108頁(yè)，2023年，2月20日，星期五執(zhí)行File/New…命令選擇VectorWaveformFile（波形文件）步驟1、建立波形輸入文件第75頁(yè)，共108頁(yè)，2023年，2月20日，星期五波形編輯器窗口：?jiǎn)螕粲医螕粲医√砑佣丝诿Q選擇此項(xiàng)點(diǎn)擊這里第76頁(yè)，共108頁(yè)，2023年，2月20日，星期五單擊右健點(diǎn)擊“列表”點(diǎn)擊這里點(diǎn)擊OK點(diǎn)擊OK第77頁(yè)，共108頁(yè)，2023年，2月20日，星期五建立的波形文件第78頁(yè)，共108頁(yè)，2023年，2月20日，星期五（1）功能仿真時(shí)序仿真功能仿真時(shí)序仿真點(diǎn)擊這里步驟2：仿真前的設(shè)置第79頁(yè)，共108頁(yè)，2023年，2月20日，星期五（2）仿真波形設(shè)置

執(zhí)行Edit/GridSize…命令，設(shè)置合適的柵格時(shí)間（10ns等）在波形仿真之前要設(shè)置合理的結(jié)束時(shí)間和每個(gè)柵格的時(shí)間第80頁(yè)，共108頁(yè)，2023年，2月20日，星期五執(zhí)行Edit/EndTime…命令，設(shè)置合適的仿真結(jié)束時(shí)間（1us等）在菜單View中選擇SnaptoGrid（捕捉到網(wǎng)格)第81頁(yè)，共108頁(yè)，2023年，2月20日，星期五步驟3：編輯輸入節(jié)點(diǎn)波形在下圖所示的界面中對(duì)輸入節(jié)點(diǎn)波形進(jìn)行編輯為輸入節(jié)點(diǎn)添加波形

第82頁(yè)，共108頁(yè)，2023年，2月20日，星期五先用鼠標(biāo)左鍵單擊并拖動(dòng)鼠標(biāo)選擇要設(shè)置的區(qū)域，單擊工具箱中按鈕ForcingHigh(1)，則該區(qū)域變?yōu)楦唠娖?。單擊工具箱中按鈕ForcingLow(0),則該區(qū)域變?yōu)楦唠娖?。還可以點(diǎn)上變量后單擊鼠標(biāo)左鍵選中該變量，然后單擊工具箱中按鈕OverwriteClock,輸入變量為時(shí)鐘形式的高低電平。設(shè)置輸入信號(hào)后保存文件，文件名默認(rèn)，后綴名為.vwf。第83頁(yè)，共108頁(yè)，2023年，2月20日，星期五步驟4：仿真執(zhí)行Processing/GenerateFunctionalsimulationNetlist命令，產(chǎn)生網(wǎng)表文件點(diǎn)此處點(diǎn)此處第84頁(yè)，共108頁(yè)，2023年，2月20日，星期五點(diǎn)此處開始仿真執(zhí)行Processing/Startsimulation命令，進(jìn)行仿真，或點(diǎn)此處開始仿真第85頁(yè)，共108頁(yè)，2023年，2月20日，星期五點(diǎn)此處查看仿真結(jié)果仿真成功！點(diǎn)此處確定第86頁(yè)，共108頁(yè)，2023年，2月20日，星期五查看仿真結(jié)果：第87頁(yè)，共108頁(yè)，2023年，2月20日，星期五

生成元件符號(hào)

執(zhí)行File/Create/Update/CreateSymbolFileforCurrentFile命令將本設(shè)計(jì)電路封裝成一個(gè)元件符號(hào)，供以后在原理圖編輯器下進(jìn)行層次設(shè)計(jì)時(shí)調(diào)用生成的符號(hào)存放在本工程目錄下，文件名zhanglaoshi，文件后綴名.bsf第88頁(yè)，共108頁(yè)，2023年，2月20日，星期五

本設(shè)計(jì)的文件夾中的所有文件

第89頁(yè)，共108頁(yè)，2023年，2月20日，星期五（四）編程下載步驟1：用專用連接線將計(jì)算機(jī)USB口與下載箱相連，打開實(shí)驗(yàn)箱電源；連接所設(shè)計(jì)的I/O線等硬件步驟2：選擇QuartusⅡ主窗口的Tools/Programmer命令或點(diǎn)擊進(jìn)入器件編程和配置對(duì)話框。第90頁(yè)，共108頁(yè)，2023年，2月20日，星期五點(diǎn)此處如果此對(duì)話框中為“NoHardware”進(jìn)入HardwareSetup對(duì)話框

點(diǎn)此處點(diǎn)此處JTAG第91頁(yè)，共108頁(yè)，2023年，2月20日，星期五選中zhanglaoshi.sof文件后的Program/Configure選項(xiàng)Process進(jìn)度條中顯示編程進(jìn)度步驟3：下載單擊

添加相應(yīng)的zhanglaoshi.sof編程文件

編程下載完成后就可以進(jìn)行目標(biāo)芯片的硬件驗(yàn)證了。點(diǎn)擊這兩步一般不用做！第92頁(yè)，共108頁(yè)，2023年，2月20日，星期五系統(tǒng)測(cè)試第93頁(yè)，共108頁(yè)，2023年，2月20日，星期五演示：第94頁(yè)，共108頁(yè)，2023年，2月20日，星期五關(guān)于原理圖輸入方式的補(bǔ)充說明：圖元節(jié)點(diǎn)名稱節(jié)點(diǎn)總線總線名稱※原理圖的基本組成元素包括：圖元、節(jié)點(diǎn)和總線第95頁(yè)，共108頁(yè)，2023年，2月20日，星期五有關(guān)“總線”的幾點(diǎn)說明：

1、總線與節(jié)點(diǎn)一樣，在原理圖中也是用于連接圖元的。在圖形編輯器顯示的原理圖中，總線與節(jié)點(diǎn)的區(qū)別在于所用的線的類型不同，總線用的是粗線“”，而節(jié)點(diǎn)用的是細(xì)線“”。

2、一條總線代表很多節(jié)點(diǎn)的組合，可以同時(shí)傳送多路信號(hào)，最少代表２個(gè)節(jié)點(diǎn)的組合，最多則可代表256個(gè)節(jié)點(diǎn)。

3、總線的命名：在總線名稱后面加上［m..n］（m,n必須為整數(shù)，大小不分先后），表示一條總線內(nèi)所含有的節(jié)點(diǎn)編號(hào)。如：z[３..0](或z[0..3]):代表４條節(jié)點(diǎn)，分別是：Z[3]、Z[2]、Z[1]、Z[0]

4、在添加總線名稱（節(jié)點(diǎn)名稱）時(shí)，應(yīng)確?？偩€名稱（節(jié)點(diǎn)名稱）與對(duì)應(yīng)的總線是相關(guān)聯(lián)的。單擊總線，如果總線和總線名稱周圍的方框同時(shí)變成紅色，則表示已關(guān)聯(lián)。

5、定義了總線，并不意味著在分配引腳時(shí)，只有一個(gè)端口出去，實(shí)際仍然是一個(gè)端口一個(gè)引腳。

第96頁(yè)，共108頁(yè)，2023年，2月20日，星期五三、文本輸入方式QUARTUSII支持的文本輸入方式有：VHDL、VerilogHDL、AHDL三種硬件描述語(yǔ)言。.v

：是VerilogHDL設(shè)計(jì)輸入文件.vhd:是VHDL設(shè)計(jì)輸入文件.tdf:是AHDL設(shè)計(jì)輸入文件.vo:編譯后產(chǎn)生的VerilogHDL輸出文件,此文件可以導(dǎo)出導(dǎo)符合工業(yè)標(biāo)準(zhǔn)的仿真器中進(jìn)行仿真。.vho:是VHDL輸出文件tdo:是AHDL輸出文件第97頁(yè)，共108頁(yè)，2023年，2月20日，星期五設(shè)計(jì)步驟（一）設(shè)計(jì)輸入（二）設(shè)計(jì)編譯（三）設(shè)計(jì)仿真（四）編程下載（五）在線測(cè)試修改設(shè)計(jì)第98頁(yè)，共108頁(yè)，2023年，2月20日，星期五（一）設(shè)計(jì)輸入(1)新建一個(gè)工程利用QuartusII提供的新建工程指南建立一個(gè)工程項(xiàng)目，同原理圖法新建工程相同。(2)新建文本文件①建立文件：在菜單欄中選擇【File】/【New】命令彈出對(duì)話框新建文件對(duì)話框②建立文本文件在彈出新建文件對(duì)話框中選擇VerilogHDLFive出現(xiàn)編輯輸入文本的界面（3）輸入文本文件第99頁(yè)，共108頁(yè)，2023年，2月20日，星期五常用快捷鍵介紹查找替換增加縮進(jìn)減少縮進(jìn)增加/取消標(biāo)記切換指向下一個(gè)標(biāo)記指向上一個(gè)標(biāo)記清除所有標(biāo)記插入文本插入模板顯示/不顯示行號(hào)切換注釋選擇的文本取消注釋選擇的文本第100頁(yè)，共108頁(yè)，2023年，2月20日，星期五（二）編譯設(shè)計(jì)文件：同原理圖法相同（三）設(shè)計(jì)仿真：同原理圖法相同生成符號(hào)：同原理圖法相同（四）編程下載文件：同原理圖法相同第101頁(yè)，共108頁(yè)，2023年，2月20日，星期五舉例：moduleand2(a,b,c);inputa,b;outputc;assignc=a&b;endmodule