復(fù)旦集成電路工藝課件-15

復(fù)旦集成電路工藝課件-15第一頁(yè)，共47頁(yè)。大綱第一章前言第二章晶體生長(zhǎng)第三章實(shí)驗(yàn)室凈化及硅片清洗第四章光刻第五章

熱氧化第六章熱擴(kuò)散第七章離子注入第八章

薄膜淀積第九章刻蝕第十章接觸與互連第十一章后端工藝與集成第十二章未來(lái)趨勢(shì)與挑戰(zhàn)2第二頁(yè)，共47頁(yè)。后端工藝

backendofthelinetechnology(BEOL)

——將器件連接成特定的電路結(jié)構(gòu)：金屬線(xiàn)及介質(zhì)的制作，使得金屬線(xiàn)在電學(xué)和物理上均被介質(zhì)隔離。全局互連（Al）局部互連（多晶硅,硅化物,TiN）（IMD）接觸（contact）—金屬和硅的結(jié)合部通孔（via）—用于連接不同層的金屬連線(xiàn)金屬間介質(zhì)（IMD）鈍化層（passivation）（PMD）3第三頁(yè)，共47頁(yè)。4第四頁(yè)，共47頁(yè)。后端工藝越來(lái)越重要占了工藝步驟中大部分影響IC芯片的速度多層金屬互連增加了電路功能并使速度加快5第五頁(yè)，共47頁(yè)?；ミB的速度限制可以作簡(jiǎn)單的估計(jì)由全局互連造成的延遲可以表達(dá)為：其中eox是介質(zhì)的介電常數(shù)，K是邊緣場(chǎng)效應(yīng)的修正系數(shù)，r是金屬線(xiàn)的電阻率e6第六頁(yè)，共47頁(yè)。各種延遲減小互連延遲的途徑:1）低電阻率金屬(Cu)2）low-k介質(zhì)7第七頁(yè)，共47頁(yè)。對(duì)IC金屬化系統(tǒng)的主要要求(1)金屬和半導(dǎo)體形成低阻接觸(2)低阻互連(3)與下面的氧化層或其它介質(zhì)層的粘附性好(4)臺(tái)階覆蓋好(5)結(jié)構(gòu)穩(wěn)定，不發(fā)生電遷移及腐蝕現(xiàn)象(6)易刻蝕(7)制備工藝簡(jiǎn)單電學(xué)、機(jī)械、熱學(xué)、熱力學(xué)及化學(xué)8第八頁(yè)，共47頁(yè)?？赡苄纬苫ミB的導(dǎo)電材料金屬（metal）：lowresistivity多晶硅（poly–Si）：Mediumresistivity)硅化物（metalsilicides）：介于以上二者之間9第九頁(yè)，共47頁(yè)。PropertiesofInterconnectMaterialsMaterialThinfilmresistivity(cm)Meltingpoint(oC)Al2.7-3.0660W8-153410Cu1.7-2.01084Ti40-701670PtSi28-351229C54TiSi213-161540WSi230-702165CoSi215-201326NiSi12-20992TiN50-1502950Ti30W7075-2002200Heavilydopedpoly-Si450-10000141710第十頁(yè)，共47頁(yè)。定義：零偏壓附近電流密度隨電壓的變化率比接觸電阻c的單位:Wcm2或m2

接觸電阻：衡量歐姆接觸質(zhì)量的參數(shù)是比接觸電阻c重?fù)诫s硅金屬線(xiàn)接觸面積A金屬－Si之間，c在10-5～10-9

Wcm2金屬－金屬之間，c<10-8

Wcm211第十一頁(yè)，共47頁(yè)。歐姆接觸整流接觸金半接觸12第十二頁(yè)，共47頁(yè)。當(dāng)金屬與半導(dǎo)體之間的載流子輸運(yùn)以隧道穿透為主時(shí)，c與半導(dǎo)體的摻雜濃度N及金－半接觸的勢(shì)壘高度qb有下面的關(guān)系

qb

在數(shù)值上等于金屬費(fèi)米能級(jí)上的電子進(jìn)入半導(dǎo)體所需的能量。結(jié)論：要獲得低接觸電阻的金-半接觸，必須減小金-半接觸的勢(shì)壘高度及提高半導(dǎo)體的摻雜濃度n+~1019-1021/cm3,p+>1019/cm313第十三頁(yè)，共47頁(yè)。形成歐姆接觸的方式

低勢(shì)壘歐姆接觸：一般金屬和p型半導(dǎo)體的接觸勢(shì)壘較低

高摻雜歐姆接觸Al/n-typeSi勢(shì)壘高度0.7eV需高摻雜歐姆接觸Al/p-typeSi勢(shì)壘高度0.4eV1.12eV14第十四頁(yè)，共47頁(yè)。常用金屬-n型硅之間的肖特基勢(shì)壘高度Eg(Si)＝1.12eVCu硅化物15第十五頁(yè)，共47頁(yè)。在降低接觸尺寸時(shí)減小接觸電阻的一些措施在金屬/半導(dǎo)體界面增加摻雜濃度-由雜質(zhì)固溶度限制用具有低肖特基勢(shì)壘的技術(shù)-在制備CMOS時(shí)，最好的選擇時(shí)Mid-GapBarrier增加接觸的有效面積*****-接觸整個(gè)結(jié)面積，而不僅僅是接觸孔面積用自對(duì)準(zhǔn)硅化物技術(shù)（self-alignedsilicide，SALICIDE）：與多晶柵和隔離自對(duì)準(zhǔn)16第十六頁(yè)，共47頁(yè)。SALICIDEProcess(a)BasicMOSFETstructurefabricated

SiO2sourcegatedrain(d)Selectiveremovalofunreactedmetal+2ndannealat500-850oCSiO2silicideSiO2silicideunreactedmetal(c)1stannealinN2at300-700°CSiO2sourcegatedrainmetal(b)Metaldeposition17第十七頁(yè)，共47頁(yè)。最常用的材料是Al：采用濺射淀積

Al金屬化系統(tǒng)失效的現(xiàn)象Al的電遷移（Electromigration）Al/Si接觸中的尖楔現(xiàn)象Cu正全面取代Al鋁互連技術(shù)18第十八頁(yè)，共47頁(yè)。（1）鋁的電遷移當(dāng)大密度電流流過(guò)金屬薄膜時(shí)，具有大動(dòng)量的導(dǎo)電電子將與金屬原子發(fā)生動(dòng)量交換，使金屬原子沿電子流的方向遷移，這種現(xiàn)象稱(chēng)為金屬電遷移電遷移會(huì)使金屬原子在陽(yáng)極端堆積，形成小丘或晶須，造成電極間短路；在陰極端由于金屬空位的積聚而形成空洞，導(dǎo)致電路開(kāi)路evoidHillock19第十九頁(yè)，共47頁(yè)。20第二十頁(yè)，共47頁(yè)。(2)Al/Si接觸中的尖楔現(xiàn)象1）硅和鋁不能發(fā)生化學(xué)反應(yīng)形成硅化物，但是退火溫度下（400-500C），硅在鋁中的固溶度較高（固溶度隨溫度呈指數(shù)增長(zhǎng)），會(huì)有相當(dāng)可觀的硅原子溶解到Al中。2）退火溫度下，Si在Al膜中的擴(kuò)散系數(shù)非常大——在薄膜晶粒間界的擴(kuò)散系數(shù)是晶體內(nèi)的40倍。3)Al和SiO2會(huì)發(fā)生反應(yīng)：4Al+3SiO22Al2O3+3SiAl與Si接觸時(shí)，Al可以“吃掉”Si表面的天然SiO2層(～1nm)，使接觸電阻下降；可以增加Al與SiO2的粘附性。SiO2厚度不均勻，會(huì)造成嚴(yán)重的尖楔現(xiàn)象。21第二十一頁(yè)，共47頁(yè)。鋁的尖楔SEM照片22第二十二頁(yè)，共47頁(yè)。合金化合金化的目的是使接觸孔中的金屬與硅之間形成低阻歐姆接觸，并增加金屬與二氧化硅之間的附著力。

在300oC以上，硅就以一定比例熔于鋁中，在此溫度，恒溫足夠時(shí)間，就可在Al-Si界面形成一層很薄的Al-Si合金。Al通過(guò)Al-Si合金和接觸孔下的重?fù)诫s半導(dǎo)體接觸，形成歐姆接觸

Al-Si系統(tǒng)一般合金溫度為450-500C23第二十三頁(yè)，共47頁(yè)。解決電遷移問(wèn)題的方法在Al中加入0.5～4％的Cu可以降低鋁原子在晶間的擴(kuò)散系數(shù)。但同時(shí)電阻率會(huì)增加！鋁中加入少量Si（~1%）利用擴(kuò)散阻擋層(DiffusionBarrier）：TiN，TiW，W及難熔金屬硅化物；500C穩(wěn)定解決尖楔問(wèn)題的方法24第二十四頁(yè)，共47頁(yè)。金屬硅化物作為接觸材料特點(diǎn)：類(lèi)金屬，低電阻率（<0.01多晶硅），高溫穩(wěn)定性好，抗電遷移能力強(qiáng)，與硅工藝兼容性好常用接觸和擴(kuò)散阻擋淀積濺射LPCVD/PECVD退火形成合適金屬化合物形成穩(wěn)定接觸界面降低電阻率25第二十五頁(yè)，共47頁(yè)。通孔—W塞(W-stud)電阻率介于鋁和硅化物之間<1mm后，充填能力強(qiáng)，臺(tái)階覆蓋能力強(qiáng)熱穩(wěn)定性好低應(yīng)力抗電遷移能力和抗腐蝕能力強(qiáng)LPCVD鎢與SiO2等各種常用介質(zhì)粘附不好，需要粘附層TiN；為了降低接觸電阻，Si和TiN需加入Ti作為接觸層W/TiN/Ti/Si鎢塞兩步法填充：硅烷法較低氣壓下成核生長(zhǎng)＋氫氣法快速完全填充26第二十六頁(yè)，共47頁(yè)。27第二十七頁(yè)，共47頁(yè)。介質(zhì)層（inter-metaldielectric）SiO2－CVD（SiH4源)、PECVDSiO2（TEOS），SOG…低介電常數(shù)材料必須滿(mǎn)足諸多條件，例如：足夠的機(jī)械強(qiáng)度以支撐多層連線(xiàn)的架構(gòu)高楊氏系數(shù)高擊穿電壓（>4MV/cm）低漏電（<10-9A/cm2at1MV/cm）高熱穩(wěn)定性（>450oC）良好的粘合強(qiáng)度低吸水性低薄膜應(yīng)力高平坦化能力低熱漲系數(shù)以及與化學(xué)機(jī)械拋光工藝的兼容性…..Low-kintegration28第二十八頁(yè)，共47頁(yè)。HDPCVD淀積（填充）介質(zhì)薄膜USG（Un-dopedSilicateGlass）：SiH4+O2+ArUSG+揮發(fā)物FSG（FluorosilicateGlass）：SiH4+SiF4+O2+ArFSG+揮發(fā)物PSG（PhosphossilicateGlass）：SiH4+PH3+O2

PSG+揮發(fā)物29第二十九頁(yè)，共47頁(yè)。lowka-C:H30第三十頁(yè)，共47頁(yè)。Lowkpolymer31第三十一頁(yè)，共47頁(yè)。Airgap32第三十二頁(yè)，共47頁(yè)。多層布線(xiàn)技術(shù)（Multilevel-MultilayerMetallization）器件制備介質(zhì)淀積結(jié)束金屬化平坦化接觸及通孔的形成是否最后一層鈍化層淀積是否33第三十三頁(yè)，共47頁(yè)。平坦（面）化技術(shù)34第三十四頁(yè)，共47頁(yè)?；瘜W(xué)機(jī)械拋光CMP1）隨著特征尺寸的減小，受到光刻分辨率的限制：R，則l和/或NADOF下降！?。±纾?.25mm技術(shù)節(jié)點(diǎn)時(shí)，DOF208nm0.18mm技術(shù)節(jié)點(diǎn)時(shí)，DOF150nm0.25mm后，必須用CMP才能實(shí)現(xiàn)表面起伏度<200nm必要性35第三十五頁(yè)，共47頁(yè)。2）可以減少金屬在介質(zhì)邊墻處的減薄現(xiàn)象，改善金屬互連性能不平坦時(shí)的臺(tái)階覆蓋問(wèn)題使用CMP之后36第三十六頁(yè)，共47頁(yè)。可免除由于介質(zhì)層臺(tái)階所需的過(guò)曝光、過(guò)顯影、過(guò)刻蝕。CMP的優(yōu)勢(shì)使用CMP后減少了缺陷密度，產(chǎn)率得到提高，給設(shè)計(jì)以更大的窗口不使用CMP時(shí)不使用CMP時(shí)37第三十七頁(yè)，共47頁(yè)。CMP三個(gè)關(guān)鍵硬件：PolishingpadWafercarrierSlurrydispenser38第三十八頁(yè)，共47頁(yè)。STI（淺溝槽隔離）形成介質(zhì)層的平面化–PMD和IMD鎢塞的形成銅互連深槽電容CMP的應(yīng)用39第三十九頁(yè)，共47頁(yè)。其他平面化技術(shù)：1、PSG/PBSG回流（reflow）—使臺(tái)階平滑，高度未變~850-1000C40第四十頁(yè)，共47頁(yè)。2、回刻技術(shù)（etch-back）濺射刻蝕（Ar+）使介質(zhì)開(kāi)口形成坡度CVD填充得到較為平坦的表面反應(yīng)離子刻蝕CF4/O2實(shí)現(xiàn)局部平面化USG回刻USG：UndopedSilicateGlass41第四十一頁(yè)，共47頁(yè)。光刻