數(shù)字電路-(閻石版)-第八章-可編程邏輯器件_第1頁
數(shù)字電路-(閻石版)-第八章-可編程邏輯器件_第2頁
數(shù)字電路-(閻石版)-第八章-可編程邏輯器件_第3頁
數(shù)字電路-(閻石版)-第八章-可編程邏輯器件_第4頁
數(shù)字電路-(閻石版)-第八章-可編程邏輯器件_第5頁
已閱讀5頁,還剩26頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

數(shù)字電路_(閻石版)_第八章__可編程邏輯器件第一頁,共31頁。第八章可編程邏輯器件第二頁,共31頁。第八章可編程邏輯器件

(PLD,ProgrammableLogicDevice)8.1概述一、PLD的基本特點1.數(shù)字集成電路從功能上有分為通用型、專用型兩大類2.PLD的特點:是一種按通用器件來生產(chǎn),但邏輯功能是由用戶通過對器件編程來設(shè)定的數(shù)字系統(tǒng)第三頁,共31頁。二、PLD的發(fā)展和分類PROM是最早的PLDPAL可編程邏輯陣列FPLA現(xiàn)場可編程陣列邏輯GAL通用陣列邏輯EPLD可擦除的可編程邏輯器件FPGA現(xiàn)場可編程門陣列ISP-PLD在系統(tǒng)可編程的PLD第四頁,共31頁。三、LSI中用的邏輯圖符號第五頁,共31頁。8.2現(xiàn)場可編程邏輯陣列FPLA組合電路和時序電路結(jié)構(gòu)的通用形式A0~An-1W0W(2n-1)D0Dm第六頁,共31頁。8.2FPLA組合電路和時序電路結(jié)構(gòu)的通用形式第七頁,共31頁。8.3PAL(ProgrammableArrayLogic)8.3.1PAL的基本電路結(jié)構(gòu)一、基本結(jié)構(gòu)形式 可編程“與”陣列+固定“或”陣列+輸出電路 最簡單的形式為:二、編程單元出廠時,所有的交叉點均有熔絲第八頁,共31頁。8.3.2PAL的輸出電路結(jié)構(gòu)和反饋形式一.專用輸出結(jié)構(gòu)用途:產(chǎn)生組合邏輯電路第九頁,共31頁。二.可編程輸入/輸出結(jié)構(gòu)用途:組合邏輯電路,有三態(tài)控制可實現(xiàn)總線連接可將輸出作輸入用第十頁,共31頁。三.寄存器輸出結(jié)構(gòu)用途:產(chǎn)生時序邏輯電路第十一頁,共31頁。四.異或輸出結(jié)構(gòu)時序邏輯電路還可便于對“與-或”輸出求反第十二頁,共31頁。五.運算反饋結(jié)構(gòu)時序邏輯電路可產(chǎn)生A、B的十六種算術(shù)、邏輯運算第十三頁,共31頁。8.3.3PAL的應(yīng)用舉例第十四頁,共31頁。8.4通用邏輯陣列GAL8.4.1電路結(jié)構(gòu)形式可編程“與”陣列+固定“或”陣列+可編程輸出電路

OLMC編程單元采用E2CMOS可改寫第十五頁,共31頁。GAL16V8第十六頁,共31頁。8.4.2OLMC數(shù)據(jù)選擇器第十七頁,共31頁。8.4.3GAL的輸入和輸出特性GAL是一種較為理想的高輸入阻抗器件第十八頁,共31頁。GAL輸出緩沖級第十九頁,共31頁。8.5可擦除的可編程邏輯陣列EPLD一、結(jié)構(gòu)特點相當于“與-或”陣列(PAL)+OLMC二、采用EPROM工藝集成度提高第二十頁,共31頁。8.7現(xiàn)場可編程門陣列FPGA一、基本結(jié)構(gòu)1.IOB2.CLB3.互連資源4.SRAM第二十一頁,共31頁。1.IOB可以設(shè)置為輸入/輸出;輸入時可設(shè)置為:同步(經(jīng)觸發(fā)器) 異步(不經(jīng)觸發(fā)器)第二十二頁,共31頁。2.CLB本身包含了組合電路和觸發(fā)器,可構(gòu)成小的時序電路將許多CLB組合起來,可形成大系統(tǒng)第二十三頁,共31頁。3.互連資源第二十四頁,共31頁。4.SRAM

分布式

每一位觸發(fā)器控制一個編程點

第二十五頁,共31頁。二、編程數(shù)據(jù)的裝載數(shù)據(jù)可先放在EPROM或PC機中通電后,自行啟動FPGA內(nèi)部的一個時序控制邏輯電路,將在EPROM中存放的數(shù)據(jù)讀入FPGA的SRAM中“裝載”結(jié)束后,進入編程設(shè)定的工作狀態(tài)??!每次停電后,SRAM中數(shù)據(jù)消失下次工作仍需重新裝載第二十六頁,共31頁。8.8在系統(tǒng)可編程通用數(shù)字開關(guān)(ispGDS)ispGDS22的結(jié)構(gòu)框圖第二十七頁,共31頁。8.9PLD的編程以上各種PLD均需離線進行編程操作,使用開發(fā)系統(tǒng)一、開發(fā)系統(tǒng)硬件:計算機+編程器軟件:開發(fā)環(huán)境(軟件平臺)VHDL,Verilog 真值表,方程式,電路邏輯圖(Schematic)狀態(tài)轉(zhuǎn)換圖(FSM)第二十八頁,共31頁。二、步驟抽象(系統(tǒng)設(shè)計采用Top-Down的設(shè)計方法)選定PLD選定開發(fā)系統(tǒng)編寫源程序(或輸入文件)調(diào)試,運行仿真,產(chǎn)生下載文件下載測試第二十九頁,共31頁。isp器件的編程

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論