門電路與組合邏輯電路

門電路與組合邏輯電路第一頁，共146頁。5.門電路與組合邏輯電路5.2基本邏輯門電路5.3TTL邏輯門電路5.4MOS門電路本章小結(jié)5.1數(shù)字邏輯基礎(chǔ)第二頁，共146頁。---時間和數(shù)值均連續(xù)變化的電信號，如正弦波、三角波等uOt

Otu

模擬信號1、模擬信號與數(shù)字信號5.1.1

數(shù)字電路的基本概念第三頁，共146頁。數(shù)字信號波形數(shù)字信號

---在時間上和數(shù)值上均是離散的信號。數(shù)字電路和模擬電路：工作信號，研究的對象不同，分析、設(shè)計方法以及所用的數(shù)學工具也相應(yīng)不同.第四頁，共146頁。數(shù)字信號的描述方法(1)、二值數(shù)字邏輯和邏輯電平a、在電路中用低、高電平表示0、1兩種邏輯狀態(tài)0、1數(shù)碼---表示數(shù)量時稱二進制數(shù)表示方式二值數(shù)字邏輯---表示事物狀態(tài)時稱二值邏輯電壓(V)二值邏輯電平+51H(高電平)00L(低電平)邏輯電平與電壓值的關(guān)系（正邏輯）第五頁，共146頁。(2)、數(shù)字波形（a）用邏輯電平描述的數(shù)字波形（b）16位數(shù)據(jù)的圖形表示數(shù)字波形------是信號邏輯電平對時間的圖形表示.第六頁，共146頁。高電平低電平有脈沖*非歸零型*歸零型

比特率--------每秒鐘傳輸數(shù)據(jù)的位數(shù)無脈沖(A)數(shù)字波形的兩種類型:第七頁，共146頁。(B)周期性和非周期性

非周期性數(shù)字波形周期性數(shù)字波形

第八頁，共146頁。(C)實際脈沖波形及主要參數(shù)非理想脈沖波形第九頁，共146頁。占空比Q-----表示脈沖寬度占整個周期的百分比上升時間tr

和下降時間tf----從脈沖幅值的10%到90%上升

下降所經(jīng)歷的時間(典型值ns)脈沖寬度(tw)----脈沖幅值的50%的兩個時間所跨越的時間周期(T)----表示兩個相鄰脈沖之間的時間間隔

tr脈沖寬度

tw

0.5V

4.5V

2.5V

幅值=5.0V

0.0V

5.0V

tf0.5V

2.5V

4.5V

幾個主要參數(shù)第十頁，共146頁。(D)時序圖----表明各個數(shù)字信號時序關(guān)系的多重波形圖。

由于各信號的路徑不同，這些信號之間不可能嚴格保持同步關(guān)系。為了保證可靠工作，各信號之間通常允許一定的時差，但這些時差必須限定在規(guī)定范圍內(nèi)，各個信號的時序關(guān)系用時序圖表達。第十一頁，共146頁。模擬信號的數(shù)字表示

由于數(shù)字信號便于存儲、分析和傳輸，通常都將模擬信號轉(zhuǎn)換為數(shù)字信號.

0

0

模擬信號

模數(shù)轉(zhuǎn)換器

3V

數(shù)字輸出

0

0

0

0

1

1

模數(shù)轉(zhuǎn)換的實現(xiàn)第十二頁，共146頁。2、數(shù)字電路的特點1)電路簡單,便于大規(guī)模集成,批量生產(chǎn)2)可靠性、穩(wěn)定性和精度高,抗干擾能力強3)體積小,通用性好,成本低.4)具可編程性,可實現(xiàn)硬件設(shè)計軟件化5)高速度低功耗6)加密性好第十三頁，共146頁。

邏輯代數(shù)——

研究邏輯電路的數(shù)學工具。

由英國數(shù)學家George·Boole

提出的，所以又稱布爾代數(shù)。

邏輯，指的是條件和結(jié)果的關(guān)系，電路的輸入信號即條件，輸出信號即結(jié)果。

條件滿足和結(jié)果發(fā)生用“1”表示，反之用“0”表示。此時的“1”和“0”，只表示兩個對立的邏輯狀態(tài)，而不表示數(shù)值的大小。稱為二值邏輯。

在邏輯代數(shù)中，有三種最基本的邏輯運算：

“與運算”、“或運算”、“非運算”5.1.2

邏輯代數(shù)第十四頁，共146頁。－用開關(guān)串聯(lián)電路實現(xiàn)開關(guān)A、B控制燈泡L，只有當A和B同時閉合時，燈泡才能點亮AB

燈不通不通通通不通通不通通不亮不亮不亮亮ABLABL000ABL001101010001=A·B邏輯符號ABL&ABL

L=A·Ｂ=AB

1、與運算+－USR0ABF定義：某事件有若干個條件，只有當所有條件全部滿足時，這件事才發(fā)生。

功能：有0出0，全1為1第十五頁，共146頁。－用開關(guān)并聯(lián)電路實現(xiàn)只要開關(guān)A和B中有一個閉合，或兩個都閉合，燈泡就會亮。或邏輯符號ABLBL≥1AL=A+Ｂ2.或運算+－USR0FAB定義：某事件有若干個條件，只要其中一個或一個以上的條件得到滿足，這件事就發(fā)生。

功能：有1出1，全0為0第十六頁，共146頁。圖1.5.3非邏輯運算

下圖表示一個簡單的非邏輯電路，當繼電器通電，燈泡熄滅；繼電器不通電，燈泡點亮。定義：一某事件的產(chǎn)生取決于條件的否定，這種關(guān)系稱為非邏輯。

非邏輯運算3、非運算+－USR0FA第十七頁，共146頁。A

燈不通通亮不亮AL0110另一種表達電路：第十八頁，共146頁。

上述三種是最基本的邏輯運算，經(jīng)過組合，可以構(gòu)成各種復(fù)雜的邏輯運算。A1LALL=A

非運算的邏輯符號：第十九頁，共146頁。兩輸入變量與非邏輯真值表ABL001010111110ABLAB&L與非邏輯符號5.1.3

其它常用邏輯運算與非邏輯表達式L=A·B1)與非運算第二十頁，共146頁。

兩輸入變量或邏輯真值表ABL001010111000B≥1AABLL或非邏輯符號2)或非運算L=A+B或非邏輯表達式第二十一頁，共146頁。

3)異或邏輯

若兩個輸入變量的值相異，輸出為1，否則為0。

異或邏輯真值表ABL000101011110BAL=1ABL異或邏輯符號異或邏輯表達式L=A

B第二十二頁，共146頁。

4)同或運算

若兩個輸入變量的值相同，輸出為1，否則為0。同或邏輯真值表ABL001010111001B=ALABL同或邏輯邏輯符號同或邏輯表達式L=AB+=AB

第二十三頁，共146頁。

5.1.4

邏輯函數(shù)及其表示方法1、邏輯函數(shù)的建立

三個人表決一件事情，結(jié)果按“少數(shù)服從多數(shù)”的原則決定，試建立該邏輯函數(shù)。

解：將三人的意見設(shè)置為自變量A、B、C，同意為邏輯“1”，不同意為邏輯“0”;將表決結(jié)果設(shè)置為因變量L,事情通過為邏輯“1”，沒通過為邏輯“0”。真值表ABCL00000101001110010111011100010111例第二十四頁，共146頁。

5.1.4

邏輯函數(shù)及其表示方法2、邏輯函數(shù)的表示方法⑴真值表表示⑵邏輯函數(shù)表達式表示⑶邏輯圖表示方法⑷波形圖表示方法⑸卡諾圖表示方法第二十五頁，共146頁。abcdAB～樓道燈開關(guān)示意圖真值表表示開關(guān)

A燈下下上下上下上上亮滅滅亮開關(guān)

B開關(guān)狀態(tài)表

邏輯真值表ABL001100010111A、B:向上—1向下--0L:亮---1;滅---0確定變量、函數(shù)，并賦值開關(guān):變量

A、B燈:函數(shù)

L邏輯抽象，列出真值表2、邏輯函數(shù)的表示方法

真值表：輸入邏輯變量的各種可能取值和相應(yīng)的函數(shù)值排列在一起而組成的表格。變量按二進制遞增次序排列。特點：①直觀明了。

②使用真值表能很方便把一個實際問題抽象成一邏輯函數(shù)。真值表缺點：當變量比較多時，表比較大，顯得過于繁瑣。第二十六頁，共146頁。邏輯函數(shù)表達式表示

邏輯真值表ABL001100010111

邏輯表達式是用與、或、非等運算組合起來，表示邏輯函數(shù)與邏輯變量之間關(guān)系的邏輯代數(shù)式。例：已知某邏輯函數(shù)的真值表，試寫出對應(yīng)的邏輯函數(shù)表達式。

在真值表中依次找出函數(shù)值為1的變量組合，其中變量為1寫成原變量，為0寫成反變量，該組合的各變量相與。再將每個函數(shù)值為1的相與變量組合相或。即構(gòu)成函數(shù)表達式。第二十七頁，共146頁。

已知三人表決器的真值表，試寫出對應(yīng)的邏輯函數(shù)表達式。真值表ABCL00000101001110010111011100010111例解函數(shù)為1的變量組合：

將函數(shù)值為1的各變量組合相或。即構(gòu)成函數(shù)表達式第二十八頁，共146頁。用與、或、非等邏輯符號表示邏輯函數(shù)中各變量之間的邏輯關(guān)系所得到的圖形稱為邏輯圖。

邏輯圖表示方法

已知某邏輯函數(shù)表達式為，試畫出其邏輯圖例第二十九頁，共146頁。

真值表ABL000101011110

波形圖表示方法

用輸入端在不同邏輯信號作用下所對應(yīng)的輸出信號的波形圖，表示電路的邏輯關(guān)系。第三十頁，共146頁。一常用公式及證明二5.1.5

邏輯代數(shù)的基本定律邏輯代數(shù)的基本公式邏輯代數(shù)的基本規(guī)則三第三十一頁，共146頁。（1）常量之間的關(guān)系

這些常量之間的關(guān)系，同時也體現(xiàn)了邏輯代數(shù)中的基本運算規(guī)則，也叫做公理，它是人為規(guī)定的，這樣規(guī)定，既與邏輯思維的推理一致，又與人們已經(jīng)習慣了的普通代數(shù)的運算規(guī)則相似。

0·

0=0

0+0=0

0·

1=0

0+1=1

1·

0=0

1+0=1

1·

1=1

1+1=1

0=1

1=0請?zhí)貏e注意與普通代數(shù)不同之處與或一、邏輯代數(shù)的基本公式

第三十二頁，共146頁。（2）常量與變量之間的關(guān)系（3）與普通代數(shù)相似的定理

交換律A·B=B·AA+B=B+A結(jié)合律A·（B·C）=（A·B）·CA+(B+C)=(A+B)+C分配律A·（B+C）=A·B+A·CA+(BC)=(A+B)(A+C)第三十三頁，共146頁。

互補律A+=1A.=0

重疊律A+A=AA.A=A

反演律

還原律

吸收律A+AB=AA(A+B)=AA+B=A+BA(+B)=AB（4）特殊的定理AAAA第三十四頁，共146頁。需記憶二、邏輯代數(shù)的常用公式

第三十五頁，共146頁。在任何一個邏輯等式（如F＝W）中，如果將等式兩端的某個變量（如B）都以一個邏輯函數(shù)（如Y=BC）代入，則等式仍然成立。這個規(guī)則就叫代入規(guī)則。

（1）代入規(guī)則推廣利用代入規(guī)則可以擴大公式的應(yīng)用范圍。三、邏輯代數(shù)的基本規(guī)則第三十六頁，共146頁。

（2）反演規(guī)則

運用反演規(guī)則時，要注意運算的優(yōu)先順序（先括號、再相與，最后或），必要時可加(或去掉)擴號。不是一個變量上的非號保持不變。

對任何一個邏輯表達式Y(jié)作反演變換，可得Y的反函數(shù)Y。這個規(guī)則叫做反演規(guī)則。

反演變換：“﹒”→“﹢”“﹢”→“﹒”

“0”→“1”“1”→“0”，原變量→反變量反變量→原變量第三十七頁，共146頁。對任何一個邏輯表達式Y(jié)作對偶變換，Y的對偶式Y(jié)ˊ。

（3）對偶規(guī)則

運用對偶規(guī)則時，同樣應(yīng)注意運算的優(yōu)先順序，必要時可加(或去掉)擴號。

對偶變換：“﹒”→“﹢”“﹢”→“﹒”“0”→“1”“1”→“0”第三十八頁，共146頁。互為對偶式

對偶定理：

若等式Y(jié)=W成立，則等式Y(jié)ˊ=Wˊ也成立。

第三十九頁，共146頁?！芭c或”

“或與”

“與非—與非”

“或非—或非”

“與或非”常見的幾種邏輯函數(shù)表達式與或表達式是邏輯函數(shù)的最基本表達形式5.1.6

邏輯函數(shù)的代數(shù)法化簡第四十頁，共146頁。最簡的“與或”表達式：①相與項（即乘積項）的個數(shù)最少；（門的個數(shù)少）

②每個相與項中，所含的變量個數(shù)最少（門的輸入端少）。

化簡后電路簡單、可靠性高

一、最簡與-或表達式的標準邏輯函數(shù)的化簡第四十一頁，共146頁。代數(shù)化簡法：運用邏輯代數(shù)的基本定律和恒等式進行化簡的方法。

方法：并項法:

吸收法：

A+AB=A

消去法：

配項法：A+AB=A+B二、用代數(shù)法化簡邏輯函數(shù)第四十二頁，共146頁。代數(shù)法化簡在使用中遇到的困難：1、邏輯代數(shù)與普通代數(shù)的公式易混淆，化簡過程要求對所有公式熟練掌握；2、代數(shù)法化簡無一套完善的方法可循，它依賴于人的經(jīng)驗和靈活性；3、用這種化簡方法技巧強，較難掌握。特別是對代數(shù)化簡后得到的邏輯表達式是否是最簡式判斷有一定困難；卡諾圖法可以比較簡便地得到最簡的邏輯表達式。第四十三頁，共146頁。一邏輯函數(shù)的最小項表達式二5.1.7

邏輯函數(shù)的卡諾圖化簡法最小項的定義及性質(zhì)卡諾圖用卡諾圖表示邏輯函數(shù)四三卡諾圖化簡邏輯函數(shù)五第四十四頁，共146頁。1、最小項的定義：如三變量邏輯函數(shù)f(A,B,C)A(B+C)

-------不是最小項--------最小項一、最小項的定義及其性質(zhì)

有n個變量邏輯函數(shù)的最小項，是n個因子的乘積，每個變量都以它的原變量或非(反)變量的形式在乘積中出現(xiàn)，且只出現(xiàn)一次。n變量邏輯函數(shù)的全部最小項共有2n個。三變量邏輯函數(shù)f(A,B,C)的最小項共有23=8個。第四十五頁，共146頁。編號變量取值A(chǔ)BC最小項m0m1m2m3m4m5m6m7000001010011100101110111三變量邏輯函數(shù)f(A,B,C)的最小項共有23=8個。第四十六頁，共146頁。三個變量的所有最小項的真值表

m0m1m2m3m4m5m6m7最小項的表示：通常用mi表示最小項，下標i為最小項編號。

00010000000001010000000100010000010000001000011000100001010000010011000000010111000000012、最小項的特點第四十七頁，共146頁。邏輯函數(shù)的最小項表達式：

將化成最小項表達式=m7＋m6＋m3＋m1

——

唯一的二、邏輯函數(shù)的最小項表達式例任一邏輯函數(shù)的表達式均可以轉(zhuǎn)換為一組最小項之和。稱之最小項表達式。可以用最小項mi表示也可以用最小項下標編號表示第四十八頁，共146頁。去掉非號去括號

將AB乘以可見，任一邏輯函數(shù)的最小項表達式是唯一的。

將

化成最小項表達式

例第四十九頁，共146頁。

三、卡諾圖

邏輯相鄰——對于兩個最小項，組成它們的變量中，只有一個不同，其余都相同，簡稱相鄰項。1、卡諾圖：2、卡諾圖的特點：將表示最小項的小方格按照相鄰原則排列起來的方塊圖。幾何相鄰對應(yīng)著邏輯相鄰第五十頁，共146頁。（2）三變量卡諾圖（1）二變量卡諾圖3．卡諾圖的結(jié)構(gòu)第五十一頁，共146頁。仔細觀察可以發(fā)現(xiàn)，卡諾圖具有很強的相鄰性：（1）直觀相鄰性，只要小方格在幾何位置上相鄰（不管上下左右），它代表的最小項在邏輯上一定是相鄰的。（2）對邊相鄰性，即與中心軸對稱的左右兩邊和上下兩邊的小方格也具有相鄰性。（3）四變量卡諾圖第五十二頁，共146頁。方法：1.將邏輯函數(shù)化為最小項表達式；

2.填寫卡諾圖。

用卡諾圖表示邏輯函數(shù)。四、用卡諾圖表示邏輯函數(shù)Lm0m3m2m4m6m5m7m111111000

解：1.將邏輯函數(shù)化為最小項表達式；2.填寫卡諾圖。

例第五十三頁，共146頁。00000畫出下式的卡諾圖解：1.將邏輯函數(shù)化為最小項表達式；2.填寫卡諾圖。例player第五十四頁，共146頁。

1、卡諾圖化簡的依據(jù)

相鄰項相加時，反復(fù)應(yīng)用，公式，函數(shù)表達式的項數(shù)和每項所含的因子數(shù)就會減小.五、卡諾圖化簡邏輯函數(shù)第五十五頁，共146頁。A.畫出邏輯函數(shù)的卡諾圖。B.合并最小項，即將相鄰的為1的方格圈成一組。

C.將所有包圍圈對應(yīng)的乘積項相加。2、用卡諾圖化簡邏輯函數(shù)的一般步驟第五十六頁，共146頁。4.一個包圍圈的方格數(shù)要盡可能多,包圍圈的數(shù)目要可能少。3.同一方格可以被不同的包圍圈重復(fù)包圍多次，但新增的包圍圈中一定要有原有包圍圈未曾包圍的方格。包圍圈內(nèi)的方格數(shù)一定是2n個，且包圍圈必須呈矩形。2.循環(huán)相鄰特性包括上下底相鄰，左右邊相鄰和四角相鄰。畫包圍圈時應(yīng)遵循的原則：

Xplayer第五十七頁，共146頁。

用卡諾圖化簡邏輯函數(shù)1111111111六、卡諾圖化簡舉例解例第五十八頁，共146頁。

用卡諾圖化簡邏輯函數(shù)11111111111111111111解例第五十九頁，共146頁。

用卡諾圖化簡邏輯函數(shù)1111111111111100解例該例說明：畫包圍圈時，可包圍1，也可包圍0player第六十頁，共146頁。5.2基本邏輯門電路數(shù)字電路中常用的邏輯器件有哪些？第六十一頁，共146頁。(1)加正向電壓VF時，二極管導(dǎo)通，管壓降VD可忽略。

二極管相當于一個閉合的開關(guān)。1、二極管的靜態(tài)特性（復(fù)習）一、二極管的開關(guān)特性5.2

基本邏輯門電路3V0VRD導(dǎo)通S3VR相當于開關(guān)閉合第六十二頁，共146頁。(2)加反向電壓VR時，二極管截止，反向電流IS可忽

略。二極管相當于一個斷開的開關(guān)。0VRD截止S0VR相當于開關(guān)斷開第六十三頁，共146頁。

VCC

RC

iC

T

Rb

ib

+

–

v1

IB5

iC

IBS=IB4

IB3

IB2

IB1

A

vCE

VCC

iB=0

VCES

O

ICS

VCC/Rc

CIBS=VCC/RcICS=VCC/RcCE＝VCES≈0.3V-VB1

VCC

RC

iC

T

Rb

ib

+

–

v1

+VB1二、BJT的開關(guān)特性1.BJT的三種工作狀態(tài)第六十四頁，共146頁。截止狀態(tài)cbe飽和狀態(tài)Vb=0.7v,Vc=0.3vebc第六十五頁，共146頁。uO0uO+UCCRCEC相當于開關(guān)閉合uOUCCuO+UCCRCEC相當于開關(guān)斷開player第六十六頁，共146頁。iC＝ICS≈工作狀態(tài)截止放大飽和條件iB≈0

0<iB<iB>工作特點偏置情況

發(fā)射結(jié)和集電結(jié)均為反偏

發(fā)射結(jié)正偏，集電結(jié)反偏

發(fā)射結(jié)和集電結(jié)均為正偏集電極電流iC≈0Ic

≈iB

且不隨iB增加而增加管壓降VCEO≈VCCVCE＝VCC－iCRcVCES≈0.2~0.3Vc、e間等效內(nèi)阻

很大，約為數(shù)百千歐，相當于開關(guān)斷開可變很小，約為數(shù)百歐，相當于開關(guān)閉合NPN型BJT截止、放大、飽和三種工作狀態(tài)的特點第六十七頁，共146頁。三極管的開關(guān)時間

開啟時間ton

上升時間tr延遲時間td關(guān)閉時間toff下降時間tf存儲時ts2.BJT開關(guān)的動態(tài)特性第六十八頁，共146頁。(1)開啟時間ton

三極管從截止到飽和所需的時間。

ton=td+tr

td：延遲時間

tr：上升時間第六十九頁，共146頁。

開關(guān)時間隨管子類型的不同而不同，一般為幾十～幾百納秒。開關(guān)時間越短，開關(guān)速度越高。一般可用改進管子內(nèi)部構(gòu)造和外電路的方法來提高三極管的開關(guān)速度。(2)關(guān)閉時間三極管從飽和到截止所需的時間。

ts

：存儲時間（幾個參數(shù)中最長的；飽和越深越長）tf

：下降時間

第七十頁，共146頁。二極管與門電路與邏輯符號5.2.1基本邏輯門電路1、二極管與門電路第七十一頁，共146頁。VCC+(5V)

R

3kW

L

D1

D2

D3

A

B

C

0v若輸入端中有任意一個為0V,另兩個為+5V0V5V5V

輸入輸出VAVBVCVL000000+5V00+5V000+5V+5V0+5V0+5V0+5V0+5V0+5V+5V00+5V+5V+5V+5V輸入與輸出電壓關(guān)系1、二極管與門電路第七十二頁，共146頁。

輸入輸出VAVBVCVL000000+5V00+5V000+5V+5V0+5V0+5V0+5V0+5V0+5V+5V00+5V+5V+5V+5V

輸入輸出ABCLLLLLLLHLLHLLLHHLHLLLHLHLHHLLHHHHVCC+(5V)

R

3kW

L

D1

D2

D3

A

B

C

＋5vA、B、C三個都輸入高電平+5V5V5V5V

輸入輸出ABCL00000010010001101000101011001111真值表1、二極管與門電路第七十三頁，共146頁。二極管或門電路或邏輯符號>12.二極管或門電路第七十四頁，共146頁。輸入端A、B、C都為0V

0V輸入輸出ABCL000000110101011110011011110111112.二極管或門電路輸入輸出ABCL000000110101011110011011110111110V0V0V“或”邏輯真值表第七十五頁，共146頁。輸入端中有任意一個為+5V＋5V輸入輸出ABCL00000011010101111001101111011111輸入輸出ABCL000000110101011110011011110111110V5V0V“或”邏輯真值表

2.二極管或門電路第七十六頁，共146頁。

二極管或門（a）電路（b）邏輯符號（c）工作波形

2.二極管或門電路第七十七頁，共146頁。三極管反相電路非邏輯符號反相器傳輸特性

3.

三極管非門電路第七十八頁，共146頁。TTL與非門的開關(guān)速度二5.3

TTL邏輯門電路一TTL與非門的基本結(jié)構(gòu)與工作原理TTL與非門的帶負載能力四TTL與非門的電壓傳輸特性與抗干擾能力三五TTL與非門的其他類型TTL集成邏輯門電路系列簡介六第七十九頁，共146頁。多發(fā)射極BJT

A

B

&

BAL=

T1

e

e

e

e

b

b

c

c

1.TTL與非門的基本結(jié)構(gòu)一、TTL與非門的基本結(jié)構(gòu)與工作原理player第八十頁，共146頁。輸入級

中間級

輸出級

TTL與非門的基本電路第八十一頁，共146頁。2.TTL與非門的工作原理輸入級

中間級

輸出級

第八十二頁，共146頁。輸入級

中間級

輸出級

（1）當輸入為低電平(有低電平)I低電平(0.3V)T1深飽和T2截止T5截止T4放大O高電平（3.6V）（A=0.3V）

1.0VO≈VCC－VBE4－VD

＝5－0.7－0.7=3.6V

截止截止飽和第八十三頁，共146頁。輸入級

中間級

輸出級

2.1V（2）當輸入全為高電平(3.6V)4.3VI全為高電平(3.6V)T1倒置放大T2飽和T5飽和T4截止O低電平0.3V）（i=3.6V）

1.0V0.7V截止飽和第八十四頁，共146頁。1.

采用輸入級以提高工作速度

（1）當TTL反相器A由3.6V變0.3V的瞬間

1.4VT1管的變化先于T2、T5管的變化；T1管Je正偏、Jc反偏，T1工作在放大狀態(tài)。T1管射極電流1、iB1很快地從T2的基區(qū)抽走多余的存儲電荷,從而加速了狀態(tài)轉(zhuǎn)換。

1.0V二、TTL與非門的開關(guān)速度第八十五頁，共146頁。輸入級

中間級

輸出級（A=0.3V）

1.0V2.采用推拉式輸出提高開關(guān)速度和帶載能力輸入級

中間級

輸出級（A=3.6V）

輸出為高電平時，T5截止，T34組成的電壓跟隨帶負載能力也較強。當輸出為低電平時，T5處于深度飽和狀態(tài)，T34截止，T5的集電極電流可以全部用來驅(qū)動負載。輸出端接有負載電容CL時，在輸出由低到高跳變的瞬間，CL充電，其時間常數(shù)很小，使輸出波形上升沿陡直。而當輸出電壓由高變低后，CL很快放電，輸出波形的上升沿和下降沿都很好。第八十六頁，共146頁。

電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時間。

輸入

反相

輸出

50%

tPLH

90%

50%

10%

tf

50%

tPLH

90%

50%

10%

tr

VOL

VOH

OL

0V

VCC

平均傳輸延遲時間tPd＝tPLH為門電路輸出由低電平轉(zhuǎn)換到高電平所經(jīng)歷的時間;tPHL為由高電平轉(zhuǎn)換到低電平所經(jīng)歷的時間。(tPLH＋tPHL)/2——表征門電路開關(guān)速度的參數(shù)3．TTL與非門傳輸延遲時間tpd第八十七頁，共146頁。

vO/V

5

4

3

2

1

0

3.6V

2.48V

0.3V

1

2

E

D

CB

A

0.6V1.3V

1.4V

vI/V

VOH≈VO(A)＝3.6V

VOL＝VCES

＝0.3V1、TTL與非門傳輸特性輸出的高、低電壓

三、TTL與非門的電壓傳輸特性及抗干擾能力2、幾個重要參數(shù)A-B段截止區(qū)B-C段放大區(qū)C-D段過渡區(qū)D-E段飽和區(qū)規(guī)定輸出高電壓最小值:2.4V規(guī)定輸出低電壓最大值:0.4VTTL與非門電壓傳輸特性第八十八頁，共146頁。電壓傳輸特性轉(zhuǎn)折區(qū)所對應(yīng)的電壓，即T5管截止與導(dǎo)通的分界線，又是輸出高低電平的分界線，因此稱為閾值電壓或門檻電壓。VT定義為轉(zhuǎn)折點中點對應(yīng)的值，VT≈1.4V.VI>VT時，與非門飽和，V0=VL;VI<VT時，與非門截至，V0=VH;VOFF:輸出高電平電壓降到最小值2.4V的條件下，允許的輸入低電壓的最大值。VOFF≈0.8V=(VIHmax)VON:輸出低電平電壓最大值0.4V時，允許的輸入高電壓的最小值。VON≈2V=(VILmin)閾值電壓VT

開門電平和關(guān)門電平

第八十九頁，共146頁。3、TTL與非門的抗干擾能力噪聲容限:高電平噪聲容限為

VNH=VOH–VIH=2.4-2.0(V)

1

驅(qū)動門

vo

1

負載門

vI

噪聲

1輸出

1輸入

0輸入

0輸出

vo

vI

+VDD

0

VNH

VOH(min)

VIH(min)

VNL

VOL(max)

VIL(max)

+VDD

0

低電平噪聲容限為

VNL=VIL–VOL=0.8-0.4(V)

當電路受到干擾時，在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動范圍。表征電路抗干擾能力。第九十頁，共146頁。1.輸入負載特性四、TTL與非門的帶負載能力1).輸入低電平電流IIL2).輸入高電平電流IIH

數(shù)值很小。產(chǎn)品規(guī)定：IIL≤1.6mA產(chǎn)品規(guī)定：IIL≤40uA第九十一頁，共146頁。開門電阻和關(guān)門電阻Ri上的電壓會隨電阻值的變化而變化，當Ri較小時，T5截止，輸出高電平；當Ri較大時，T5飽和，輸出低電平；關(guān)門電阻ROFF

——

在保證門電路輸出為額定高電平的條件下，所允許RI

的最大值稱為關(guān)門電阻。典型的TTL門電路ROFF≈0.8kΩ。

開門電阻RON——在保證門電路輸出為額定低電平的條件下，所允許Ri的最小值稱為開門電阻。典型的TTL門電路RON≈2kΩ。第九十二頁，共146頁。扇出數(shù):帶同類門的個數(shù)。負載門驅(qū)動門0

VCC(5V)

Rb1

4kW

T1

IIL

T4

T3

Rc4

130W

D

當負載門的個數(shù)增加時，總的灌電流IIL將增加,引起輸出低電壓VOL的升高。

帶灌電流負載：輸出低電平時：IILIOL101&2.

帶負載能力（扇出系數(shù)N）

扇入數(shù):取決于門的輸入端的個數(shù)

有帶灌電流負載和拉電流負載兩種情況:第九十三頁，共146頁。1&扇入數(shù):取決于門的輸入端的個數(shù)

扇出數(shù):帶同類門的個數(shù)。負載門驅(qū)動門1

VCC(5V)

Rb1

4kW

T1

IIL

T4

T3

Rc4

130W

D

01帶拉電流負載：門輸出高電平時

當負載門的個數(shù)增多時，必將引起輸出高電壓的降低。

IIHIOH稱為：扇出系數(shù)第九十四頁，共146頁。

查得基本的TTL與非門7410的參數(shù)如下：IOL＝16mA，IIL＝－1.6mA，IOH＝0.4mA，IIH＝0.04mA.試計算其帶同類門時的扇出系數(shù)。解：(1)低電平輸出時的扇出系數(shù)(2)高電平輸出時的扇出系數(shù)若NOL≠NOH，則取較小的作為電路的扇出系數(shù)。例第九十五頁，共146頁。五、TTL與非門的其他類型vOHvOLXOC門的提出:

輸出短接，產(chǎn)生低阻通路，大電流有可能導(dǎo)致器件的損毀。

1.

集電極開路門第九十六頁，共146頁。線與:將幾個門的輸出端并聯(lián)使用，以實現(xiàn)與邏輯，稱為“線與”。普通的TTL門電路是不能進行“線與”

（1）OC門的結(jié)構(gòu)與邏輯符號可以進行線與的門電路—OC門(OpenCollector)第九十七頁，共146頁。邏輯符號(c)可以實現(xiàn)線與功能.(b)與非邏輯不變;(a)工作時必須外接電源和電阻;player第九十八頁，共146頁。（2）集電極開路門上拉電阻Rp的計算

最不利的情況：只有一個OC門導(dǎo)通，110為保證低電平輸出OC門的輸出電流不能超過允許的最大值IOL(max)且VO=VOL(max），RP不能太小。當VO=VOL+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)第九十九頁，共146頁。當VO=VOH+VDDRP&&&&n…&m&…111IIH（total)I0H（total)為使得高電平不低于規(guī)定的VIH的最小值，則Rp的選擇不能過大。Rp的最大值Rp(max)

：第一百頁，共146頁。2.

或非門

R1A

R1

R1B

R4

VCC

A

T1A

T2A

T2B

T1B

B

D

L

T3

R3

T4

TTL或非門的邏輯電路若二輸入端為低電平

1.0v0.3v0.3v1.0v3.6V

第一百零一頁，共146頁。若A、B兩輸入端都為高電平

R1A

R1

R1B

R4

VCC

A

T1A

T2A

T2B

T1B

B

D

L

T3

R3

T4

2.1v3.6v3.6v2.1v0.3V

問題：若A、B兩輸入端中有一個為高電平，輸出L=?第一百零二頁，共146頁。3.

三態(tài)輸出門

TSL(ThreeStateLogic)門的輸出有三個狀態(tài)，因此大量地應(yīng)用在計算機的總線結(jié)構(gòu)或數(shù)字信號的通道中。0狀態(tài)低電平狀態(tài)1狀態(tài)高電平狀態(tài)

高阻態(tài)斷開狀態(tài)第一百零三頁，共146頁。

工作原理——以使能端為低電平有效的TSL門為例進行分析

⑴當時：P點為1，D3截止，該支路斷開，電路成為基本TTL與非門電路。第一百零四頁，共146頁。⑵

當時：

無論A、B輸入何值，只要P點為0，D3就導(dǎo)通，Q點的電位接近于為0。

迫使T2、T4、T3和D4截止。造成Y端向上與VCC不通，向下與地不通，Y點與內(nèi)部電路完全隔斷。呈現(xiàn)高阻狀態(tài)，記為：第一百零五頁，共146頁。（3）輸入端二極管的作用1)正常輸入信號時：D1、D2截止，不影響電路的邏輯功能。2)不正常輸入了負脈沖信號時：

如果沒有二極管，若輸入一個很大的負脈沖信號，T1基極點的電位就會下降得很低，使得IB1非常大，可能造成T1管的發(fā)射結(jié)損壞。

有了二極管后，若輸入一個很大的負脈沖信號，二極管就會導(dǎo)通，使得T1基極點的電位被箝制在0V。起到了保護三極管T1的作用。第一百零六頁，共146頁。三態(tài)與非門的應(yīng)用：單向總線傳輸電路1、2只能有一個處于正常態(tài)

若要求D1向BUS傳送，則應(yīng)有：

若要求D2向BUS傳送，則應(yīng)有：

1BUS21第一百零七頁，共146頁。三態(tài)與非門的應(yīng)用：雙向傳輸當CS=0時，門1工作，門2禁止，數(shù)據(jù)從A送到B；當CS=1時，門1禁止，門2工作，數(shù)據(jù)從B送到A。三態(tài)門雙向傳輸?shù)谝话倭惆隧摚?46頁。1.74系列---標準TTL系列，屬中速TTL器件，其平均傳輸延遲時間約為10ns，平均功耗約為10mW／每門。

六、TTL集成邏輯門電路系列簡介2.74L系列----為低功耗TTL系列，又稱LTTL系列。用增加電阻阻值的方法將電路的平均功耗降低為1mW／每門，但平均傳輸延遲時間較長，約為33ns。

3.74H系列----為高速TTL系列，又稱HTTL系列。與74標準系列相比，電路結(jié)構(gòu)上主要作了兩點改進：一是輸出級采用了達林頓結(jié)構(gòu)；二是大幅度地降低了電路中的電阻的阻值。從而提高了工作速度和負載能力，但電路的平均功耗增加了。該系列的平均傳輸延遲時間為6ns，平均功耗約為22mW／每門。

4.74S系列----為肖特基TTL系列，又稱STTL系列

第一百零九頁，共146頁。（1）輸出級采用了達林頓結(jié)構(gòu)，T4、T5組成復(fù)合管電路，降低了輸出高電平時的輸出電阻，有利于提高速度，也提高了負載能力。（2）采用了抗飽和三極管

（3）用T6、Rb6、RC6組成的“有源泄放電路”代替了原來的Re2

5．74LS系列

為低功耗肖特基系列，又稱LSTTL系列。電路中采用了抗飽和三極管和專門的肖特基二極管來提高工作速度6．74AS系列

7．74ALS系列

（a）電路結(jié)構(gòu)（b）符號抗飽和三極管第一百一十頁，共146頁。4、具有圖騰結(jié)構(gòu)的幾個TTL與非門輸出端不能并聯(lián)；

輸出高電平UOH(3.6V)、輸出低電平

UOL(0.3V)，關(guān)門電平UOFF(1V)，開門電電平UON(1.4V)，輸入高電平噪聲容限UNL=UOFF－UIL，輸入低電平電流IIL(1.4mA)，扇出系數(shù)NO(NO越大帶負載能力越強)等。使用TTL邏輯門電路芯片時需注意事項

1、不用的管腳不能懸空，根據(jù)邏輯功能需要接固定高電平或固定低電平，或引腳并聯(lián)連接；5、輸出端接容性負載時，應(yīng)接大電阻(≥2.7K)限流；6、TTL集成電路的電源電壓固定為+5V，輸入信號電平應(yīng)在0～5V之間。注意TTL與非門的主要參數(shù)？7、用良好接地45W以下電鉻鐵焊接，使用中性焊劑；第一百一十一頁，共146頁。一COMS非門二5.4

MOS門電路NMOS門電路其他COMS邏輯門電路COMS邏輯門電路的系列及技術(shù)參數(shù)四三五集成邏輯門電路及其應(yīng)用第一百一十二頁，共146頁。

大規(guī)模集成芯片集成度高，所以要求體積小，而TTL系列不可能做得很小，但MOS管的結(jié)構(gòu)和制造工藝對高密度制作較之TTL相對容易，下面我們介紹MOS器件。

與雙極性電路比較，MOS管的優(yōu)點是功耗低，可達0.01mw，缺點是開關(guān)速度稍低。在大規(guī)模的集成電路中，主要采用的CMOS電路。

一、NMOS非門N溝道增強型MOSFETP溝道增強型MOSFETplayerplayer第一百一十三頁，共146頁。1、NMOS反相器---飽和型負載管反相器ViVoT2T1+VDD即：Vi為高電平時，Vo為低電平

Vi為低電平時，Vo為高電平當輸入電壓為高電平時，T1導(dǎo)通當輸入電壓為低電平時，T1截止T2仍導(dǎo)通所以，是反相器T1為工作管，T2為負載管≤1VVoVDD－VTVT---開啟電壓3-10K100-200K（低電平）

第一百一十四頁，共146頁。2、NMOS與非門當A、B中有一個或兩個均為低電平時，T1、T2有一個或兩個都截止，輸出為高電平

只有A、B全為高電平時，T1、T2均導(dǎo)通，輸出為低電平

T1、T2為工作管，

T3為負載管BLT3T2+VDDAT1L=AB第一百一十五頁，共146頁。3、NMOS或非門

當A、B中有一個為高電平時，T1、T2

有一個導(dǎo)通，輸出0A、B都為低電平時，T1、T2均截止，輸出為1

T1、T2為工作管，T3為負載管

因為T1、T2是并聯(lián)的，要想增加輸入端的個數(shù)時不會引起輸出低電平的變化。這給制造多輸入端的或非門帶來方便。L+VDDBT3T2AT1即L=A+B第一百一十六頁，共146頁。

VDD

TP

TN

vO

vI

二、CMOS非門MOS邏輯門電路是由N溝道MOSFET和P溝道MOSFET互補而成，通常稱為互補型MOS邏輯電路，簡稱CMOS邏輯電路。

電源電壓VDD大于兩管開啟電壓VT絕對值之和第一百一十七頁，共146頁。

VDD

TP

TN

vO

vI

當vI=0V時

VDD

1、CMOS反相器的工作原理VGSN=0＜VTNTN管截止；|VGSP|=VDD＞VTP

電路中電流近似為零（忽略TN的截止漏電流）,VDD主要降落在TN上，輸出為高電平VOHTP管導(dǎo)通?！諺DD第一百一十八頁，共146頁。VDD

TP

TN

vO

vI

當vI=VOH=VDD時

VGSN=VDD>VTNTN管導(dǎo)通；|VGSP|=0<VTP

TP管截止。此時，VDD主要降在TP管上，輸出為高電平VOL第一百一十九頁，共146頁。2、CMOS非門電路的電壓傳輸特性電源電壓VDD=10VTP和TN的開啟電壓|VT|=2V可見，兩管在ui=VDD/2處于轉(zhuǎn)換狀態(tài)，即閾值電壓。第一百二十頁，共146頁。

在電容負載情況下，它的開通時間與關(guān)閉時間是相等的，這是因為電路具有互補對稱的性質(zhì)。

平均延遲時間：10ns小小3、CMOS反相器的工作速度

第一百二十一頁，共146頁。1、與非門二輸入“與非”門電路結(jié)構(gòu)如圖當A和B為高電平時:當A和B有一個或一個以上為低電平時:電路輸出高電平輸出低電平

電路實現(xiàn)“與非”邏輯功能兩個并聯(lián)的PMOS管TP1、TP2兩個串聯(lián)的NMOSTN1、TN2三、其他CMOS邏輯門電路第一百二十二頁，共146頁。

TP2

B

A

TN2

TN1

VDD

L

1當A、B全為低電平時00輸出為高電平2、或非門工作原理第一百二十三頁，共146頁。

TP2

B

A

Tp2

TN1

VDD

L

當輸入端A、B都為高電平時，當A、B全為低電平時，當A、B中有一個為高電平時

TP2

B

A

Tp2

TN1

VDD

L

011輸出為高電平輸出為低電平輸出必為低電平2、或非門工作原理第一百二十四頁，共146頁。

VDD

B

A

L=A?

B

X

由或非門和與或非門組成

3、異或門電路

第一百二十五頁，共146頁。

CMOS傳輸門電路(TG)

是一種傳輸信號的可控開關(guān)，截止電阻>107Ω，導(dǎo)通電阻<幾百Ω，所以是一個理想的開關(guān)。

結(jié)構(gòu)對稱，其漏極和源極可互換，它們的開啟電壓|VT|=2V。

它廣泛地用于采樣保持電路、斬波電路、模數(shù)和數(shù)模轉(zhuǎn)換電路等。

由互補的信號電壓來控制，分別用C和C

表示。

4、CMOS傳輸門

第一百二十六頁，共146頁。

C

TP

vO/vI

vI/vO

TN

C

5V5V~+5V設(shè)TP和TN的開啟電壓|VT|=2V，且輸入模擬信號的變化范圍為－5V到+5V。

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

當c端接低電壓5V時5V+5V5V~+5V開關(guān)斷開當c端接低電壓5V+5VTN管柵極接-5V截止，TP管柵極接+5V亦截止，電阻近似為無窮大。

CMOS傳輸?shù)墓ぷ髟?/p>

第一百二十七頁，共146頁。設(shè)TP和TN的開啟電壓|VT|=2V，且輸入模擬信號的變化范圍為－5V到+5V。

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

+5V-5V開關(guān)閉合當c端接高電壓+5VI＜3VI>+3V－3V~+3V一管導(dǎo)通程度愈深，另一管導(dǎo)通愈淺，導(dǎo)通電阻近似為一常數(shù)。

C

TP

vO/vI

vI/vO

TN

C

+5V-5V當c端接高電壓+5V

CMOS傳輸?shù)墓ぷ髟?/p>

第一百二十八頁，共146頁。四、CMOS門電路的系列及主要參數(shù)1、CMOS邏輯門電路的系列（1）基本的CMOS——4000系列

這是早期的CMOS集成邏輯門產(chǎn)品，工作電源電壓范圍為3～18V，由于具有功耗低、噪聲容限大、扇出系數(shù)大等優(yōu)點，已得到普遍使用。缺點是工作速度較低，平均傳輸延遲時間為幾十ns，最高工作頻率小于5MHz

（2）高速的CMOS——HC（HCT）系列

（3）先進的CMOS——AC（ACT）系列

第一百二十九頁，共146頁。2、CMOS邏輯門電路的主要參數(shù)

(1)輸入和輸出的高、低電平

vO

vI

驅(qū)動門G1

負載門G2

1

1

輸出高電平的下限值

VOH(min)（0.9VDD）輸入低電平的上限值VIL(max)輸入高電平的下限值VIH(min)輸出低電平的上限值

VOL(max)（0.01VDD）輸出高電平+VDD

VOH(min)VOL(max)

0

G1門vO范圍

vO

輸出低電平

輸入高電平VIH(min)

VIL(max)

+VDD

0

G2門vI范圍

輸入低電平

vI

第一百三十頁，共146頁。輸入噪聲容限:輸入高電平的噪聲容限為

VNH=VOH(min)–VIH(min)

1

驅(qū)動門

vo

1

負載門

vI

噪聲

1輸出

1輸入

0輸入

0輸出

vo

vI

+VDD

0

VNH

VOH(min)

VIH(min)

VNL

VOL(max)

VIL(max)

+VDD

0

輸入低電平的噪聲容限為VNL=VIL(max)–VOL(max)

當電路受到干擾時，在保證輸出高、低電平基本不變的條件下，輸入電平的允許波動范圍。

(2)噪聲容限第一百三十一頁，共146頁。類型參數(shù)74HCVDD=5V74HCTVDD=5V74LVCVDD=3.3V74AUCVDD=1.8VtPLH或tPHL(ns)782.10.9(3)傳輸延遲時間

門電路在輸入脈沖波形的作用下，其輸出波形相對于輸入波形延遲了多長的時間。CMOS電路傳輸延遲時間

tPHL

輸出

50%