第六部分可編程邏輯器件

第六部分可編程邏輯器件第一頁(yè)，共36頁(yè)。2.基于芯片的設(shè)計(jì)方法A、采用可編程器件B、設(shè)計(jì)芯片：定義可編程器件的內(nèi)部邏輯和外部管腳（將原來(lái)由電路板設(shè)計(jì)的大部分工件放在芯片設(shè)計(jì)中進(jìn)行）。C、優(yōu)點(diǎn)：設(shè)計(jì)靈活，減輕電路圖和電路板設(shè)計(jì)的工作量和難度。減少芯片數(shù)量，縮小體積，降低功耗。（1）設(shè)計(jì)流程（2）特點(diǎn)提高系統(tǒng)的可靠性。第二頁(yè)，共36頁(yè)。二、可編程的分類：三、“與”、“或”可編程陣列的概念以一個(gè)簡(jiǎn)單的PLA為例，實(shí)現(xiàn)下列邏輯函數(shù)：第三頁(yè)，共36頁(yè)。說(shuō)明：PLA由可編程“與陣列”和“或陣列”組成，出廠時(shí)：P1=0,P2=0；Q1=0,Q2=02.由“與陣列”產(chǎn)生邏輯函數(shù)的所需的與項(xiàng)（反熔絲編程，將“與陣列”中打“×”熔絲燒斷）：3.由“或陣列”將所需與項(xiàng)相或，產(chǎn)生邏輯函數(shù)（將“或陣列”中打“×”熔絲燒斷）4.注意：編程方式很多，熔絲編程只是其中一種第四頁(yè)，共36頁(yè)。四、PLD電路符號(hào)第五頁(yè)，共36頁(yè)。8.2低密度PLD一、PROM

屬可編程器件，因大多數(shù)情況作存貯程序和數(shù)據(jù)用，常類歸到存貯器。1、結(jié)構(gòu)圖--可編程畫(huà)法

“與陣列”固定：產(chǎn)生n位輸入變量（n位地址）的2n個(gè)最小項(xiàng)。

“或”陣列”可編程。2、實(shí)現(xiàn)邏輯函數(shù)的方法最小項(xiàng)之和，即：3、特點(diǎn)：全邏輯（因?yàn)椤迸c陣列”包含輸入信號(hào)各種組合。）集成電路規(guī)模大第六頁(yè)，共36頁(yè)。二、PLA1、可編程“與陣列”的必要性

例：

PROM“與陣列”包含輸入信號(hào)各種組合，即產(chǎn)生輸入變量的所有最小項(xiàng)，但實(shí)際上是沒(méi)有必要的？

若“與”陣列可編程，我們可以對(duì)F進(jìn)行化簡(jiǎn)，化簡(jiǎn)后為：F（A、B、C、D）=AB+CD

用PROM實(shí)需7個(gè)乘積項(xiàng)。

若“與”陣列可編程，只需2個(gè)乘積項(xiàng)，可大大減少集成電路規(guī)模。

“與陣列”、“或陣列”都可編程

第七頁(yè)，共36頁(yè)。2、結(jié)構(gòu)圖3、特點(diǎn)

優(yōu)點(diǎn)：比PROM減少集成電路規(guī)模，設(shè)計(jì)靈活；基本上可做到“全邏輯”

缺點(diǎn)：“與陣列”、“或陣列”均需編程,缺少支撐軟件和編程工具。4、結(jié)論P(yáng)LA器件并不實(shí)用第八頁(yè)，共36頁(yè)。三、PAL“與陣列”可編程

，“或陣列”固定

2、基本思想：實(shí)際上，絕大多數(shù)邏輯函數(shù)的積項(xiàng)是有限的（較少的），若“與”陣列可編程，“或”陣列固定的（例4個(gè)積項(xiàng)之和）：一個(gè)“與”“或”陣列可實(shí)現(xiàn)絕大多數(shù)邏輯函數(shù)。少量積項(xiàng)較多的邏輯函數(shù)可用兩個(gè)或多個(gè)“與--或”結(jié)構(gòu)實(shí)現(xiàn)（但要增加時(shí)延）。PAL、GAL采用這種思想，所以PAL，GAL非“全邏輯”器件。1、基本結(jié)構(gòu)圖：注：專用輸出結(jié)構(gòu)第九頁(yè)，共36頁(yè)。3、PAL輸出電路結(jié)構(gòu)

為了擴(kuò)展電路的功能并增加使用的靈活性，PAL器件采用多種輸出結(jié)構(gòu)。（1）輸出電路的類型：專用輸出結(jié)構(gòu)：上面介紹的基本結(jié)構(gòu)中的輸出即為“專用輸出結(jié)構(gòu)”形式可編程輸入/輸出結(jié)構(gòu)寄存器輸出結(jié)構(gòu)異或輸出結(jié)構(gòu)運(yùn)算選通反饋結(jié)構(gòu)（2）可編程輸入/輸出結(jié)構(gòu)說(shuō)明對(duì)于I/O1,當(dāng)I1=I2=1時(shí)，C1=1，處于輸出狀態(tài)對(duì)于I/O2,C2=0，G2處于高阻態(tài)，I/O2當(dāng)輸入用。第十頁(yè)，共36頁(yè)。（3）寄存器輸出結(jié)構(gòu)：實(shí)現(xiàn)時(shí)序邏輯

說(shuō)明：實(shí)現(xiàn)時(shí)序邏輯電路方法

觸發(fā)器輸出必須反饋至“與陣列”時(shí)序電路的輸出電路由另外的專用輸出結(jié)構(gòu)的“與或”陣列實(shí)現(xiàn)。第十一頁(yè)，共36頁(yè)。4、PAL器件結(jié)構(gòu)示例：（3）電路組成：

8個(gè)專用輸入

4個(gè)I/O

每個(gè)“與或陣列”產(chǎn)生8個(gè)與項(xiàng)，其中7個(gè)與項(xiàng)作為或陣列的輸入，另外一個(gè)與項(xiàng)作為輸入/輸出控制。4個(gè)寄存器輸出

CLK輸入OE輸入

（1）型號(hào)：PAL16R4（2）邏輯圖：第十二頁(yè)，共36頁(yè)。5、PAL器件特點(diǎn)（1）PAL優(yōu)點(diǎn)：

可實(shí)現(xiàn)組合邏輯電路和時(shí)序邏輯電路，便于數(shù)字電路的研制工作和小批量生產(chǎn)。（2）PAL缺點(diǎn)：輸出電結(jié)構(gòu)的類型繁多，設(shè)計(jì)不便。只能編程一次：采用熔絲或反熔絲編程工藝，（也有部分采用CMOS可擦除編程單元）第十三頁(yè)，共36頁(yè)。四、GAL采取下列措施，克服了PAL缺點(diǎn)：

輸出采用可編程邏輯“宏單元”，解決PAL器件輸出結(jié)構(gòu)的類型繁多問(wèn)題。采用E2CMOS工藝：電可擦除的CMOS可擦除100次“與”陣列可編程，“或”陣列固定的1、電路結(jié)構(gòu)：以GAL16V8為例

注意：可編程的“與陣列”產(chǎn)生8個(gè)與項(xiàng)。輸出采用可編程邏輯宏單元（OLMC）共有8個(gè)OLMC第十四頁(yè)，共36頁(yè)。2、OLMC（1）OLMC的輸入、輸出輸入：8個(gè)乘積項(xiàng)（來(lái)自“與”陣列）CLK、OE

和鄰級(jí)輸出輸出

：1個(gè)輸出（反饋至“與”陣列）I/O：

1個(gè)可編程I/O端口。（2）OLMC的控制信號(hào)（編程信號(hào)）

AC0（8個(gè)OLMC共用）AC1（n）、XOR（n）（每個(gè)OLMC專用）鄰級(jí)的AC1（m）SYN（8個(gè)OLMC各共用）：決定CP接入方法：SYN=0，CP同步接入。SYN=1，CP作I/O端口。（3）狀態(tài)控制字：存放編程信息編程方法：通過(guò)對(duì)狀態(tài)控制字編程，便可決定OLMC的工作模式

第十五頁(yè)，共36頁(yè)。（4）乘積項(xiàng)控制選擇器（PTMUX)

決定“與”陣列的第一乘積項(xiàng)作用：AC0&AC1(n)=0,第一乘積項(xiàng)作“或”陣列輸入。AC0&AC1(n)=1,第一乘積項(xiàng)作輸出三態(tài)門的控制信號(hào)。

（5）三態(tài)門控制選擇器（TSMUX)控制輸出端三態(tài)緩沖器工作狀態(tài)：第十六頁(yè)，共36頁(yè)。（6）反饋輸出控制數(shù)據(jù)選擇器（FMUX）第十七頁(yè)，共36頁(yè)。（7）輸出控制數(shù)據(jù)選擇器（OMUX）:決定電路輸出模式第十八頁(yè)，共36頁(yè)。3、OLMC的5種工作模式

（1）專用輸入模式：

SYN=1（CP不接入）,ACO=0AC1(n)=1TSMUX：輸出為GND，三態(tài)緩沖器呈高阻狀態(tài)，I/O作（鄰級(jí)）輸入用。說(shuō)明：

本級(jí)的“與或”陣列不用。FMUX：反饋輸出為鄰級(jí)或地。01GND01第十九頁(yè)，共36頁(yè)。（2）專用組合輸出TSMUX：輸出為VCC，I/O作輸出用。說(shuō)明：OMUX：組合輸出。FMUX：反饋輸出為GND。SYN=1（CP不接入）

AC=0，AC1(n)=0）：“與--或”結(jié)構(gòu)

PTMUX：第一乘積項(xiàng)作”或”陣列輸入

VCC0001000GND第二十頁(yè)，共36頁(yè)。（3）反饋組合輸出TSMUX：第一乘積項(xiàng)。說(shuō)明：OMUX：組合輸出FMUX：I/O（n）SYN=1（CP不接入）,ACO=1AC1(n)=1PTMUX：GND第一乘積項(xiàng)0110110I/OGND第二十一頁(yè)，共36頁(yè)。（4）時(shí)序電路中組合輸出模塊TSMUX：第一乘積項(xiàng)。說(shuō)明：OMUX：組合輸出FMUX：I/O（n）SYN=0（CP同步接入），ACO=1AC1(n)=1PTMUX：GND第一乘積項(xiàng)0110110I/OGND注意：OLMC(n)工作在組合輸出模式，另外7個(gè)OLMC中到少有一個(gè)是寄存器輸出模式第二十二頁(yè)，共36頁(yè)。（5）寄存器輸出模塊TSMUX：OE說(shuō)明：OMUX：寄存器輸出FMUX：/Q端

SYN=0（CP同步接入），AC0=1AC1(n)=0PTMUX：第一乘積項(xiàng)。OE1101100/Q端第一乘積項(xiàng)第二十三頁(yè)，共36頁(yè)。4、GAL16V8邏輯圖：（3）電路組成：

8個(gè)專用輸入

8個(gè)I/O8個(gè)OLMC輸出

CLK輸入OE輸入

第二十四頁(yè)，共36頁(yè)。8.3、高密度PLD：8.3.1

EPLD:以MAX7000系列為例一、EPLD特點(diǎn)：結(jié)構(gòu)：（與GAL類似，但功能更強(qiáng)）“與-或”結(jié)構(gòu)：“與陣列”可編程，“或陣列”固定（有些也采用可編程，方便設(shè)計(jì)）

采用輸出宏單元OLMC、可編程I/O單元和內(nèi)部連線OLMC中觸發(fā)器具有異步置1和異步清0功能2.集成度高：例MAX7000系列（600-2萬(wàn)）3.電可擦（沒(méi)有次數(shù)限制）：采用E2PROM和快閃存貯器工藝分類：EPLD（陣列型）FPGA（單元型）第二十五頁(yè)，共36頁(yè)。二、EPLD原理：以MAX7000E/S系列為例（一）方框圖：I/O引腳到寄存器直接輸入通道1.邏輯陣列塊（LAB）：由16個(gè)宏單元組成全局控制信號(hào)（clk、OE、Clear）全局信號(hào)2.I/O控制塊PIA3.可編程連線陣列（PIA）

將LAB與全局總線、I/O輸入、專用輸入和LAB反饋等信號(hào)連在一起。輸入信號(hào)：來(lái)自PIA通用邏輯輸入36個(gè)第二十六頁(yè)，共36頁(yè)。（二）宏單元

1、乘積項(xiàng)：每個(gè)宏單元的“與陣列”共有5個(gè)。共亨擴(kuò)展乘積項(xiàng)：每個(gè)宏單元有一個(gè)乘積項(xiàng)可回送到邏輯陣列給同一個(gè)LAB其它宏單元與陣列使用提供一個(gè)，共有16個(gè)，實(shí)現(xiàn)復(fù)雜邏輯函數(shù)。并聯(lián)擴(kuò)展乘積項(xiàng)：一些宏單元沒(méi)有使用的乘積項(xiàng)，去分配給同一個(gè)LAB的鄰近的宏單元使用，實(shí)現(xiàn)快速?gòu)?fù)雜的邏輯函數(shù)2、乘積項(xiàng)選擇矩陣

分配乘積項(xiàng)實(shí)現(xiàn)組合邏輯（“與-或-異或”結(jié)構(gòu)）產(chǎn)生非全局的異步置1、清0、時(shí)鐘使能、時(shí)鐘等信號(hào)3、可編程寄存器：

宏單元觸發(fā)器可編程為：D、T、SR或JK

4、快速輸入功能：允許觸發(fā)器作輸入寄存器

5、寄存器旁路：組合/時(shí)序第二十七頁(yè)，共36頁(yè)。（三）I/O控制塊

OEI/O可配置為輸入、輸出和雙向工作方式。第二十八頁(yè)，共36頁(yè)。（四）可編程布線陣列PIA：采用數(shù)據(jù)選擇器方法三、總結(jié)邏輯功能塊基本采用"與--或"、"與--或--異或"結(jié)構(gòu)粗粒度：以LAB為基本單元，一個(gè)LAB即可實(shí)現(xiàn)較為復(fù)雜的數(shù)字電路和數(shù)字系統(tǒng)電可擦可以編程加密。第二十九頁(yè)，共36頁(yè)。8.3.2FPGA一、FPGA特點(diǎn)：結(jié)構(gòu)：

細(xì)粒度：邏輯功能塊（CLB）小，多個(gè)CLB

互連才能實(shí)現(xiàn)較為復(fù)雜的數(shù)字電路和數(shù)字系統(tǒng)

布線資源豐富

邏輯功能塊基本上采用“查找表”結(jié)構(gòu)和“多路開(kāi)關(guān)(MUX)”結(jié)構(gòu)：

克服了“與-或”結(jié)構(gòu)局限性，設(shè)計(jì)更加靈活

2.集成度高：例FLEX10K系列中，EPF10K250E；25萬(wàn)門

3.編程次數(shù)沒(méi)有限制與EPLD相比，F(xiàn)PGA有更高的集成度、更強(qiáng)的邏輯功能和更在的靈活性采用靜態(tài)存貯器（SRAM）工藝第三十頁(yè)，共36頁(yè)。二、FPGA原理：以FLEX10K系列為例（一）方框圖：2、邏輯陣列（LAB）1、嵌入式陣列塊（EAB）3、可編程I/O單元4、可編程布線資源組成：第三十一頁(yè)，共36頁(yè)。（二）嵌入式陣列塊（EAB）

1、SRAMRAM容量：2024bits，可配置為：作用：存貯器實(shí)現(xiàn)邏輯功能（查照表）2、可編程寄存器3、可編程布線資源行連線（水平通用長(zhǎng)線）列連線（垂直通用連線）局部連線全局連線256*8512*41k*42K*1EAB為粗粒度邏輯塊（速度快）

，一個(gè)EAB相當(dāng)于100~300等效門，能方便地