PCI總線規(guī)范演示文稿

PCI總線規(guī)范演示文稿現(xiàn)在是1頁\一共有93頁\編輯于星期一內(nèi)容安排第一部分PCI總線基礎(chǔ)一、PCI總線的定義與特點(diǎn)二、PCI總線命令和操作三、PCI總線仲裁四、PCI總線電氣規(guī)范五、CompactPCI第二部分PCI總線應(yīng)用示例一、PCI接口實(shí)現(xiàn)方案二、PCI接口芯片PCI9054和數(shù)據(jù)采集卡設(shè)計(jì)三、PCI驅(qū)動(dòng)程序現(xiàn)在是2頁\一共有93頁\編輯于星期一一、PCI總線的定義與特點(diǎn)1、微型計(jì)算機(jī)總線概述2、PCI總線發(fā)展歷史3、PCI總線特點(diǎn)4、PCI總線定義現(xiàn)在是3頁\一共有93頁\編輯于星期一現(xiàn)在是4頁\一共有93頁\編輯于星期一現(xiàn)在是5頁\一共有93頁\編輯于星期一現(xiàn)在是6頁\一共有93頁\編輯于星期一1、微型計(jì)算機(jī)總線概述微型機(jī)基本總線結(jié)構(gòu)現(xiàn)在是7頁\一共有93頁\編輯于星期一1、微型計(jì)算機(jī)總線概述南橋芯片和北橋芯片南橋芯片主要是負(fù)責(zé)I/O接口等一些外設(shè)接口的控制、IDE設(shè)備的控制及附加功能等等。常見的有VIA的8235、8237等。北橋芯片主要負(fù)責(zé)CPU與內(nèi)存之間的數(shù)據(jù)交換，并控制AGP、PCI數(shù)據(jù)在其內(nèi)部的傳輸，是主板性能的主要決定因素。隨著芯片的集成度越來越高，CPU也集成了不少其它功能。如：Althon64內(nèi)部整合了內(nèi)存控制器。現(xiàn)在是8頁\一共有93頁\編輯于星期一1、微型計(jì)算機(jī)總線概述什么是計(jì)算機(jī)總線？總線是計(jì)算機(jī)各部件之間進(jìn)行信息傳輸?shù)墓餐ǖ?，根?jù)信號(hào)類型的不同，微型計(jì)算機(jī)的總線一般分為數(shù)據(jù)總線(DataBus)、地址總線(AddressBus)和控制總線(ControlBus)三種。現(xiàn)在是9頁\一共有93頁\編輯于星期一1、微型計(jì)算機(jī)總線概述局部總線局部總線是指來自處理器的延伸路線，與處理器同步操作。設(shè)備如果直接掛到局部總線上，就能以CPU的速度運(yùn)行，由于局部總線具有極高的數(shù)據(jù)傳輸率，因此，它在CPU與高速緩沖存儲(chǔ)器(Cache)、CPU與高速圖形卡等需要高速傳輸信息的場合得到了廣泛的應(yīng)用。PCI即屬于局部總線；《PCILocalBusSpecification2.3》現(xiàn)在是10頁\一共有93頁\編輯于星期一1、微型計(jì)算機(jī)總線概述常用總線ISA總線MCA總線EISA總線VESA（VL）局部總線PCI局部總線現(xiàn)在是11頁\一共有93頁\編輯于星期一1、微型計(jì)算機(jī)總線概述ISA總線ISA(IndustryStandardArchitecture)總線是IBM公司八十年代為IBM-PC/AT機(jī)設(shè)計(jì)的，又稱AT總線，用于AT機(jī)主板和各接口電路板的連接。ISA總線是16位數(shù)據(jù)線、24位地址線，工作頻率為8MHz，數(shù)據(jù)傳輸率為8MB/S?，F(xiàn)在是12頁\一共有93頁\編輯于星期一1、微型計(jì)算機(jī)總線概述MCA總線MCA（MicroChannelArchitecture即微通道總線結(jié)構(gòu)）總線是IBM公司專為其PS\2系統(tǒng)（使用各種Intel處理器芯片的個(gè)人計(jì)算機(jī)系統(tǒng)）開發(fā)的總線結(jié)構(gòu)，該總線的總線寬度是32位，最高總線頻率為10MHz?，F(xiàn)在是13頁\一共有93頁\編輯于星期一1、微型計(jì)算機(jī)總線概述EISA總線EISA（ExtendedIndustryStandardArchitecture即擴(kuò)展工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線）是為32位中央處理器（386、486、586等等）設(shè)計(jì)的總線擴(kuò)展工業(yè)標(biāo)準(zhǔn)，EISA總線除包括ISA總線的所有性能外，并把總線寬度從16位擴(kuò)展到32位，是ISA總線的擴(kuò)展?，F(xiàn)在是14頁\一共有93頁\編輯于星期一1、微型計(jì)算機(jī)總線概述VESA局部總線VESA（VideoElectronicsStandardsAssociation即視頻電子標(biāo)準(zhǔn)協(xié)會(huì)）總線是VESA組織（1992年由IBM、Compaq等發(fā)起，有120多家公司參加）按局部總線（LocalBus）標(biāo)準(zhǔn)設(shè)計(jì)的一種開放性總線，簡稱為VL總線。VESA總線的總線寬度是32位，最高總線頻率為66MHz?，F(xiàn)在是15頁\一共有93頁\編輯于星期一1、微型計(jì)算機(jī)總線概述AGP總線AGP（AcceleratedGraphicsPort）即高速圖形接口，專用于連接主板上的控制芯片和AGP顯示適配卡，是為提高視頻帶寬而設(shè)計(jì)的總線規(guī)范。現(xiàn)在是16頁\一共有93頁\編輯于星期一1、微型計(jì)算機(jī)總線概述USB總線USB（UniversalSerialBus即通用串行總線）是一種簡單實(shí)用的計(jì)算機(jī)外部設(shè)備接口標(biāo)準(zhǔn)。現(xiàn)在是17頁\一共有93頁\編輯于星期一1、微型計(jì)算機(jī)總線概述PCI局部總線PCI（PeripheralComponentInterconnect即連接外部設(shè)備的計(jì)算機(jī)內(nèi)部總線）總線是一種高性能的32位/64位地址數(shù)據(jù)復(fù)用的高速外圍設(shè)備接口局部總線。現(xiàn)在是18頁\一共有93頁\編輯于星期一1、微型計(jì)算機(jī)總線概述PCI-X總線為解決Intel架構(gòu)服務(wù)器中PCI總線的瓶頸問題，Compaq、IBM和HP公司決定加快加寬PCI芯片組的時(shí)鐘速率和數(shù)據(jù)傳輸速率，使其分別達(dá)到133MHz和1GB/S。利用對等PCI技術(shù)和Intel公司的快速芯片作為智能I/O電路的協(xié)處理器來構(gòu)建系統(tǒng)，這種新的總線稱為PCI-X。現(xiàn)在是19頁\一共有93頁\編輯于星期一1、微型計(jì)算機(jī)總線概述各種總線性能比較現(xiàn)在是20頁\一共有93頁\編輯于星期一2、PCI總線定義與發(fā)展歷史PCI總線發(fā)展歷史PCI的含義為外設(shè)部件互連(PeripheralComponentInterconnect)。PCI局部總線是由Intel公司提出。1991年，Intel與IBM,Compaq,AST,HP,NEC等10多家公司（PCISIG）對PCI局部總線進(jìn)行了定義，于1992年6月22日推出了PCI局部總線1.0版技術(shù)規(guī)范?，F(xiàn)在是21頁\一共有93頁\編輯于星期一2、PCI總線定義與發(fā)展歷史PCI局部總線協(xié)議規(guī)范PCI局部總線是一種具有多路地址線和數(shù)據(jù)線的高性能的32/64位總線。它在高度集成的外圍控制器件、外圍插件板和處理器/存儲(chǔ)器之間作為互連機(jī)構(gòu)應(yīng)用。目前應(yīng)用的PCI局部總線規(guī)范2.3版包括PCI局部總線部件和擴(kuò)展板的協(xié)議、電氣、機(jī)械和配置規(guī)范，并規(guī)定了PCI的硬件環(huán)境?，F(xiàn)在是22頁\一共有93頁\編輯于星期一2、PCI總線定義與發(fā)展歷史微型機(jī)基本總線結(jié)構(gòu)操作-PIO現(xiàn)在是23頁\一共有93頁\編輯于星期一2、PCI總線定義與發(fā)展歷史微型機(jī)基本總線結(jié)構(gòu)操作-DMA現(xiàn)在是24頁\一共有93頁\編輯于星期一3、PCI總線特點(diǎn)PCI總線特點(diǎn)多總線主控方式在PCI總線上可以存在多個(gè)具有總線控制能力的主控設(shè)備。當(dāng)一個(gè)具有總線控制接管能力的外圍設(shè)備有任務(wù)處理需暫時(shí)接管總線時(shí)，可以向PCI總線申請總線并經(jīng)響應(yīng)后接管總線，以加速執(zhí)行高吞吐量、高優(yōu)先級的任務(wù)。獨(dú)立于處理器PCI總線通過CPU局部總線到PCI總線之間的橋接器形成了一種獨(dú)特的中間緩沖器設(shè)計(jì)方式，它將中央處理子系統(tǒng)與外圍設(shè)備分開，使PCI總線具有獨(dú)立于處理器的結(jié)構(gòu)特點(diǎn)。用戶可以隨意增添外圍設(shè)備，以擴(kuò)展計(jì)算機(jī)系統(tǒng)而不必?fù)?dān)心在不同頻率下會(huì)導(dǎo)致系統(tǒng)性能的降低。現(xiàn)在是25頁\一共有93頁\編輯于星期一3、PCI總線特點(diǎn)PCI總線特點(diǎn)突發(fā)傳輸（BURST）PCI總線的數(shù)據(jù)傳輸是一種包含一個(gè)地址段，后面跟著兩個(gè)或兩個(gè)以上數(shù)據(jù)段的數(shù)據(jù)傳輸方式，突發(fā)傳輸模式可確?？偩€不斷滿載數(shù)據(jù)，使PCI總線達(dá)到其峰值速度。同步總線操作PCI總線是一種同步總線，總線上除中斷等少數(shù)幾個(gè)信號(hào)外全部與總線時(shí)鐘的上升沿同步。PCI總線時(shí)鐘范圍可以很寬，由主板決定，一般為33MHz。為了使總線適應(yīng)各種速度接口設(shè)備的要求，總線可以有多種方式申請等待周期，使PCI總線在接口設(shè)計(jì)和應(yīng)用上更加靈活?，F(xiàn)在是26頁\一共有93頁\編輯于星期一3、PCI總線特點(diǎn)PCI總線特點(diǎn)適合于各種機(jī)型PCI總線不只為標(biāo)準(zhǔn)的桌面電腦提供合理的局部總線設(shè)計(jì)，同時(shí)也適用于便攜式電腦和服務(wù)器。自動(dòng)配置PCI總線標(biāo)準(zhǔn)為PCI接口提供了一套完整的自動(dòng)配置功能，使PCI接口所需要的各種硬件資源如中斷、內(nèi)存、FO地址等通過即插即用的BIOS在系統(tǒng)啟動(dòng)時(shí)進(jìn)行自動(dòng)配置，達(dá)到對計(jì)算機(jī)資源的優(yōu)化使用和合理配置，從而使PCI接口達(dá)到真正的即插即用，使接口的設(shè)計(jì)和應(yīng)用更加簡單容易。現(xiàn)在是27頁\一共有93頁\編輯于星期一3、PCI總線特點(diǎn)PCI總線特點(diǎn)編碼總線命令不同于ISA總線，PCI總線沒有專門的讀、寫控制線，總線的操作狀態(tài)即總線命令由4根信號(hào)線表示，最多可表示16中操作。地址、數(shù)據(jù)總線復(fù)用PCI總線上的地址總線和數(shù)據(jù)總線是分時(shí)復(fù)用的。在每個(gè)總線操作的第一個(gè)周期傳送地址，然后接著傳送數(shù)據(jù)。PCI總線通過這種方式達(dá)到在總線規(guī)模最小的前提下性能價(jià)格比最高的目的。現(xiàn)在是28頁\一共有93頁\編輯于星期一3、PCI總線特點(diǎn)PCI總線特點(diǎn)小結(jié)(1)獨(dú)立于處理器，為PCI局部總線設(shè)計(jì)的器件是針對PCI，而不是針對處理器的，因此設(shè)備的設(shè)計(jì)獨(dú)立于處理器的升級。(2)每個(gè)PCI局部總線支持約80個(gè)PCI功能，一個(gè)典型的PCI支持約10個(gè)電氣負(fù)載，每一個(gè)設(shè)備對于總線來說就是一個(gè)負(fù)載，因此，每一個(gè)設(shè)備可以包括8個(gè)PCI功能。(3)低功耗，PCI技術(shù)規(guī)范的主要設(shè)計(jì)目標(biāo)就是實(shí)現(xiàn)電流盡可能小的系統(tǒng)設(shè)計(jì)?，F(xiàn)在是29頁\一共有93頁\編輯于星期一3、PCI總線特點(diǎn)(4)在讀寫傳送中可實(shí)現(xiàn)突發(fā)（burst）傳送，32位33MHz的PCI局部總線在讀寫傳送中可支持132MB/S的峰值傳送速率，對于64位33MHz的PCI傳送支持264MB/S的峰值傳送速率，對于64位66MHz的PCI局部總線，其傳送速率可達(dá)到528MB/S。(5)支持多達(dá)256個(gè)PCI局部總線，技術(shù)規(guī)范提供了對256個(gè)PCI局部總線的支持。(6)總線速度:2.0版規(guī)范支持的PCI局部總線速度達(dá)到33MHz，2.1以上的版本增加了對66MHz總線操作的支持。(7)64位總線擴(kuò)展支持?，F(xiàn)在是30頁\一共有93頁\編輯于星期一3、PCI總線特點(diǎn)(8)訪問時(shí)間快，當(dāng)?？吭赑CI局部總線上的主設(shè)備寫PCI目標(biāo)時(shí)，在33MHz總線速度下，訪問時(shí)間只需要60ns。(9)并行總線操作，橋支持完全總線并行操作，與處理器總線、PCI局部總線和擴(kuò)展總線同步使用。(10)總線主設(shè)備支持:全面支持PCI局部總線主設(shè)備，允許同級PCI局部總線訪問和通過PCI—PCI橋與擴(kuò)展總線橋訪問主存儲(chǔ)器和擴(kuò)展總線設(shè)備。(11)隱式總線仲裁:PCI局部總線仲裁能夠在另一個(gè)總線主設(shè)備正在PCI局部總線上執(zhí)行傳送時(shí)發(fā)生?，F(xiàn)在是31頁\一共有93頁\編輯于星期一3、PCI總線特點(diǎn)(12)引腳數(shù)少，一個(gè)功能的PCI從設(shè)備只需要47個(gè)引腳，而主設(shè)備只需要49個(gè)引腳。(13)交易完整性校驗(yàn)，在地址、命令、數(shù)據(jù)周期上進(jìn)行奇偶校驗(yàn)。(14)3類地址空間，即指存儲(chǔ)器、I/O和配置空間。(15)自動(dòng)配置。(16)插入卡，規(guī)范包括PCI連接器和插入卡的定義。現(xiàn)在是32頁\一共有93頁\編輯于星期一4、PCI總線定義PCI總線定義現(xiàn)在是33頁\一共有93頁\編輯于星期一4、PCI總線定義術(shù)語解釋主設(shè)備（Initiator,Master）擁有總線控制權(quán)發(fā)起數(shù)據(jù)傳輸從設(shè)備（slave，target）又稱目標(biāo)設(shè)備被主設(shè)備選中用來進(jìn)行通信的設(shè)備現(xiàn)在是34頁\一共有93頁\編輯于星期一4、PCI總線定義地址和數(shù)據(jù)信號(hào)AD[31﹕0]：地址/數(shù)據(jù)多路復(fù)用的輸入/輸出信號(hào)。在FRAME#有效時(shí)，是地址期。在IRDY#和TRDY#同時(shí)有效時(shí)，是數(shù)據(jù)期。在FRAME#有效的第一個(gè)時(shí)鐘周期是地址周期，AD[31﹕0]線上含有一個(gè)32位的物理地址。對于I/O操作，它是一個(gè)字節(jié)地址，對于存儲(chǔ)器或配置操作，它則是一個(gè)雙字地址。數(shù)據(jù)期，AD[7﹕0]為最低字節(jié)，AD[31﹕24]為最高字節(jié)，在數(shù)據(jù)傳輸期間內(nèi)IRDY#和TRDY#應(yīng)該同時(shí)有效。C/BE[3﹕0]：總線命令和字節(jié)使能多路復(fù)用信號(hào)。在地址期中，傳輸?shù)氖强偩€命令。在數(shù)據(jù)期內(nèi)傳輸?shù)氖亲止?jié)使能信號(hào)。現(xiàn)在是35頁\一共有93頁\編輯于星期一4、PCI總線定義PAR：偶校驗(yàn)信號(hào)ParityisevenparityacrossAD[31::00]andC/BE[3::0]#.ParitygenerationisrequiredbyallPCIagents現(xiàn)在是36頁\一共有93頁\編輯于星期一4、PCI總線定義接口控制信號(hào)FRAME#：幀周期信號(hào)。由當(dāng)前主設(shè)備驅(qū)動(dòng)，表示當(dāng)前主設(shè)備一次交易的開始和持續(xù)時(shí)間。IRDY#：主設(shè)備準(zhǔn)備好信號(hào)。由當(dāng)前主設(shè)備（交易的啟動(dòng)方）驅(qū)動(dòng)，信號(hào)的有效表明發(fā)起本次傳輸?shù)脑O(shè)備能夠完成交易的當(dāng)前數(shù)據(jù)期。TRDY#：目標(biāo)設(shè)備準(zhǔn)備好信號(hào)。由當(dāng)前被尋址的目標(biāo)驅(qū)動(dòng)，信號(hào)有效表示目標(biāo)設(shè)備已經(jīng)做好了完成當(dāng)前數(shù)據(jù)傳輸?shù)臏?zhǔn)備工作?，F(xiàn)在是37頁\一共有93頁\編輯于星期一4、PCI總線定義STOP#：停止數(shù)據(jù)傳送信號(hào)。信號(hào)有效時(shí)，表示目標(biāo)設(shè)備要求主設(shè)備終止當(dāng)前的數(shù)據(jù)傳輸。LOCK#：鎖定信號(hào)。信號(hào)有效時(shí)，表示一個(gè)對橋的原始操作可能需要多個(gè)傳輸才能完成。IDSEL：設(shè)備選擇信號(hào)。信號(hào)有效時(shí)，表示驅(qū)動(dòng)它的設(shè)備成為當(dāng)前交易的目標(biāo)設(shè)備。現(xiàn)在是38頁\一共有93頁\編輯于星期一4、PCI總線定義錯(cuò)誤報(bào)告信號(hào)PERR#：數(shù)據(jù)奇偶校驗(yàn)錯(cuò)誤報(bào)告信號(hào)。只報(bào)告除特殊周期之外的所有PCI交易期間的數(shù)據(jù)奇偶錯(cuò)誤。其中數(shù)據(jù)奇偶錯(cuò)誤的產(chǎn)生對于在AD總線上驅(qū)動(dòng)地址和數(shù)據(jù)信息的所有PCI設(shè)備都是強(qiáng)制性的。SERR#：系統(tǒng)錯(cuò)誤報(bào)告信號(hào)。是報(bào)告地址奇偶、特殊周期命令的數(shù)據(jù)奇偶錯(cuò)誤以及其它可能引起災(zāi)難性后果的系統(tǒng)錯(cuò)誤?，F(xiàn)在是39頁\一共有93頁\編輯于星期一4、PCI總線定義仲裁信號(hào)（只有主設(shè)備具有）REQ#：總線占用請求信號(hào)。信號(hào)一旦有效表明驅(qū)動(dòng)它的設(shè)備向仲裁器要求使用總線，是一個(gè)點(diǎn)到點(diǎn)的信號(hào)線。GNT#：總線占用允許信號(hào)。用來向申請占用總線的設(shè)備表示其請求已經(jīng)獲得批準(zhǔn)，也是一個(gè)點(diǎn)到點(diǎn)的信號(hào)線?，F(xiàn)在是40頁\一共有93頁\編輯于星期一4、PCI總線定義系統(tǒng)信號(hào)CLK：時(shí)鐘信號(hào)所有的PCI輸入信號(hào)的時(shí)鐘。其頻率范圍為0~33MHz或0~66MHz，這一頻率稱為PCI的工作頻率，對于PCI信號(hào)，除RST#、INTA#、INTB#、INTC#、INTD#之外，其余信號(hào)都是在CLK的上升沿進(jìn)行采樣的。RST#：復(fù)位信號(hào)。用來使PCI專用的特性寄存器、配置寄存器等恢復(fù)到規(guī)定的初始狀態(tài)。至于復(fù)位后如何變化不屬于PCI規(guī)范的范圍。復(fù)位時(shí)，PCI的全部輸出一般都驅(qū)動(dòng)到第三態(tài)。REQ#和GNT#必須同時(shí)驅(qū)動(dòng)到第三態(tài)，不能在復(fù)位期間為高或?yàn)榈汀，F(xiàn)在是41頁\一共有93頁\編輯于星期一4、PCI總線定義中斷信號(hào)PCI局部總線中共有四條中斷線，分別為INTA#、INTB#、INTC#、INTD#，其作用是用以請求一個(gè)中斷。但是INTB#、INTC#、INTD#只能用于多功能的PCI卡申請中斷時(shí)使用。中斷功能是可選設(shè)置，電平觸發(fā)，開漏極現(xiàn)在是42頁\一共有93頁\編輯于星期一4、PCI總線定義附加信號(hào)PRSNT[1﹕2]#：卡存在信號(hào)。由插件板提供的信號(hào)，用來指出PCI插卡上是否存在一個(gè)插件板，如果存在就為它提供電流。CLKRUN#：時(shí)鐘運(yùn)行信號(hào)?？蛇x信號(hào)，作為設(shè)備的輸入信號(hào)，用來確定CLK的狀態(tài)?，F(xiàn)在是43頁\一共有93頁\編輯于星期一4、PCI總線定義64位總線擴(kuò)展信號(hào)AD[64﹕32]：擴(kuò)展的32位地址和數(shù)據(jù)多路復(fù)用線。在地址周期，如果使用了DAC命令且REQ64#有效時(shí)，這32條線上含有64位地址的高32位，否則是保留信號(hào)；在數(shù)據(jù)周期，當(dāng)REQ64#和ACK64#同時(shí)有效時(shí)，這32條線上含有高32位數(shù)據(jù)。C/BE[7﹕4]：擴(kuò)展總線命令和字節(jié)使能多路復(fù)用信號(hào)線。REQ64#：64位傳輸請求信號(hào)由當(dāng)前主設(shè)備驅(qū)動(dòng)，表示本設(shè)備要求采用64位通路傳輸數(shù)據(jù)。ACK64#：64位傳輸認(rèn)可。表明從設(shè)備將用64位進(jìn)行傳輸。PAR64#：奇偶雙字節(jié)校驗(yàn)?，F(xiàn)在是44頁\一共有93頁\編輯于星期一二、PCI總線命令和操作1、PCI總線命令2、PCI總線操作時(shí)序現(xiàn)在是45頁\一共有93頁\編輯于星期一1、PCI總線命令PCI總線命令概述總線命令是用來規(guī)定主從設(shè)備之間的傳輸類型的，它出現(xiàn)于地址周期的C/BE[3﹕0]線上。當(dāng)一個(gè)主設(shè)備獲得總線的擁有權(quán)時(shí)，它就可以啟動(dòng)下表中的任何一種交易類型。在一個(gè)交易的地址周期，命令/字節(jié)使能總線C/BE[3﹕0]用于表明交易命令和類型?，F(xiàn)在是46頁\一共有93頁\編輯于星期一1、PCI總線命令現(xiàn)在是47頁\一共有93頁\編輯于星期一2、PCI總線操作時(shí)序PCI總線傳輸協(xié)議PCI總線傳輸協(xié)議是同步傳輸協(xié)議，所有PCI操作均同步于PCI時(shí)鐘，PCI總線的基本傳輸規(guī)則是突發(fā)傳輸方式。PCI總線傳輸周期由一個(gè)地址周期和一個(gè)或多個(gè)數(shù)據(jù)周期構(gòu)成:地址周期:在地址周期，啟動(dòng)設(shè)備指定目標(biāo)設(shè)備(在PCI的A/D總線上驅(qū)動(dòng)啟動(dòng)地址)和傳輸類型(在PCI的C/BE#總線上驅(qū)動(dòng)交易類型命令)，同時(shí)發(fā)出FRAME#信號(hào)表明有效的地址和命令已經(jīng)在總線上，由于地址周期僅存一拍，所以每個(gè)PCI從設(shè)備都需要鎖存總線上的命令，以供隨后譯碼使用。數(shù)據(jù)周期:啟動(dòng)設(shè)備用FRAME#信號(hào)來表示突發(fā)傳輸?shù)某掷m(xù)過程。當(dāng)啟動(dòng)設(shè)備準(zhǔn)備完成最后一個(gè)數(shù)據(jù)階段時(shí)，需使FRAME#失效且發(fā)出IRDY#。最后一個(gè)數(shù)據(jù)傳完成之后，啟動(dòng)設(shè)備將PCI總線還原至閑置狀態(tài)(此時(shí)，F(xiàn)RAME#和IRDY#均無效)?，F(xiàn)在是48頁\一共有93頁\編輯于星期一2、PCI總線操作時(shí)序PCI突發(fā)讀操作現(xiàn)在是49頁\一共有93頁\編輯于星期一2、PCI總線操作時(shí)序PCI突發(fā)讀操作現(xiàn)在是50頁\一共有93頁\編輯于星期一2、PCI總線操作時(shí)序PCI突發(fā)讀操作現(xiàn)在是51頁\一共有93頁\編輯于星期一2、PCI總線操作時(shí)序現(xiàn)在是52頁\一共有93頁\編輯于星期一2、PCI總線操作時(shí)序小結(jié)(1)基本的總線傳輸機(jī)制是突發(fā)傳輸，包括一個(gè)地址周期和若干個(gè)數(shù)據(jù)周期。(2)除RST#，INTA#～I(xiàn)NTD#之外的所有信號(hào)都是在PCI總線時(shí)鐘上升沿被采樣。(3)PCI總線上所有的數(shù)據(jù)傳輸基本上都是由三條信號(hào)線控制，即FRAME#、IRDY#和TRDY#?，F(xiàn)在是53頁\一共有93頁\編輯于星期一2、PCI總線操作時(shí)序(4)當(dāng)FRAME#和IRDY#都無效時(shí)，接口處于空閑狀態(tài)。在FRAME#信號(hào)建立之后的第一個(gè)時(shí)鐘前沿是地址期，在這個(gè)時(shí)鐘前沿上傳地址和總線命令，下一時(shí)鐘前沿開始一個(gè)或若干個(gè)數(shù)據(jù)周期。只有當(dāng)IRDY#和TRDY#都有效的時(shí)鐘沿才能進(jìn)行一次數(shù)據(jù)傳輸.(5)無論是主設(shè)備還是目標(biāo)設(shè)備，一旦承諾了數(shù)據(jù)傳輸，就必須將本次傳輸完成。(6)FRAME#撤銷而IRDY#建立，表示主設(shè)備準(zhǔn)備好了最后一次數(shù)據(jù)傳輸，等到目標(biāo)設(shè)備發(fā)出了TRDY#信號(hào)，就標(biāo)志著最后一次傳輸?shù)耐瓿伞，F(xiàn)在是54頁\一共有93頁\編輯于星期一2、PCI總線操作時(shí)序交易的終止過程無論是主設(shè)備還是從設(shè)備都可以提出終止PCI局部總線交易的要求，但是雙方都沒權(quán)單方面的實(shí)施交易終止的工作，需要相互配合，傳輸?shù)淖罱K停止控制要由主設(shè)備完成，這是因?yàn)榻灰椎慕Y(jié)束必須滿足系統(tǒng)的要求并且應(yīng)該是有秩序的，而這只有主設(shè)備才能做到。同時(shí)交易的結(jié)束標(biāo)志是FRAME#信號(hào)和IRDY#信號(hào)均已撤消而進(jìn)入總線空閑狀態(tài)現(xiàn)在是55頁\一共有93頁\編輯于星期一2、PCI總線操作時(shí)序由主設(shè)備發(fā)起的終止主設(shè)備是通過撤消FRAME#信號(hào)并建立IRDY#信號(hào)來提出終止請求的。這樣做的目的是為了告訴目標(biāo)設(shè)備，現(xiàn)在已經(jīng)進(jìn)入最后數(shù)據(jù)周期了，此后IRDY#一直保持有效，直到TRDY#信號(hào)出現(xiàn)，即開始完成最后一次數(shù)據(jù)傳送，傳輸結(jié)束后將進(jìn)入總線空閑狀態(tài)?，F(xiàn)在是56頁\一共有93頁\編輯于星期一2、PCI總線操作時(shí)序由目標(biāo)設(shè)備發(fā)起的終止在大多數(shù)情況下，目標(biāo)設(shè)備能夠發(fā)出或者接收主設(shè)備請求的數(shù)據(jù)直到主設(shè)備終止交易。但是，當(dāng)目標(biāo)設(shè)備不能完成請求時(shí)，它可以用STOP#信號(hào)發(fā)起交易終止。目標(biāo)設(shè)備用STOP#信號(hào)和其它信號(hào)的不同組合來向主設(shè)備表明導(dǎo)致終止的情況?，F(xiàn)在是57頁\一共有93頁\編輯于星期一三、PCI總線仲裁總線仲裁SincethePCIBusaccommodatesmultiplemasters—anyofwhichcouldrequesttheuseofthebusatanytime—theremustbeamechanismthatallocatesuseofbusresourcesinareasonablewayandresolvesconflictsamongmultiplemasterswishingtousethebussimultaneously.Fundamentally,thisiscalledbusarbitration.現(xiàn)在是58頁\一共有93頁\編輯于星期一三、PCI總線仲裁現(xiàn)在是59頁\一共有93頁\編輯于星期一三、PCI總線仲裁現(xiàn)在是60頁\一共有93頁\編輯于星期一三、PCI總線仲裁仲裁過程PCI總線的仲裁機(jī)制是基于訪問的而不是基于時(shí)間的，總線管理必須為總線上的每一個(gè)訪問進(jìn)行仲裁，即一個(gè)總線主設(shè)備要想在總線上進(jìn)行訪問，就必須提出仲裁要求，每個(gè)主設(shè)備都有自己的REQ#請求信號(hào)線和GNT#批準(zhǔn)信號(hào)線，要想得到總線的控制權(quán)，必須履行相應(yīng)的請求。PCI局部總線仲裁主要利用REQ#和GNT#兩個(gè)信號(hào)線實(shí)現(xiàn)，前者用于某一設(shè)備占用總線的請求，后者用于允許某一設(shè)備占用總線的應(yīng)答信號(hào)?，F(xiàn)在是61頁\一共有93頁\編輯于星期一三、PCI總線仲裁總線仲裁規(guī)則基本要求如下：(1)對總線所有權(quán)提出申請的設(shè)備必須具備立刻開始總線周期的能力。如果被授予總線所有權(quán)后(GNT#有效)，主設(shè)備不能開始總線操作，它應(yīng)放棄所有權(quán)，而由中央仲裁器重新仲裁，如果該設(shè)備不放棄所有權(quán)，且在第16個(gè)CLK周期仍不能開始操作，中央仲裁器則認(rèn)為該主設(shè)備為“死設(shè)備”，以后不再授予其總線所有權(quán)。(2)被授予總線所有權(quán)的主設(shè)備應(yīng)在8個(gè)CLK(推薦為2-3個(gè))周期內(nèi)，驅(qū)動(dòng)AD[31﹕0]信號(hào)線和C/BE[3﹕0]信號(hào)線至穩(wěn)定電平；在9個(gè)CLK(推薦為3-4個(gè))周期內(nèi)驅(qū)動(dòng)PAR信號(hào)至確定電平?，F(xiàn)在是62頁\一共有93頁\編輯于星期一三、PCI總線仲裁(3)當(dāng)一個(gè)主設(shè)備擁有總線所有權(quán)時(shí)(REQ#和GNT#都有效)，若中央仲裁器想把總線所有權(quán)轉(zhuǎn)交給另外一個(gè)主設(shè)備，它將置當(dāng)前設(shè)備的GNT#無效，此時(shí)有二種情況:①當(dāng)前主設(shè)備正在進(jìn)行操作(FRAME#有效)，那么在當(dāng)前主設(shè)備完成操作后，交回總線所有權(quán)。②當(dāng)前主設(shè)備處于空閑期(FRAME#和IRDY#均無效)，它將立刻交回所有權(quán)。(4)PCI主設(shè)備可在任何需要時(shí)刻對總線提出申請，REQ#有效后，也可以在任何時(shí)刻撤回申請。但在一個(gè)操作周期如果發(fā)生重試、斷開、目標(biāo)設(shè)備故障引起的操作中止，REQ#必須置為無效。(5)若總線不是空閑狀態(tài)，一個(gè)主設(shè)備的GNT#無效和下一個(gè)主設(shè)備的GNT#有效之間至少應(yīng)有一個(gè)CLK周期，否則會(huì)在AD和PAR信號(hào)線上出現(xiàn)時(shí)序沖突。現(xiàn)在是63頁\一共有93頁\編輯于星期一三、PCI總線仲裁仲裁是隱含的，即一次仲裁可以在上一次訪問期間完成，使得仲裁的實(shí)現(xiàn)不必占用PCI總線周期。但是，如果在總線空閑期，就不一定采用隱含方式了。在任意時(shí)刻，可能有一個(gè)或多個(gè)PCI局部總線主設(shè)備要求使用PCI局部總線，以將數(shù)據(jù)傳送給另一個(gè)PCI設(shè)備。每一個(gè)發(fā)出請求的主設(shè)備使其REQ#信號(hào)有效（低電平），通知總線仲裁器它正在請求使用總線。所以中心仲裁機(jī)構(gòu)必須實(shí)現(xiàn)一定的特殊算法，因?yàn)樗亲顗那闆r下的仲裁基礎(chǔ)，通常采用輪轉(zhuǎn)優(yōu)先級等仲裁算法。在實(shí)施中，系統(tǒng)設(shè)計(jì)者可以選擇或修改算法?，F(xiàn)在是64頁\一共有93頁\編輯于星期一四、PCI總線電器規(guī)范1、PCI信號(hào)環(huán)境和電平轉(zhuǎn)換2、PCI總線對負(fù)載的要求3、PCI插卡設(shè)計(jì)4、PCI即插即用現(xiàn)在是65頁\一共有93頁\編輯于星期一1、PCI信號(hào)環(huán)境和電平轉(zhuǎn)換概述PCI局部總線的電氣規(guī)范中提供了5V和3.3V兩種信號(hào)環(huán)境，二者不能混合使用，即對某一PCI總線系統(tǒng)，所有器件必須使用同一信號(hào)規(guī)則。但是，通過設(shè)計(jì)是可以使5V的元件工作于3.3V的信號(hào)環(huán)境的，反之亦然。元件可以混合使用，但信號(hào)環(huán)境必須是5V或3.3V中的一個(gè)。66MHzPCI只能用3.3V信號(hào)?，F(xiàn)在是66頁\一共有93頁\編輯于星期一1、PCI信號(hào)環(huán)境和電平轉(zhuǎn)換5V和3.3V信號(hào)現(xiàn)在是67頁\一共有93頁\編輯于星期一1、PCI信號(hào)環(huán)境和電平轉(zhuǎn)換PCI總線采用無端接方式，信號(hào)的傳輸通過反射波實(shí)現(xiàn)。當(dāng)總線驅(qū)動(dòng)器驅(qū)動(dòng)某一信號(hào)時(shí)往往只將信號(hào)電平驅(qū)動(dòng)到實(shí)際所需電平的一半，信號(hào)傳送到終點(diǎn)時(shí)反射回來，從而使得信號(hào)電平加倍，達(dá)到驅(qū)動(dòng)所需的電平。當(dāng)總線工作于33MHz時(shí)，信號(hào)往返的時(shí)間不得超過10ns，這種信號(hào)傳輸要求驅(qū)動(dòng)器的輸出阻抗與被驅(qū)動(dòng)總線的特性阻抗相匹配?，F(xiàn)在是68頁\一共有93頁\編輯于星期一1、PCI信號(hào)環(huán)境和電平轉(zhuǎn)換EachwireonthePCIbusisanon-terminatedtransmissionline,whichcausessignalstoreflectoverthelengthofthetrace.Validvoltagelevelsareobtainedafteronereflection;thisreducesthecostofPCIbynotrequiringhigh-poweredoutputdrivers.現(xiàn)在是69頁\一共有93頁\編輯于星期一1、PCI信號(hào)環(huán)境和電平轉(zhuǎn)換現(xiàn)在是70頁\一共有93頁\編輯于星期一1、PCI信號(hào)環(huán)境和電平轉(zhuǎn)換32-bitPCIexpansioncardconnector現(xiàn)在是71頁\一共有93頁\編輯于星期一1、PCI信號(hào)環(huán)境和電平轉(zhuǎn)換64-bitPCIexpansioncardconnector現(xiàn)在是72頁\一共有93頁\編輯于星期一2、PCI總線對負(fù)載的要求PCI總線對負(fù)載要求十分嚴(yán)格?？偩€上允許最多10個(gè)電氣負(fù)載。主板作為1個(gè)負(fù)載。每條插槽算作兩個(gè)負(fù)責(zé)。多數(shù)主板上具有兩個(gè)PCI設(shè)備，因此PC機(jī)主板上通常只允許4個(gè)插卡。超出以上限制的設(shè)計(jì)都需要一個(gè)PCI—PCI橋來保證系統(tǒng)的可靠性。現(xiàn)在是73頁\一共有93頁\編輯于星期一3、PCI插卡設(shè)計(jì)布局和布線現(xiàn)在是74頁\一共有93頁\編輯于星期一3、PCI插卡設(shè)計(jì)布線Tracelength—All32-bitPCIsignalsmustbenomorethan1.5″—All64-bitext.signalsmustbenomorethan2.0″Clocktracemustbeexactly2.5″(±0.1″)—Routedtoonlyoneload—Neededforclock-skewcontrolPCIdevicerequirements—Onepinpersignal!—Maxinputcapacitanceis10pF(unlessthedeviceisonthemotherboard,where16pFisOK)現(xiàn)在是75頁\一共有93頁\編輯于星期一4、PCI即插即用ThePlug-and-PlayConcept現(xiàn)在是76頁\一共有93頁\編輯于星期一4、PCI即插即用TomakePNPpossibleinPCI,eachPCIdevicemaintainsa256-byteconfigurationspace—Thefirst64bytesarepredefinedinthePCIspecandcontainstandardinformation—Theupper192bytesmaybeusedtostoredevicespecificinformation現(xiàn)在是77頁\一共有93頁\編輯于星期一現(xiàn)在是78頁\一共有93頁\編輯于星期一4、PCI即插即用PCI2.2規(guī)范要求參數(shù)現(xiàn)在是79頁\一共有93頁\編輯于星期一4、PCI即插即用這些參數(shù)配置將保存在一片EEPROM中，由PCI接口芯片在上電時(shí)讀入，完成參數(shù)的設(shè)置，從而實(shí)現(xiàn)即插即用。現(xiàn)在是80頁\一共有93頁\編輯于星期一4、PCI即插即用注意“即插即用”不等于“熱插拔”現(xiàn)在是81頁\一共有93頁\編輯于星期一五、CompactPCIOverviewofPCIVariationsAsawell-definedstandard,PCIanditsvariousflavorshavebeenwidelyadoptedbymanyindustriesthatrequirehigh-bandwidthdatasystems—Industrialcomputing—Datacomandtelecom—Portablesystems—Desktopsystems現(xiàn)在是82頁\一共有93頁\編輯于星期一五、CompactPCIPCIVariations（SameProtocol，DifferentFormFactor)PMC—PCIinamezzanineformfactorCompactPCI—PCIinaEurocard(VME-style)formfactor—Usedasapassivebackplane—UsedinphysicallyruggedenvironmentssuchasindustrialandtelecomsystemsMiniPCI—NewproposedPCIstandardforportablesystems現(xiàn)在是83頁\一共有93頁\編輯于星期一五、CompactPCIPCI（ModifiedProtocol）CardBus—PCIinaPCMCIAformfactor(portablesystems)—Point-to-point,onlyslightlydifferentprotocolfromstandardPCIAGP(AdvancedGraphicsPort)—PCI-likepoint-to-pointprotocol—PrimarilyusedforPCgraphicscardsPC