Silicon Labs出爐10Gbps收發(fā)器可消除信號(hào)抖動(dòng)-新品速遞

精品文檔-下載后可編輯SiliconLabs出爐10Gbps收發(fā)器，可消除信號(hào)抖動(dòng)..-新品速遞SiliconLabs日前推出Si5040，該芯片是公司高速物理層(high-speedPHY)產(chǎn)品線的產(chǎn)品，據(jù)稱是業(yè)界首顆同時(shí)在數(shù)據(jù)發(fā)送(Transmit)和接收(Receive)路徑提供信號(hào)抖動(dòng)消除功能的10GbpsXFP收發(fā)器。

據(jù)介紹，Si5040采用5mm×5mm的業(yè)界封裝，其低功耗低抖動(dòng)性能適合于空間有限的XFP模塊應(yīng)用。作為能連續(xù)支持9.9Gbps到11.4Gbps之間所有電信與數(shù)據(jù)通訊協(xié)議和信號(hào)抖動(dòng)消除能力的收發(fā)器芯片，支持協(xié)議包括OC-192/STM-64、10GbE、10GFiberChannel及其FEC速率。

SiliconLabs稱，Si5040利用DSPLL技術(shù)來消除10Gbps串行數(shù)據(jù)流因網(wǎng)絡(luò)端或線路卡系統(tǒng)級(jí)噪聲所產(chǎn)生的信號(hào)劣化與抖動(dòng)現(xiàn)象，這使它能提供超越同類產(chǎn)品的信號(hào)抖動(dòng)性能。這樣，不但在transceiver發(fā)送路徑(Transmit)將發(fā)送信號(hào)抖動(dòng)降至2.5mUIRMS，從而在XFP模塊內(nèi)部和光線路卡不再需要抖動(dòng)消除電路，同時(shí)接收路徑的DSPLL還能將接收數(shù)據(jù)的抖動(dòng)幅度降至，確保能與光線路卡上的ASIC或FPGA芯片連接不產(chǎn)生誤碼。

Si5040接收電路可自動(dòng)調(diào)CDR參數(shù)使誤碼率(BER)減至，確保接收機(jī)在難以預(yù)測的多廠商網(wǎng)絡(luò)環(huán)境內(nèi)以及各種不同的通道條件下都能提供穩(wěn)健可靠的操作性能。接收電路還會(huì)利用芯片內(nèi)置的信號(hào)質(zhì)量監(jiān)測電路來實(shí)時(shí)調(diào)整0/1判斷閾值，可以將誤碼率減至和抖動(dòng)容忍范圍增至以提供接收性能。Si5040還支持手動(dòng)調(diào)整1/0判斷閾值和數(shù)據(jù)采樣相位(samplingphase)以優(yōu)化誤碼率。無論工作于何種模式，Si5040的輸入靈敏度(典型峰峰值可低至5mV)都使它成為短距和長距應(yīng)用的選擇。

SiliconLabs副總裁DaveBresemann表示，“把信號(hào)抖動(dòng)消除功能和先進(jìn)的接收架構(gòu)結(jié)合在一起，讓我們更容易在XFP模塊應(yīng)用中提供真正的SONET/SDH性能?！?/p>

Si5040XFP收發(fā)器的功能包括支持三種不同的模擬與數(shù)字信號(hào)質(zhì)量監(jiān)測功能，分別是模擬信號(hào)LOS監(jiān)測、CID(連0或連1)監(jiān)測以及專有的數(shù)字眼圖開度(eyeopening)測量功能。Si5040還提供線路環(huán)回測試(loop-back)、XFI回路測試和接收和發(fā)送雙方向的PRBS碼流生成和檢查功能，這使得系統(tǒng)級(jí)的測試和調(diào)試更簡單。通過MCUI2C接口可完成芯片寄存器配置和狀態(tài)監(jiān)測。

Si5040的典型耗電值在575mW以下，并能夠在+5%到-10%的電源范圍內(nèi)操作。所有高速信號(hào)幅度可設(shè)置，可降低芯片功耗。-40℃至+85℃完整工業(yè)溫度范圍內(nèi)可操作使Si5040可工