基本邏輯門及其應(yīng)用

基本邏輯門及其應(yīng)用第1頁，共33頁，2023年，2月20日，星期一74LS835V第2頁，共33頁，2023年，2月20日，星期一二、實驗內(nèi)容1．測試門的邏輯功能2．門電路多余輸入端的處理方法。3.按照表１的數(shù)據(jù)設(shè)計三個邏輯電路,并在實驗箱上完成功能驗證。第3頁，共33頁，2023年，2月20日，星期一１對于門電路邏輯功能測試的基本操作：

選中一個邏輯門，將輸入端接數(shù)據(jù)開關(guān)，輸出端接電平指示燈。通過指示燈來觀察邏輯門的輸出狀態(tài)。測試操作時，按照輸入數(shù)據(jù)扳動開關(guān)，改變輸入電平，用邏輯筆測試出對應(yīng)門電路的輸出電平。若其邏輯關(guān)系正確，可以使用在實驗電路中，否則，不能使用。第4頁，共33頁，2023年，2月20日，星期一

2．對于多余輸入端的處理方法。對于與門、與非門電路多余輸入端的處理方法有基本兩種。⑴多余輸入端與輸入端可以并聯(lián)使用。⑵多余輸入端可以接高電平或通過串接限流電阻接高電平。如圖1所示第5頁，共33頁，2023年，2月20日，星期一

3.或門、或非門的多余輸入端的處理。⑴多余輸入端與正在使用的輸入端可以并聯(lián)使用;⑵多余輸入端可以接低電平或接地。如圖2所示。第6頁，共33頁，2023年，2月20日，星期一一般多余端不允許懸空。對于與、與非、與或非中的與，根據(jù)A與1為A，A與A為A，可以將多余輸入端通過電阻接電源，或與有用輸入端并接。對于或、或非、與或非中的或，根據(jù)A或0為A，A或A為A，可以將多余輸入端接地，或與有用輸入端并接。第7頁，共33頁，2023年，2月20日，星期一圖1與門、與非門多余輸入端的處理方法三、實驗原理圖(c)&+VccAFA&+VccF(a)(b)&+VccABF1kR第8頁，共33頁，2023年，2月20日，星期一圖2或門、或非門的多余輸入端的處理方法≥1+VccAF(a)A≥1+VccF(b)第9頁，共33頁，2023年，2月20日，星期一①用74LS00實現(xiàn)表1的邏輯功能,寫出邏輯表達式進行化簡,設(shè)計并畫出邏輯電路圖。表1數(shù)據(jù)表ABCF00000101001110010111011100010011

3.對于設(shè)計邏輯電路部分要求采用三種方案第10頁，共33頁，2023年，2月20日，星期一②用74LS02實現(xiàn)表1的邏輯功能,寫出邏輯表達式進行化簡,設(shè)計并畫出邏輯電路圖。

③用74LS51（與或非形）實現(xiàn)表1的邏輯功能,寫出邏輯表達式進行化簡,設(shè)計并畫出邏輯電路圖。以上設(shè)計要求:器件引腳標號要標明齊全。并在實驗儀上驗證邏輯功能。（將輸入端接邏輯開關(guān)，輸出端接發(fā)光二極管，通過發(fā)光二極管的狀態(tài)來觀察輸出狀態(tài)）。

第11頁，共33頁，2023年，2月20日，星期一

擴展實驗

用異或門74LS86設(shè)計一個四位二進制數(shù)取反電路，畫出邏輯電路，要求同上。列出功能表，并通過實驗驗證。做仿真。五．實驗內(nèi)容３第12頁，共33頁，2023年，2月20日，星期一1.電子技術(shù)綜合實驗儀；2.計算機;3.元器件集成電路：74LS00，74LS86，74LS51，74LS02。

六、實驗儀器、設(shè)備與器件第13頁，共33頁，2023年，2月20日，星期一

1.實驗?zāi)康?2.實驗儀器與器件;3.按實驗內(nèi)容要求設(shè)計并畫出邏輯圖寫清楚電路設(shè)計過程與完成步驟。4.對實驗中出現(xiàn)的問題和實驗結(jié)果進行分析;5.寫出實驗體會。七、實驗報告要求第14頁，共33頁，2023年，2月20日，星期一八、思考題1.邏輯門多余輸入端應(yīng)如何處理？2.邏輯門的輸出端應(yīng)注意哪些問題？3.能否用CMOS門驅(qū)動TTL門？為什么？第15頁，共33頁，2023年，2月20日，星期一器件引腳圖74LS0074LS0274LS51第16頁，共33頁，2023年，2月20日，星期一實驗12加法器及譯碼顯示電路一、實驗?zāi)康?.掌握二進制加法運算。2.掌握全加器的邏輯功能。3.熟悉集成加法器及其使用方法。4.掌握七段譯碼器和數(shù)碼管的使用。第17頁，共33頁，2023年，2月20日，星期一

1.基本設(shè)計任務(wù)與要求⑴設(shè)計一個一位二進制全加器（先仿真后實做）

要求用74LS00和74LS86實現(xiàn)。

⑵設(shè)計一個余3碼至8421碼的轉(zhuǎn)換電路（實做）

要求用74LS83實現(xiàn)余3碼至8421碼的轉(zhuǎn)換，將余3碼轉(zhuǎn)換成8421碼的真值表如表1所示。

二、設(shè)計任務(wù)與要求第18頁，共33頁，2023年，2月20日，星期一ABCDWXYZ00110100010101100111100010011010101111000000000100100011010001010110011110001001表1余3碼轉(zhuǎn)換成8421碼的真值表第19頁，共33頁，2023年，2月20日，星期一⑶用74LS47和共陽極LED數(shù)碼管組成譯碼顯示電路（實做）

在基本設(shè)計內(nèi)容⑵的基礎(chǔ)上，再進一步完成譯碼顯示功能。表1中W，X，Y，Z作為譯碼器的輸入，將譯碼器的輸出接至數(shù)碼管，顯示十進制數(shù)碼。二、設(shè)計任務(wù)與要求第20頁，共33頁，2023年，2月20日，星期一2.擴展設(shè)計任務(wù)與要求（僅需要仿真完成）⑴設(shè)計一個2位二進制加法/減法器

在一位二進制全加器的基礎(chǔ)上，設(shè)計一個2位二進制加法/減法器。要求畫出邏輯圖，列出元件清單。⑵設(shè)計一個4位BCD碼加法器

注意：在計滿10時即進位。畫出邏輯圖，列出元件清單。二、設(shè)計任務(wù)與要求第21頁，共33頁，2023年，2月20日，星期一三、實驗原理1.全加器全加器是一種由被加數(shù)、加數(shù)和來自低位的進位三者相加的運算器。

全加器的邏輯表達式為：第22頁，共33頁，2023年，2月20日，星期一AiBiCiSiCi+10000010100111001011101110010100110010111表2全加器的功能表三、實驗原理第23頁，共33頁，2023年，2月20日，星期一

2.二進制加法器利用全加器可構(gòu)成二進制串行進位并行輸出的加法器。三、實驗原理第24頁，共33頁，2023年，2月20日，星期一

3.顯示譯碼器顯示譯碼器將BCD代碼譯成數(shù)碼管所需要的驅(qū)動信號，使數(shù)碼管顯示出相應(yīng)的數(shù)字。4.數(shù)碼管數(shù)碼管由七段發(fā)光二極管構(gòu)成，分為共陽極、共陰極兩種形式。三、實驗原理第25頁，共33頁，2023年，2月20日，星期一四、實驗儀器、設(shè)備與器件1.ADCL-Ⅳ型電子技術(shù)綜合實驗箱；2.MS8215型數(shù)字萬用表；3.集成電路：74LS83，74LS86，74LS47，74LS00，74LS32，74LS08，CD4008。4.共陽極LED數(shù)碼管。第26頁，共33頁，2023年，2月20日，星期一五、實驗內(nèi)容及步驟1.按基本設(shè)計任務(wù)與要求設(shè)計出的電路，若需要仿真，則用Multisim7進行軟件仿真，記錄結(jié)果。2.在實驗儀上安裝電路，檢查實驗電路接線無誤之后接通電源。3.測試全加器的功能。記錄實驗結(jié)果。

4.測試轉(zhuǎn)換器的功能。實驗時通過開關(guān)輸入余3碼，通過觀察發(fā)光二極管的狀態(tài)，記錄轉(zhuǎn)換結(jié)果填入表中。

第27頁，共33頁，2023年，2月20日，星期一5.在實驗內(nèi)容4的基礎(chǔ)上，再進一步完成譯碼顯示功能。6.按擴展設(shè)計任務(wù)與要求設(shè)計的電路，用Multisim7進行軟件仿真，記錄仿真結(jié)果。五、實驗內(nèi)容及步驟第28頁，共33頁，2023年，2月20日，星期一六、實驗報告要求1.實驗?zāi)康模?.設(shè)計過程；3.實驗儀器與器材；4.實驗內(nèi)容與步驟；5.對實驗結(jié)果進行分析；6.思考題；7.實驗體會。第29頁，共33頁，2023年，2月20日，星期一七、思考題1.用74LS83能否實現(xiàn)8421碼轉(zhuǎn)換為余3碼的轉(zhuǎn)換？2.用74LS48和共陰極LED數(shù)碼管實現(xiàn)一個譯碼顯示電路。

第30頁，共33頁，2023年，2月20日，星期一器件引腳圖74LS0074LS8674LS8374LS4774LS02第31頁，共33頁，2023年，2月20日，星期一ADCL—Ⅳ型電子技術(shù)綜合實驗箱的基本操作

電源開關(guān)邏輯筆單次脈