基于CMOS LNAs器件實現(xiàn)低噪聲放大器電路的設計-設計應用_第1頁
基于CMOS LNAs器件實現(xiàn)低噪聲放大器電路的設計-設計應用_第2頁
基于CMOS LNAs器件實現(xiàn)低噪聲放大器電路的設計-設計應用_第3頁
基于CMOS LNAs器件實現(xiàn)低噪聲放大器電路的設計-設計應用_第4頁
基于CMOS LNAs器件實現(xiàn)低噪聲放大器電路的設計-設計應用_第5頁
全文預覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領(lǐng)

文檔簡介

精品文檔-下載后可編輯基于CMOSLNAs器件實現(xiàn)低噪聲放大器電路的設計-設計應用1引言

目前,在高達數(shù)GHz的RF頻段范圍內(nèi),廣泛使用的是GaAsMESFETLNAs,其優(yōu)點是能夠在功率增益高達20dB的同時,使噪聲系數(shù)低至大約1dB。但隨著CMOS電路技術(shù)的成熟,近來對RFCMOS電路元件的研究成果越來越多,在無線通信系統(tǒng)上也已經(jīng)實現(xiàn)了SoC化。如果CMOS制造技術(shù)能克服噪聲大,功率損耗大等缺點,憑借其低廉的價格,CMOSLNAs將有可能在數(shù)GHz的RF頻段范圍內(nèi),逐漸取代GaAsMESFETLNAs。

由于LNAs通常位于整個接收電路的級,由式(1)可以看出,級的LNAs對于接收電路有很大的影響。所有在設計LNA電路時,應考慮降低噪聲,提高增益,輸入輸出阻抗匹配,降低功率損耗,提高線性度等重要因素。

2低噪聲放大器電路設計

如圖1所示,設計一個cascode型輸入的低噪聲放大器。圖中Ls及Lg用來實現(xiàn)輸入阻抗匹配,而調(diào)整Ld和Cout可以實現(xiàn)輸出阻抗匹配。Cin可以用來阻止輸入端的直流信號。

從輸入部分電路可以計算出輸入阻抗為:

調(diào)整Ls使得輸入阻抗Zin實部為50Ω,再調(diào)整Lg使得Zin虛部為0。如此即可調(diào)出Ls和Lg來實現(xiàn)電路的輸入阻抗。但是由于分布參數(shù)的影響,Ls和Lg的值還必須代入仿真軟件做進一步調(diào)整。

對于放大器的輸出,由于放大器使用LC并聯(lián)電路作為負載,所以當LC諧振在2.38GHz時,理想的LC電路應呈現(xiàn)出開路狀態(tài),此時負載,增益也。但是電路的增益仍然受到電感和電容的Q值影響,所以在進行軟件仿真時還需通過調(diào)整電感電容值來調(diào)整LNA的中心頻率。

3本LNA中無源器件的結(jié)構(gòu)

由于此設計采用全集成化設計,所以無源器件都用CMOS工藝制作在芯片內(nèi)部,即內(nèi)嵌式(on-chip)。

3.1電感結(jié)構(gòu)

此電路中電感采用內(nèi)嵌式螺旋電感。采用內(nèi)嵌式電感可以節(jié)約面積,提高電路集成度,但是卻犧牲了Q值,并且在CMOS工藝中電感的制備比較難以控制,所以在實際layout時將螺旋電感的中心拿掉,因為越接近,電荷密度越大,但部分對電感值的貢獻不大,中心去掉不會對整個電感有太大影響,還可以提高Q值。

用ADS實現(xiàn)一個2.38GHz全集成化低噪聲放大器設計

3.1.1電容結(jié)構(gòu)

此電路中采用MIM(metal-insulator-metal)電容,是平板電容的一種變形,如圖3所示。這種電容的好處是容值較為固定,并且結(jié)構(gòu)簡單。相比一般平板電容,在上下級板中間多了一層CTM(CapacitorTopMetal)層,可以通過縮短兩極板之間的距離來提高容值或縮小電容所占面積。

3.1.2電阻結(jié)構(gòu)

在當前的CMOS工藝中,根據(jù)不同的材料和制備工藝,常用的電阻有Well電阻、Poly電阻、Diffusion電阻和Metal電阻。各種電阻的導電層特性如下:

在設計的時候要注意,制作時電阻值越小誤差越大,所以材料選擇、使用面積和阻值誤差等要綜合考慮。

4仿真設計

(1)確定設計目標。本文中電路工作在藍牙系統(tǒng)中,工作頻率為2.38GHz,設計一個超低噪聲以及超高增益的LNA電路。

(2)設計電路結(jié)構(gòu)。本電路基本結(jié)構(gòu)為cascode單級放大電路,再加上一些周邊的匹配電路和電壓偏置電路來構(gòu)成LNA電路。

(3)本文使用安捷倫的ADS系統(tǒng)來做高頻仿真,使用0.25μm的RF模型。主要仿真S參數(shù)、噪聲系數(shù)、線性度、功率增益等LNA電路的重要參數(shù)。

(4)根據(jù)0.25μm制造工藝的layout規(guī)則來設計電路中的各個元件,并且盡量做到電路對稱。

5仿真結(jié)果

本文電路使用0.25μm制造工藝,電源電壓2.5V,工作頻率2.38GHz的全集成化單端LNA電路。

5.1S參數(shù)仿真

圖4是此電路在ADS中的仿真結(jié)果,圖4(a)中S11是電路輸入反射系數(shù),為-12.203dB;圖4(b)中S12為電路的隔絕度(isolation),避免LNA下的反射信號影響到LNA輸入端的信號,本電路中為-24.67dB;圖4(c)中S21表示電路的功率增益,其值為20.47dB;圖4(d)中S22為輸出反射系數(shù),大約為-22.33dB。

5.2線性度仿真

一般來說,一個系統(tǒng)的線性度越高越好,但是電路中含有晶體管等非線性有源器件,所以在LNA電路工作在較高功率時,輸出會產(chǎn)生非線性失真。在仿真時,為了表示線性度,定義出一個1dB點,表示輸出相比輸入壓縮了1dB。由圖5中可以看出,1dB點出現(xiàn)的越靠后,說明線性度越好。本電路仿真出的1dB點在-25dBm的位置。

5.3噪聲系數(shù)仿真

噪聲系數(shù)是關(guān)系到一個放大器性能好壞的重要參數(shù),其定義為輸入信噪比和輸出信噪比的比值:

其中:So為輸出端的信號功率,Si為輸入端的信號功率,Ni為輸入端的噪聲功率,No為輸出端的噪聲功率。圖6為本電路仿真的噪聲系數(shù),大約為1.54dB。

用ADS實現(xiàn)一個2.38GHz全集成化低噪聲放大器設計

6結(jié)語

設計射頻電路的LNA,在開始設計的時候就要考慮很多因

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論