快速繪圖學(xué)習(xí)軟件學(xué)習(xí)

快速繪圖學(xué)習(xí)軟件學(xué)習(xí)第1頁(yè)，共108頁(yè)，2023年，2月20日，星期一和大多數(shù)其他電子設(shè)計(jì)軟件一樣，Proteus提供了元件制作和層次電路圖設(shè)計(jì)功能，使讀者能夠滿足一些特殊設(shè)計(jì)的需要，并能夠在電路較為復(fù)雜時(shí)，實(shí)現(xiàn)由上而下或由下而上的層次原理圖設(shè)計(jì)，以使圖紙清晰，可讀性強(qiáng)。第2頁(yè)，共108頁(yè)，2023年，2月20日，星期一8.1原理圖元件制作

在繪制原理圖的過(guò)程中，如果遇到原理圖元件庫(kù)中找不到的元器件，或是沒有適合使用的元器件時(shí)，需要自行制作原理圖元件。繪制原理圖元件的基本步驟如下：第3頁(yè)，共108頁(yè)，2023年，2月20日，星期一(1)打開Proteus7ISIS編輯環(huán)境，新建一個(gè)“NewDesign”，系統(tǒng)將清除所有原有的設(shè)計(jì)數(shù)據(jù)，出現(xiàn)一張空的設(shè)計(jì)圖紙。(2)用二維工具“2DGRAPHICS”中的繪制“DeviceBody”，如圖8-1所示。圖8-1繪制的DeviceBody第4頁(yè)，共108頁(yè)，2023年，2月20日，星期一(3)用中的繪制引腳(圖8-2為引腳列表)，其中DEFAULT為普通引腳，INVERT為低電平有效引腳，POSCLK為上升沿有效的時(shí)鐘輸入引腳，NEGCLK為下降沿有效的時(shí)鐘輸入引腳，SHORT為較短引腳(見圖8-3中的引腳5)，BUS為總線。圖8-3中畫出了各類引腳。另外，添加引腳狀態(tài)下，光標(biāo)為一個(gè)筆頭，當(dāng)光標(biāo)移到引腳上方時(shí)，光標(biāo)變成一只小手，可以按下鼠標(biāo)左鍵對(duì)引腳進(jìn)行移動(dòng)，或單擊鼠標(biāo)右鍵打開其快捷菜單，如圖8-4所示，對(duì)引腳進(jìn)行一些修改操作，如拖拉、編輯屬性、刪除、旋轉(zhuǎn)、鏡像等。第5頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-2引腳名稱列表圖8-3各類引腳的形狀圖8-4選中引腳后用右鍵打開的下拉菜單第6頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-5制作元件74LS373(4)根據(jù)需要修改引腳屬性。例如，以74LS373為例，畫出元件及引腳，如圖8-5所示。各引腳說(shuō)明如下：引腳1為GND，PIN10；引腳2為D[0..7]；引腳3為OE，PIN1；引腳4為L(zhǎng)E，PIN11；引腳5為VCC，PIN20；引腳6為Q[0..7]。圖8-5制作元件74LS373第7頁(yè)，共108頁(yè)，2023年，2月20日，星期一先右擊、后左擊引腳1，在出現(xiàn)的對(duì)話框中輸入如圖8-6所示的數(shù)據(jù)；對(duì)引腳5的操作也是類似的。GND和VCC需要隱藏，故“Drawbody”不選。圖8-6引腳1屬性對(duì)話框第8頁(yè)，共108頁(yè)，2023年，2月20日，星期一最終得到如圖8-12所示的元件。(5)添加中心點(diǎn)。選擇中的繪制中心點(diǎn)，選擇“ORIGIN”，中心點(diǎn)的位置可任意放，如圖8-13所示。圖8-13添加中心點(diǎn)圖8-12制作出的元件74LS373第9頁(yè)，共108頁(yè)，2023年，2月20日，星期一(6)封狀入庫(kù)。先用右鍵選擇整個(gè)元件，如圖8-14所示。然后，選擇菜單【Library】→【MakeDevice】，出現(xiàn)如圖8-15所示對(duì)話框，并按照?qǐng)D中內(nèi)容輸入相應(yīng)部分。圖8-14用右鍵選擇整個(gè)元件圖8-15MakeDevice對(duì)話框第10頁(yè)，共108頁(yè)，2023年，2月20日，星期一單擊圖8-15中的“Next”選項(xiàng)，出現(xiàn)選擇PCB封裝的對(duì)話框，如圖8-16所示。直接單擊圖8-16中的“Next”選項(xiàng)，出現(xiàn)設(shè)置元件參數(shù)的對(duì)話框，如圖8-17所示。此處需要添加兩個(gè)屬性——{ITFMOD=TTLLS}和{MODFILE=74XX373.MDF}，因此單擊“New”，出現(xiàn)如圖8-18所示選擇框，選擇“ITFMOD”，并按照?qǐng)D8-19所示將其缺省值設(shè)為TTLLS。圖8-16選擇PCB封裝對(duì)話框圖8-17設(shè)置元件參數(shù)的對(duì)話框第11頁(yè)，共108頁(yè)，2023年，2月20日，星期一

圖8-18參數(shù)選擇框圖8-19ITFMOD參數(shù)設(shè)置對(duì)話框再單擊圖8-19中的選項(xiàng)“New”，選擇“MODFILE”參數(shù)，并按照?qǐng)D8-20將其缺省值設(shè)為“74XX373.MDF”。接著單擊“Next”，出現(xiàn)如圖8-21所示對(duì)話框，可以不加以設(shè)置。第12頁(yè)，共108頁(yè)，2023年，2月20日，星期一

圖8-20

ITFMOD參數(shù)設(shè)置圖8-21

DeviceDataSheet&HelpFile對(duì)話框繼續(xù)單擊“Next”，選擇元件存放位置，默認(rèn)是放在“USERDVC”中的左邊是選擇類別，最好自己新建一個(gè)，如“MYLIB”，如圖8-22所示。第13頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-22選擇元件存放位置對(duì)話框這樣，一個(gè)元件就制作好了，可以選擇菜單【Library】→【MakeManager】打開庫(kù)管理器來(lái)管理自己的元件，如圖8-23所示。第14頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-23元件庫(kù)管理器第15頁(yè)，共108頁(yè)，2023年，2月20日，星期一8.2元件的編輯

第16頁(yè)，共108頁(yè)，2023年，2月20日，星期一在用Proteus設(shè)計(jì)原理圖的過(guò)程中，當(dāng)需要的元件在庫(kù)中不能直接找到時(shí)，除了可以利用上一節(jié)的內(nèi)容自己制作原理圖元件外，也可以利用現(xiàn)有元件，在現(xiàn)有元件的基礎(chǔ)上進(jìn)行修改，使其符合我們的需要。這一節(jié)仍舊以74LS373為例，利用庫(kù)中自帶的元件，如圖8-24所示，將其修改成如圖8-25所示的“.bus”接口的元件。第17頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-24庫(kù)中自帶的74LS373圖8-25修改成.bus的74LS373(1)在Proteus7ISIS原理圖編輯環(huán)境下，添加元件74LS373，如圖8-24所示。(2)選中74LS373，再單擊工具欄中的，出現(xiàn)如圖8-26所示畫面，于是此元件處于可修改狀態(tài)下。(3)對(duì)元件的各部分進(jìn)行修改。先把Q0至Q7、D0至D7的管腳刪掉，添加第18頁(yè)，共108頁(yè)，2023年，2月20日，星期一上BUS形式的引腳，具體方法見上節(jié)相關(guān)介紹。再選中芯片的外形，修改其大小，然后將其他引腳進(jìn)行相應(yīng)的移動(dòng)后，效果如圖8-27所示。圖8-26元件處于可修改狀態(tài)下圖8-27元件修改后效果第19頁(yè)，共108頁(yè)，2023年，2月20日，星期一(4)重新“MakeDevice”。拖選整個(gè)元件，選擇菜單【Library】→【MakeDevice】，出現(xiàn)如圖8-28所示對(duì)話框。在圖8-28所示對(duì)話框中將“74LS373”改為“74LS373.bus”，其他不變，然后單擊“Next”選項(xiàng)，出現(xiàn)如圖8-29所示選擇封裝對(duì)話框。圖8-28MakeDevice對(duì)話框圖8-29選擇封裝對(duì)話框第20頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-30MODFILE屬性修改對(duì)話框圖8-31選擇對(duì)應(yīng)DataSheet的對(duì)話框第21頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-31所示對(duì)話框?yàn)檫x擇對(duì)應(yīng)DataSheet的對(duì)話框，可以不用修改。接著仍舊單擊“Next”，出現(xiàn)如圖8-32所示對(duì)話框。這個(gè)最好進(jìn)行修改，第一個(gè)“DeviceCategory”參數(shù)可改為“74LSBUS”。具體方法是先單擊“New”，然后輸入“74LSBUS”即可。第二個(gè)參數(shù)不變。修改后如圖8-33所示。第22頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-32修改元件所屬類別對(duì)話框圖8-33元件所屬類別改為“74LSBUS”到此，一個(gè)元件就修改好了，可以選擇菜單【Library】→【MakeManager】開元件庫(kù)管理器來(lái)管理自己的元件，如圖8-34所示。第23頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-34元件庫(kù)管理器第24頁(yè)，共108頁(yè)，2023年，2月20日，星期一也可以裝載圖8-35拾取元件窗口自己修改的元件，如圖8-35所示。圖8-35拾取元件窗口第25頁(yè)，共108頁(yè)，2023年，2月20日，星期一8.3利用其他人制作的元件第26頁(yè)，共108頁(yè)，2023年，2月20日，星期一有時(shí)我們會(huì)從網(wǎng)上或別人那里得到一些仿真模型，提供者一般會(huì)給出三樣?xùn)|西：模型文件(一般為“.dll”文件)、例子和庫(kù)文件。我們需要做的工作是先把“.dll”文件拷貝到Proteus安裝目錄下的MODELS文件夾里，這樣附帶的例子就可運(yùn)行了。如果還附帶有庫(kù)文件的話，就可以把“.lib”文件拷貝到Proteus安裝目錄下的LIBRARY文件夾里，以豐富自己的庫(kù)。這時(shí)，可以從Proteus的庫(kù)管理器中看到該庫(kù)文件。如果沒有附帶庫(kù)文件，就需要自行把仿真文件中的一些元件添加到自己的庫(kù)里面，這樣就可以在今后的設(shè)計(jì)中利用其他人制作的一些元件了，添加的具體方法如下。第27頁(yè)，共108頁(yè)，2023年，2月20日，星期一(1)首先把“.dll”文件拷貝到Proteus安裝目錄下的MODELS文件夾里。(2)運(yùn)行“.DSN”。這里隨便運(yùn)行一個(gè)例子PIC12ADC.DSN，如圖8-36所示。圖8-36例子PIC12ADC.DSN第28頁(yè)，共108頁(yè)，2023年，2月20日，星期一(3)運(yùn)行【Library】→【Compiletolibrary】菜單項(xiàng)，出現(xiàn)如圖8-37所示對(duì)話框，單擊“OK”按鈕，這樣原理圖中所有元件將被添加到庫(kù)USERDVC.LIB中。圖8-37將元件添加入庫(kù)的對(duì)話框第29頁(yè)，共108頁(yè)，2023年，2月20日，星期一(4)我們可以到庫(kù)管理器中把不需要的元件刪除。運(yùn)行菜單【Library】→【LibraryManager】項(xiàng)，出現(xiàn)如圖8-38所示的庫(kù)管理器對(duì)話框。圖8-38元件庫(kù)管理器第30頁(yè)，共108頁(yè)，2023年，2月20日，星期一8.4層次原理圖設(shè)計(jì)第31頁(yè)，共108頁(yè)，2023年，2月20日，星期一和支持通常的多圖紙?jiān)O(shè)計(jì)過(guò)程一樣，ISIS支持層次設(shè)計(jì)。對(duì)于一個(gè)較大、較復(fù)雜的電路圖，不可能一次完成，也不可能將這個(gè)電路圖畫在一張圖紙上，更不可能由一個(gè)人單獨(dú)來(lái)完成。利用層次電路圖可以大大提高設(shè)計(jì)速度，也就是將這種復(fù)雜的電路圖根據(jù)功能劃分為幾個(gè)模塊，由不同的人員來(lái)分別完成各個(gè)模塊，做到多層次并行設(shè)計(jì)。本節(jié)將通過(guò)一個(gè)具體的例子(如圖8-39所示)來(lái)介紹層次電路圖的基本概念和繪制層次原理圖的步驟與技巧。第32頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-39是一個(gè)層次電路，其中MASTER和SLAVE為子電路，子電路的具體電路圖如圖8-40所示。圖8-39層次電路設(shè)計(jì)例圖層次電路設(shè)計(jì)的具體步驟如下。第33頁(yè)，共108頁(yè)，2023年，2月20日，星期一1.創(chuàng)建子電路下面首先使用子電路工具建立層次圖。(1)單擊工具欄中的子電路工具，并在編輯窗口拖動(dòng)，拖出子電路模塊，如圖8-41所示。從對(duì)象選擇器中選擇適合的輸入、輸出端口，放置在子電路圖的左側(cè)和右側(cè)。端口用來(lái)連接子圖和主圖。一般輸入端口放在電路圖模塊的左側(cè)，而輸出端口放在右側(cè)，如圖8-42所示。

圖8-41子電路圖模塊圖8-42添加子電路圖端口第34頁(yè)，共108頁(yè)，2023年，2月20日，星期一(2)直接使用端口編輯對(duì)話框編輯端口名稱，也可使用菜單命令【Tools】→【PropertyAssignmentTool】編輯端口及子圖框的名稱。端口的名稱必須與子電路的邏輯終端名稱一致。例如，將光標(biāo)放在端口上單擊右鍵，在彈出的快捷菜單中選擇“EditProperties”，然后輸入端口名稱即可，如圖8-43所示。本電路輸入端口分別是、，輸出端口是Q、。第35頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-43編輯端口名稱的下拉菜單及參數(shù)輸入窗口第36頁(yè)，共108頁(yè)，2023年，2月20日，星期一同樣，光標(biāo)放在“SUB?”上，點(diǎn)右鍵，選擇“EditLabel”，輸入子電路名稱，如圖8-44所示?；蛘哌x中整個(gè)子電路模塊，點(diǎn)右鍵，選擇“EditProperties”，如圖8-45及圖8-46所示，子圖框的“Name”輸入“MASTER”(實(shí)體名稱)，“Circuit”設(shè)置為“#RSFF”(電路名稱)。多個(gè)子電路可以具有同樣的“Circuit”(電路名稱)，如“#RSFF”，但是在同一個(gè)圖頁(yè)，每個(gè)子電路必須有唯一的子圖框名稱Name，如“MASTER”和“SLAVE”。第37頁(yè)，共108頁(yè)，2023年，2月20日，星期一

圖8-44子電路圖名稱編輯窗口圖8-45子電路模塊對(duì)第38頁(yè)，共108頁(yè)，2023年，2月20日，星期一這時(shí)，子電路圖模塊如圖8-47所示。注：需要輸入時(shí)，只需輸入“$R”即可。圖8-46子電路圖框的編輯對(duì)話框圖8-47子電路圖模塊圖8-46子電路圖框的編輯對(duì)話框圖8-47子電路圖模塊第39頁(yè)，共108頁(yè)，2023年，2月20日，星期一(3)將光標(biāo)放置在子圖上，點(diǎn)右鍵，并選擇菜單命令“GotoChildSheet”(默認(rèn)組合鍵為“Ctrl+C”)，這時(shí)ISIS加載一空白的子圖頁(yè)，如圖8-48所示。圖8-48加載空白的子圖頁(yè)第40頁(yè)，共108頁(yè)，2023年，2月20日，星期一(4)編輯子電路。首先，在ProteusISIS編輯環(huán)境中，輸入圖8-40的原理圖。然后，單擊工具箱中的按鈕，則相應(yīng)的在操作界面的對(duì)象選擇器列出所包含的項(xiàng)目，如圖8-49所示?？筛鶕?jù)需要選擇相應(yīng)對(duì)象。需要電源時(shí)，選中對(duì)象編輯器中的“POWER”，則在預(yù)覽窗口中出現(xiàn)電源信號(hào)的圖標(biāo)，在原理圖中單擊，可在原理圖中添加電源符號(hào)，選中電源信號(hào)符號(hào)，拖到合適的位置，并將接地信號(hào)連接到電路。也可選中電源符號(hào)單擊，進(jìn)入電源編輯對(duì)話框，在“String”欄中分別輸入+15V、-15V，然后單擊“OK”按鈕，完成電源的放置。第41頁(yè)，共108頁(yè)，2023年，2月20日，星期一輸入/輸出終端是必須放置的。選中對(duì)象編輯器中的“INPUT/OUTPUT”，則在預(yù)覽窗口出現(xiàn)輸入/輸出端口的圖標(biāo)，在原理圖中單擊，則可在原理圖中添加輸入/輸出端口，選中輸入/輸出端口符號(hào)，拖到合適的位置，并將輸入/輸出端口連接到電路。單擊輸入/輸出端口符號(hào)，進(jìn)入編輯對(duì)話框，在“String”欄中分別輸入輸入/輸出端口名稱，然后單擊“OK”按鈕，完成端口的放置，如圖8-40所示。注意：這里的端口名稱必須與子電路框圖中一致。第42頁(yè)，共108頁(yè)，2023年，2月20日，星期一(5)子電路編輯完后，選擇菜單命令【Design】→【GotoSheet】，這時(shí)出現(xiàn)如圖8-50所示對(duì)話框，選擇“Rootsheet1”，然后單擊“OK”按鈕，即使ISIS回到主設(shè)計(jì)圖頁(yè)。需要返回主設(shè)計(jì)頁(yè)也可以在子圖頁(yè)空白處單擊右鍵，選擇“ExittoParentSheet”選項(xiàng)。第43頁(yè)，共108頁(yè)，2023年，2月20日，星期一

圖8-49對(duì)象選擇器中內(nèi)容圖8-50“GotoSheet”對(duì)話框(6)單擊子電路圖框，進(jìn)入子電路編輯對(duì)話框，可對(duì)子電路屬性進(jìn)行編輯。如圖8-46所示，可在“Properties”中輸入以下內(nèi)容：U26=74LS00第44頁(yè)，共108頁(yè)，2023年，2月20日，星期一以此定義子電路圖中所使用元件為74LS00。(7)單擊“OK”，完成該對(duì)子電路的編輯，同時(shí)實(shí)現(xiàn)了電路的層次化。層次電路圖8-39中另一子電路是SLAVE，其編輯方法同MASTER。實(shí)際上，這里兩個(gè)子電路是一樣的，其電路名稱(Circuit)仍舊是“#RSFF”，子圖框名稱(Name)為“SLAVE”，所以可以采用復(fù)制的方法得到子電路SLAVE。具體操作是：先選中MASTER子模塊，然后選擇BlockCopy工具進(jìn)行塊復(fù)制，如圖8-51所示，之后點(diǎn)右鍵退出，對(duì)復(fù)制的子電路模塊進(jìn)行屬性修改，其電路名稱Circuit保持為“#RSFF”不變，子圖框名稱Name改為“SLAVE”即可。圖8-51塊的復(fù)制第45頁(yè)，共108頁(yè)，2023年，2月20日，星期一如果新建子電路模塊(如實(shí)體名為“NEW”，電路名為“XX”)只有部分和前一子電路(如MASTER)內(nèi)容相同時(shí)，可以采用以下方法進(jìn)行創(chuàng)建。(1)單擊工具箱中“Sub-circuit”按鈕，并在編輯窗口拖動(dòng)，拖出子電路模塊。(2)從對(duì)象選擇器中選擇合適的輸入/輸出端口，放置在子電路模塊的左右兩側(cè)。(3)選中端口，直接編輯或使用“PropertyAssignmentTool”對(duì)話框編輯端口名稱。(4)選中子圖模塊編輯子圖模塊，并設(shè)置實(shí)體名(Name)為“NEW”，電路名稱(Circuit)為“XX”。(5)將光標(biāo)放在子圖，點(diǎn)右鍵，選擇“GotoChildSheet”菜單項(xiàng)，ISIS將加載一個(gè)新的空白子圖頁(yè)。第46頁(yè)，共108頁(yè)，2023年，2月20日，星期一(6)在空白頁(yè)中編輯電路，具體方法如下：在子圖中單擊右鍵，選擇“ExittoParentSheet”菜單項(xiàng)，ISIS回到主設(shè)計(jì)圖頁(yè)；將光標(biāo)放在子圖模塊“MASTER”上，點(diǎn)右鍵，選擇“GotoChildSheet”，進(jìn)入“MASTER”子圖；拖動(dòng)鼠標(biāo)，選取需要進(jìn)行復(fù)制的電路部分，單擊工具欄中復(fù)制按鈕，將圖復(fù)制到剪切板；在子圖中單擊右鍵，選擇“ExittoParentSheet”菜單項(xiàng)，回到主設(shè)計(jì)頁(yè)；將光標(biāo)放在子圖模塊“NEW”上，點(diǎn)右鍵，選取“GotoChildSheet”，打開“NEW”子圖；單擊工具欄中粘貼按鈕，則可將剪切板上的圖粘貼至子圖“NEW”中，粘貼后的子電路中元器件的標(biāo)識(shí)需要重新進(jìn)行排布，否則和“MASTER”中的元件標(biāo)識(shí)發(fā)生重復(fù)，具體方法如下：第47頁(yè)，共108頁(yè)，2023年，2月20日，星期一選擇【Tools】→【GlobalAnnotator】菜單項(xiàng)，如圖8-52所示，打開全局標(biāo)注器對(duì)話框，如圖8-53所示。其中，“Scope“為標(biāo)注范圍，系統(tǒng)提供了兩種標(biāo)注范圍，即“WholeDesign”(整個(gè)設(shè)計(jì))和“CurrentSheet”(當(dāng)前電路)；“Mode”為標(biāo)注模式，系統(tǒng)提供了兩種模式，即“Total”(綜合式)和“Incremental”(增量式)。這里可以選擇“WholeDesign”和“Total”，然后單擊“OK”，系統(tǒng)自動(dòng)完成標(biāo)注子電路。接著完成“New”中除復(fù)制部分以外的電路；編輯完“New”中全部電路之后，在“NEW”子圖中單擊右鍵，選擇“ExittoParentSheet”，回到主設(shè)計(jì)頁(yè)；第48頁(yè)，共108頁(yè)，2023年，2月20日，星期一(7)單擊子電路模塊，進(jìn)入子電路編輯對(duì)話框，可在“Properties”中添加子電路屬性，然后單擊“OK”按鈕，完成對(duì)此子電路的編輯工作。第49頁(yè)，共108頁(yè)，2023年，2月20日，星期一2.將創(chuàng)建好的子電路放到主電路中合適的位置按照?qǐng)D8-39連接電路，完成層次電路的設(shè)計(jì)

圖8-52選擇Tools→GlobalAnnotator圖8-53全局標(biāo)注器對(duì)話框第50頁(yè)，共108頁(yè)，2023年，2月20日，星期一8.5模塊元器件的設(shè)計(jì)在電路原理圖的設(shè)計(jì)過(guò)程中，為簡(jiǎn)化電路的設(shè)計(jì)，增強(qiáng)電路的層次性，常常用到模塊元器件。模塊元器件是一個(gè)特殊的元件，能夠定義為通過(guò)電路圖表示的模塊，能夠任意設(shè)定層次，由相對(duì)較復(fù)雜的電路組成。下面我們也通過(guò)一個(gè)實(shí)例來(lái)介紹其創(chuàng)建的方法，具體步驟如下。第51頁(yè)，共108頁(yè)，2023年，2月20日，星期一(1)新建ISIS設(shè)計(jì)文檔。(2)單擊工具欄中的“2Dgraphicsbox”按鈕，則在對(duì)象選擇器中列出各種不同種類標(biāo)注，選擇“COMPONENT”選項(xiàng)，并在編輯窗口拖動(dòng)，畫出元器件外形。(3)單擊“Devicepin”按鈕，在此模式下，對(duì)象選擇器出現(xiàn)各種引腳。選擇“DEFAULT”項(xiàng)，并在編輯窗口單擊，將引腳放置到電路圖中適當(dāng)?shù)奈恢?，如圖8-54所示。(4)光標(biāo)放在引腳上單擊右鍵，選中“EditProperties”(“Ctrl+E”)，打開引腳屬性對(duì)話框，如圖8-55所示，其包括以下可設(shè)置內(nèi)容：第52頁(yè)，共108頁(yè)，2023年，2月20日，星期一

圖8-54新建元器件模型圖8-55引腳屬性對(duì)話框第53頁(yè)，共108頁(yè)，2023年，2月20日，星期一PinName引腳名稱。DefaultPinNumber默認(rèn)引腳編號(hào)。Drawbody是否顯示引腳。Drawname是否顯示引腳名稱。RotatePinName是否旋轉(zhuǎn)引腳名稱。Drawnumber是否顯示引腳編號(hào)。RotatePinNumber是否旋轉(zhuǎn)引腳編號(hào)。ElectricalType引腳電氣類型。第54頁(yè)，共108頁(yè)，2023年，2月20日，星期一這里，系統(tǒng)提供了8種引腳類型，分別為PS-Passive(無(wú)源器件引腳)、IP-Input(模擬或數(shù)字元器件的輸入引腳)、OP-Output(模擬或數(shù)字元器件的輸出引腳)、IO-Bidirection(微處理器或RAM數(shù)據(jù)線引腳)、TS-Tristate(ROM的輸出引腳)、PU-PullUp(發(fā)射極/源極的開路輸出)、PD-PullDown(集電極/漏極的開路輸出)和PP-PowerPin(電源/地引腳)。第55頁(yè)，共108頁(yè)，2023年，2月20日，星期一本電路中三個(gè)引腳可設(shè)置為如表8-1所示的類型。設(shè)置完成后，單擊“OK”按鈕，完成引腳設(shè)置。第56頁(yè)，共108頁(yè)，2023年，2月20日，星期一(5)光標(biāo)放在圖塊上，單擊右鍵，選中“EditProperties”(“Ctrl+E”)打開屬性對(duì)話框，如圖8-56所示，在此可設(shè)置圖塊的線性、填充色等，也可采用默認(rèn)設(shè)置，直接選擇“Cancel”即可。圖8-56圖塊屬性編輯對(duì)話框第57頁(yè)，共108頁(yè)，2023年，2月20日，星期一(6)單擊工具箱中的“2Dgraphicstext”按鈕，則在對(duì)象選擇器中列出各種不同標(biāo)注，選擇“COMPONENT”選項(xiàng)，并在圖塊中單擊，進(jìn)入“Edit2DGraphicsText”對(duì)話框，如圖8-57所示。在“String”中輸入“VCO”，并根據(jù)要求設(shè)置字體格式和位置等，然后單擊“OK”確認(rèn)退出。(7)單擊工具箱中的“2Dgraphicstext”按鈕，選擇“PIN”選項(xiàng)，同上，編輯引腳文本，得到的模塊如圖8-58所示。第58頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-57Edit2DGraphicsText對(duì)話框圖8-58編輯后的模塊第59頁(yè)，共108頁(yè)，2023年，2月20日，星期一(8)拖動(dòng)鼠標(biāo)選中模塊，打開【Library】→【MakeDevice】菜單項(xiàng)，出現(xiàn)“MakeDevice”對(duì)話框，如圖8-59所示。在“DeviceName”中輸入“VCO”，在“ReferencePrefix”中輸入“U”，在“ExternalModule”中輸入“VCO”，然后單擊“Next”。圖8-59MakeDevice對(duì)話框第60頁(yè)，共108頁(yè)，2023年，2月20日，星期一(9)一直單擊“Next”，直至進(jìn)入如圖8-60所示的對(duì)話框。(10)單擊第一個(gè)“New”按鈕，打開一個(gè)新建目錄對(duì)話框，如圖8-61所示，輸入“USE”，作為新建目錄的名稱，然后單擊“OK”完成。這時(shí)，在拾取元件窗口內(nèi)(“DeviceCategory”列表框中)即出現(xiàn)“USE”。第61頁(yè)，共108頁(yè)，2023年，2月20日，星期一

圖8-60

MakeDevice對(duì)話框圖8-61新建目錄對(duì)話框第62頁(yè)，共108頁(yè)，2023年，2月20日，星期一至此完成該模塊元器件的創(chuàng)建，但此模塊元器件的內(nèi)容還是空的，下面繼續(xù)介紹怎樣建立它的層次結(jié)構(gòu)。(1)單擊工具箱中的“Component”按鈕。(2)選擇【Library】→【PickDevice/Symbol】菜單項(xiàng)，打開拾取元件對(duì)話框，或者直接單擊對(duì)象選擇器上方的“P”按鈕。(3)在關(guān)鍵字區(qū)域輸入“VCO”，則會(huì)列出相應(yīng)元件。選擇“VCO”，單擊“OK”按鈕，即可將“VCO”添加到設(shè)計(jì)文檔。(4)在對(duì)象選擇器中選擇“VCO”，并在編輯區(qū)單擊鼠標(biāo)，則可把“VCO”元件放置于設(shè)計(jì)文檔。第63頁(yè)，共108頁(yè)，2023年，2月20日，星期一(5)光標(biāo)放在元件上，單擊右鍵，從彈出的快捷菜單中選擇“EditProperties”，進(jìn)入元器件編輯對(duì)話框，如圖8-62所示。在“ComponentReference”文本框中輸入“VCO1”，“ComponentValue”文本框中輸入“VCO”，并選中“Attachhierarchymodule”復(fù)選框，確保元器件參考號(hào)和元器件值適合電路實(shí)體名和電路名。(6)設(shè)置完成后，單擊“OK”按鈕，結(jié)束編輯。(7)將光標(biāo)放在模塊元件上，單擊右鍵，選擇“GotoChildSheet”，ISIS將會(huì)加載一個(gè)空白頁(yè)。第64頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-62元件編輯對(duì)話框第65頁(yè)，共108頁(yè)，2023年，2月20日，星期一(8)在此空白頁(yè)中編輯如圖8-63所示電路，電路元器件列表見表8-2所示，添加電路的基本步驟如下。圖8-63模塊元件內(nèi)部電路第66頁(yè)，共108頁(yè)，2023年，2月20日，星期一第67頁(yè)，共108頁(yè)，2023年，2月20日，星期一首先放置輸入/輸出端。單擊工具箱中的“Inter-sheetTerminal”按鈕，在對(duì)象選擇器中列出所包含項(xiàng)目，分別選中“INPUT”和“OUTPUT”，則在預(yù)覽窗口出現(xiàn)輸入/輸出端口的圖標(biāo)，在原理圖中單擊，即可在圖中添加兩個(gè)輸入端口和一個(gè)輸出端口，拖動(dòng)并放置到合適的位置。選中輸入/輸出端口符號(hào)單擊，進(jìn)入端口屬性編輯對(duì)話框，分別將輸入端口定義為“+”和“-”，輸出端口定義為“OP”，單擊“OK”，完成對(duì)端口的編輯。②按照?qǐng)D8-63和表8-2添加元器件，并連線。③對(duì)電路進(jìn)行編輯。第68頁(yè)，共108頁(yè)，2023年，2月20日，星期一光標(biāo)放在“AD1”上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中選擇“EditProperties”(“Ctrl+E”)，進(jìn)入元器件編輯對(duì)話框，如圖8-64所示。圖8-64AD1元件屬性編輯對(duì)話框第69頁(yè)，共108頁(yè)，2023年，2月20日，星期一在“OtherProperties”文本框中輸入以下信息：VTL=2VHL=3VTH=4VHH=3光標(biāo)放在“AVS1”上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中選擇“EditProperties”(Ctrl+E)，進(jìn)入元器件編輯對(duì)話框，在“OtherProperties”文本框中輸入“VALUE=2.5*(1+SIN(V(A,B)*<GAIN>))”。光標(biāo)放在“VS1”上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中選擇“EditProperties(Ctrl+E)”，進(jìn)入元器件編輯對(duì)話框，在“OtherProperties”文本框中輸入“VALUE=<FMIN>/<GAIN>”。第70頁(yè)，共108頁(yè)，2023年，2月20日，星期一④在編輯頁(yè)的空白處點(diǎn)右鍵，選擇“ExittoParentSheet”，回到主設(shè)計(jì)頁(yè)。⑤選中模塊元器件，進(jìn)入元器件屬性編輯對(duì)話框，如圖8-65所示。在“AllProperties”中輸入以下信息：FMIN=750GAIN=50定義子電路中頻率和增益的取值。⑥單擊“OK”，完成對(duì)子電路的編輯。當(dāng)需要使用此子電路時(shí)，將其放在合適的位置進(jìn)行連線和編輯即可。第71頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-65模塊元器件屬性編輯對(duì)話框第72頁(yè)，共108頁(yè)，2023年，2月20日，星期一8.6網(wǎng)絡(luò)表文件的生成

第73頁(yè)，共108頁(yè)，2023年，2月20日，星期一無(wú)論是簡(jiǎn)單的原理圖還是層次原理圖都包括兩類信息，即圖形和電氣連線。生成網(wǎng)絡(luò)表的過(guò)程就是提取電氣數(shù)據(jù)并用一種其他CAD程序能夠使用的格式表示這些數(shù)據(jù)。但是，大多數(shù)供應(yīng)商都是自成系統(tǒng)，所以網(wǎng)絡(luò)表文件并沒有統(tǒng)一的標(biāo)準(zhǔn)。在這種情況下，Proteus使用自己的文件格式，稱為“SDF(SchematicDescriptionFormation)”，它設(shè)計(jì)緊湊，可讀性好，非常容易處理，同時(shí)也是一種開放的文件格式。第74頁(yè)，共108頁(yè)，2023年，2月20日，星期一8.6.1網(wǎng)絡(luò)的相關(guān)概念

所謂一個(gè)網(wǎng)絡(luò)(net)就是彼此連接在一起的一組引腳。ISIS中的引腳由它所在元件的連接關(guān)系來(lái)定義，包括電氣接口類型、引腳名或引腳號(hào)。網(wǎng)絡(luò)可以被命名，網(wǎng)絡(luò)表編譯器的一個(gè)作用就是合并所有同名的網(wǎng)絡(luò)，各組引腳的連接關(guān)系不一定需要用連線來(lái)表示，如果一個(gè)元件或幾個(gè)元件的幾個(gè)引腳同名，這些引腳會(huì)被認(rèn)為在內(nèi)部是互連的，這對(duì)于避免在一頁(yè)上有過(guò)多交叉連線是非常有用的，同時(shí)這也為多頁(yè)設(shè)計(jì)當(dāng)中確定連接關(guān)系提供了方便。第75頁(yè)，共108頁(yè)，2023年，2月20日，星期一以下兩種命名方式會(huì)被認(rèn)為是一個(gè)網(wǎng)絡(luò)：同一個(gè)線標(biāo)號(hào)連接到一個(gè)網(wǎng)絡(luò)和同一個(gè)邏輯終端連接到一個(gè)網(wǎng)絡(luò)。如果以上情況使用了不同的名字，網(wǎng)絡(luò)將呈現(xiàn)所有的名字，而且合并任何一個(gè)與這些名字相同的其他網(wǎng)絡(luò)。最終的SDF文件將選擇其中一個(gè)作為網(wǎng)絡(luò)名。網(wǎng)絡(luò)名按優(yōu)先級(jí)遞減順序排列為第76頁(yè)，共108頁(yè)，2023年，2月20日，星期一電源線和隱藏電源引腳——PowerRails&HiddenPowerPins；雙向終端——Bi-DirectionalTerminals；輸出終端——OutputTerminals；輸入終端——InputTerminals；一般終端——GenericTerminals；總線單元和線標(biāo)號(hào)——BusEntries&WireLabels。作為特殊情況，未命名的電源終端被認(rèn)為是VCC，未命名的地終端被認(rèn)為是GND。第77頁(yè)，共108頁(yè)，2023年，2月20日，星期一網(wǎng)絡(luò)名可以包含文字和數(shù)字符號(hào)、減號(hào)(－)、下劃線(_)，還可以用空格、感嘆號(hào)(!)和星號(hào)(*)，其中感嘆號(hào)(!)和星號(hào)(*)具有特殊意義(后面將要提到)。另外，網(wǎng)絡(luò)名對(duì)英文字母的大小寫是有區(qū)別的。第78頁(yè)，共108頁(yè)，2023年，2月20日，星期一元件庫(kù)中的許多芯片都有隱藏的電源引腳。網(wǎng)絡(luò)表生成器遇到這種情況將創(chuàng)建一個(gè)新的網(wǎng)絡(luò)，并把隱藏引腳的名字分配給它。例如，一個(gè)7400將生成兩個(gè)網(wǎng)絡(luò)，14引腳VCC和7引腳GND。因?yàn)樗型W(wǎng)絡(luò)都會(huì)被合并，所以所有同名引腳會(huì)被連到一起。在一些設(shè)計(jì)中，特別當(dāng)CMOS和TTL邏輯混合時(shí)，用戶需要將兩組隱藏的電源引腳連接在一起，比如VCC和VDD、GND和VSS。這可以通過(guò)放置兩個(gè)GenericTerminal，然后連線它們，如圖8-66所示，并用合并的網(wǎng)絡(luò)名標(biāo)識(shí)它們。例如PSU(PowerSupplyUnit)電路的輸出端，經(jīng)常要連接好幾個(gè)終端。第79頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-66兩組隱藏的電源引腳連接在一起的方法第80頁(yè)，共108頁(yè)，2023年，2月20日，星期一有些時(shí)候需要讓隱藏的電源引腳連到不同的網(wǎng)絡(luò)，這可以通過(guò)給帶有隱藏電源引腳的元件添加用戶名屬性來(lái)實(shí)現(xiàn)。例如7404，當(dāng)設(shè)置屬性VCC＝VCC1，將強(qiáng)迫引腳14連接到VCC1。注意，在多元素元件(復(fù)合元件)中，比如7404，必須為所有的子元件添加這個(gè)屬性。操作的具體方法是，將光標(biāo)放在元件上單擊右鍵，選擇“EditProperties”(如圖8-67所示)，打開圖8-68中的“EditComponent”對(duì)話框，通過(guò)單擊“EditComponent”對(duì)話框上的“HiddenPin”按鈕可以看到和編輯分配到元件的隱藏引腳的名字，如圖8-68上面的小窗口所示。第81頁(yè)，共108頁(yè)，2023年，2月20日，星期一在層次電路的設(shè)計(jì)中，如果需要在一個(gè)子頁(yè)上做一個(gè)直連到另一頁(yè)(Root或者Child)的連接，全局網(wǎng)絡(luò)是非常有用的。圖8-67右鍵屬性窗口圖8-68EditComponent對(duì)話框第82頁(yè)，共108頁(yè)，2023年，2月20日，星期一通常，用VSM調(diào)試一個(gè)設(shè)計(jì)時(shí)會(huì)有這種要求。ISIS網(wǎng)絡(luò)中的感嘆號(hào)(！)作為全局網(wǎng)絡(luò)的一個(gè)標(biāo)識(shí)。例如，標(biāo)有“！CLK”的終端將被認(rèn)為連接到其他所有標(biāo)有“！CLK”的終端上，也連接到根頁(yè)面(主設(shè)計(jì)圖)上僅標(biāo)有CLK的終端上。但對(duì)電源網(wǎng)絡(luò)，卻不需要這樣做，除非沒有在【Design】→【EditDesignProperties】對(duì)話框上取消“GlobalPowerNets？”選項(xiàng)。另外，未命名的電源和地實(shí)際上被認(rèn)為是“！VCC”和“！GND”，所以也是全局的。第83頁(yè)，共108頁(yè)，2023年，2月20日，星期一連接復(fù)合元件的內(nèi)部子件(Inter-ElementConnectionsforMulti-ElementParts)用來(lái)處理VSM模塊創(chuàng)建時(shí)的不確定性。例如一個(gè)雙路OP放大器1458(如圖8-69所示)，很明顯，這個(gè)模塊是由兩個(gè)子件組成的復(fù)合元件，它們共用電源連接。如果1458只在OP－AMPA上畫有電源引腳，怎樣確定OP－AMPB的電源連接呢?可以通過(guò)在A子件上加一個(gè)網(wǎng)絡(luò)名為“*V+”的終端，來(lái)確定連接到同一個(gè)母元件的所有子件的對(duì)應(yīng)網(wǎng)絡(luò)上，也就是說(shuō)，實(shí)現(xiàn)方法是通過(guò)把星號(hào)(*)作為前導(dǎo)符號(hào)。第84頁(yè)，共108頁(yè)，2023年，2月20日，星期一ISIS支持總線引腳和總線引腳之間的連線。通常情況下，直接劃線操作即可，但在較復(fù)雜的情況下就必須注意ISIS的處理方法。在網(wǎng)絡(luò)表編輯器中，所有的總線單元(引腳、終端和模塊端口)都被分配一個(gè)總線范圍。這要按照一定基準(zhǔn)和寬度來(lái)執(zhí)行，例如，總線D[0..7]的基準(zhǔn)為0，寬度為8。ISIS總線連接的基本原理是總線上所有單元(除了結(jié)點(diǎn)處由總線標(biāo)號(hào))都按照基準(zhǔn)對(duì)齊來(lái)連接。例如，兩個(gè)總線引腳D[0..3]和Q[4..7]連接，如果沒有特定的標(biāo)號(hào)，則D0連到Q4，D3連到Q7，以此類推。即使被連接的總線引腳是同一總線的不同段，基準(zhǔn)原則仍然適用。不過(guò)為了使原理圖清晰易讀，用戶一般都用總線標(biāo)號(hào)進(jìn)行標(biāo)注，如圖8-70所示。第85頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-69雙路OP放大器1458第86頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-70總線引腳和總線引腳之間的連接第87頁(yè)，共108頁(yè)，2023年，2月20日，星期一基準(zhǔn)對(duì)齊原則唯一的例外情況是，在一個(gè)總線結(jié)點(diǎn)處匯集了幾個(gè)總線段。這種情況下，總線段(BusSection)以Likebit原則來(lái)組合。如圖8-71所示的例子顯示了一些總線引腳如何用總線標(biāo)號(hào)來(lái)表示交叉連接的。圖8-71總線引腳的交叉連接第88頁(yè)，共108頁(yè)，2023年，2月20日，星期一在這個(gè)例子中，Q0連到D4，Q1連到D5，Q4連到D0，Q5連到D1，以此類推。需要強(qiáng)調(diào)的是，總線標(biāo)號(hào)選擇與總線引腳名是完全沒有關(guān)聯(lián)的。再次強(qiáng)調(diào)，基準(zhǔn)對(duì)齊原則除了總線標(biāo)號(hào)處以外，適用所有的情況。所以Q[0..3]和X[4..7]之間的連接關(guān)系是Q0連到X4，Q1連到X5，等等?？偩€連接也可以像普通連線一樣，不使用實(shí)際連線而通過(guò)使用總線標(biāo)號(hào)和總線終端來(lái)實(shí)現(xiàn)，如圖8-72所示。第89頁(yè)，共108頁(yè)，2023年，2月20日，星期一如果省略了總線終端或標(biāo)號(hào)范圍，則使用所連接的總線段的范圍?？偩€范圍按如下規(guī)則確定。圖8-72使用總線標(biāo)號(hào)和總線終端連接總線第90頁(yè)，共108頁(yè)，2023年，2月20日，星期一如果在總線段中有總線標(biāo)號(hào)，這些標(biāo)號(hào)將以Likebit原則組合。比如，某個(gè)結(jié)點(diǎn)上有X[0..3]和X[4..7]，將在該點(diǎn)上創(chuàng)建X[0..7]總線，若有X[4..7]和X[8..11]，則創(chuàng)建X[4..11]。如果總線段上沒有總線標(biāo)號(hào)，則認(rèn)為基準(zhǔn)是0(因?yàn)橐_總是按基準(zhǔn)對(duì)齊的)，寬度是最寬的引腳?？紤]如圖8-73所示的省略了總線標(biāo)號(hào)范圍的連接圖8-73省略了總線標(biāo)號(hào)范圍的連接第91頁(yè)，共108頁(yè)，2023年，2月20日，星期一因?yàn)榻K端X的范圍總是X[0..3]，所以圖8-73實(shí)際上是將4條總線引腳連在一個(gè)4位總線上，而不是在Q與D之間創(chuàng)建8位總線。注意：沒有連接到總線引腳或者不帶有總線范圍標(biāo)號(hào)或終端的總線段在ISIS中是不允許的，因?yàn)镮SIS不能確定其內(nèi)部連接的獨(dú)立位的名字和編號(hào)。應(yīng)該如圖8-74所示這樣使用。有些情況下，需要把一個(gè)大的總線拆分成幾個(gè)小總線，如圖8-75所示，這里BUSBOX8的8位輸出Q[0..7]被分成2個(gè)4位總線連到4_bit_wotsit子電路模塊。在X[4..7]到D[0..3]的連接應(yīng)用了基準(zhǔn)對(duì)齊原則，可得到正確結(jié)果。標(biāo)號(hào)X[0..7]在這個(gè)例子中實(shí)際上是多余的，但不會(huì)影響正確性。第92頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-74正確的使用方法圖8-75總線的拆分第93頁(yè)，共108頁(yè)，2023年，2月20日，星期一綜上所述，牢記以下兩點(diǎn)：一是基準(zhǔn)對(duì)齊原則，除非是總線標(biāo)號(hào)在一個(gè)總線結(jié)點(diǎn)處被合并；二是僅在簡(jiǎn)單設(shè)計(jì)中使用沒有范圍的總線終端標(biāo)號(hào)，沒有標(biāo)號(hào)的總線終端或模塊端口將采用0基準(zhǔn)。第94頁(yè)，共108頁(yè)，2023年，2月20日，星期一8.6.2網(wǎng)絡(luò)表的生成選擇【Tools】→【NetlistComplier】菜單項(xiàng)可以彈出一個(gè)對(duì)話框，如圖8-76所示。在該對(duì)話框中可設(shè)置要生成的網(wǎng)絡(luò)表的輸出形式、模式、范圍、深度及格式。大多數(shù)情況，缺省設(shè)置就可以了。單擊“OK”，就會(huì)為設(shè)計(jì)中的所有頁(yè)生成一個(gè)平面的物理連接的網(wǎng)絡(luò)表，如圖8-77所示。第95頁(yè)，共108頁(yè)，2023年，2月20日，星期一圖8-76Netl