第三章微型化與低功耗設(shè)計(jì)技術(shù)

第三章微型化與低功耗設(shè)計(jì)技術(shù)第1頁(yè)，共67頁(yè)，2023年，2月20日，星期三電子元器件集成度越來(lái)越高摩爾定律：集成電路芯片的集成度每1.5年提高2倍。數(shù)字、模擬混合集成技術(shù)的發(fā)展，單片計(jì)算機(jī)已在增強(qiáng)CPU功能的基礎(chǔ)上，將許多復(fù)雜的外圍器件功能集于一身。第2頁(yè)，共67頁(yè)，2023年，2月20日，星期三電子元器件封裝工藝的不斷革新表面安裝技術(shù)(SMT)取代穿孔式安裝(THT)。表面安裝元件(SMC)。表面安裝器件(SMD)。第3頁(yè)，共67頁(yè)，2023年，2月20日，星期三大量以低功耗為目標(biāo)的電子元器件問(wèn)世以MSP430為代表的微處理器可工作在uA級(jí)電流。以3V供電的反射式圖形液晶顯示器(LCD)模塊耗電不到1mA。第4頁(yè)，共67頁(yè)，2023年，2月20日，星期三ASIC技術(shù)的發(fā)展現(xiàn)場(chǎng)可編程邏輯器件(FPLD)。PAL(可編程陣列邏輯)和GAL(通用陣列邏輯)。FPGA(現(xiàn)場(chǎng)可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)。第5頁(yè)，共67頁(yè)，2023年，2月20日，星期三新興技術(shù)的影響硅微加工技術(shù)在硅材料上進(jìn)行微米級(jí)水平的三維加工技術(shù)，包含模擬、數(shù)字電路和執(zhí)行裝置的微機(jī)電系統(tǒng)(MEMS)?？捎糜谌梭w姿態(tài)監(jiān)測(cè)的加速度傳感器，在3mmX3mm的芯片上加工出機(jī)械結(jié)構(gòu)，同時(shí)還有放大、信號(hào)處理和自校正電路。第6頁(yè)，共67頁(yè)，2023年，2月20日，星期三納米技術(shù)在10-9m的尺度內(nèi)對(duì)原子、分子加工的技術(shù)?！凹{米世界”表現(xiàn)出既不同于單個(gè)原子、分子，也不同于我們所熟悉的大物質(zhì)的性質(zhì)。美國(guó)波士頓大學(xué)研制成功的分子馬達(dá)僅由78個(gè)原子組成，若能配上相應(yīng)尺度的“刀具”和控制裝置，可實(shí)現(xiàn)對(duì)大分子的加工。第7頁(yè)，共67頁(yè)，2023年，2月20日，星期三第二節(jié)便攜式醫(yī)學(xué)儀器設(shè)計(jì)的基本特點(diǎn)單片機(jī)的多功能發(fā)展，集成了越來(lái)越多的外圍電路的功能。A/D、D/A(PWM)、LCD驅(qū)動(dòng)、RAM、ROM(EPROM、FLASH)等。通訊一般采用線數(shù)最少的串行方式，低速用RS-232，高速用USB，近距離無(wú)線通訊采用紅外通訊(IrDA)和寬帶無(wú)線技術(shù)。一般不配打印機(jī)，顯示器大多采用低功耗的段式或點(diǎn)陣圖形液晶顯示器。1.系統(tǒng)設(shè)計(jì)高度集約化第8頁(yè)，共67頁(yè)，2023年，2月20日，星期三2.選用合適的供電電壓和運(yùn)行速度C為電路中的分布電容和開關(guān)型IC器件的極間電容；V為供電電壓；f為工作頻率。第9頁(yè)，共67頁(yè)，2023年，2月20日，星期三3.電路設(shè)計(jì)全面采用CMOS集成電路除個(gè)別特殊的功率驅(qū)動(dòng)電路外，盡可能采用CMOS電路。CMOS電路的優(yōu)點(diǎn)微功耗（靜態(tài)功耗幾乎為0）輸出邏輯電平擺幅大，工作電壓范圍寬，抗干擾能力強(qiáng)工作溫度范圍較寬。HCMOS電路速度已完全可以和TTL電路兼容。第10頁(yè)，共67頁(yè)，2023年，2月20日，星期三4.中央處理器參與低功耗管理第11頁(yè)，共67頁(yè)，2023年，2月20日，星期三5.全面采用表面安裝器件除個(gè)別特殊的大功率器件外，包括單片機(jī)在內(nèi)的所有IC都有相應(yīng)的SMT器件?；A(chǔ)元器件（電阻、電容、電感、變壓器、熱敏電阻等）均有都有相應(yīng)的SMT器件。SMT器件與THT器件相比，尺寸大幅度減小。電阻、電容體積僅有直插器件的1/10。IC的引腳中心距已由1.27mm縮小到0.3mm。第12頁(yè)，共67頁(yè)，2023年，2月20日，星期三第三節(jié)微型化與低功耗設(shè)計(jì)CMOS數(shù)字集成電路的靜態(tài)功耗幾乎為0。如接法合適，可降低到uA級(jí)1.CMOS集成電路與低功耗設(shè)計(jì)第13頁(yè)，共67頁(yè)，2023年，2月20日，星期三發(fā)生在邏輯狀態(tài)轉(zhuǎn)換的瞬間，由兩個(gè)分量構(gòu)成。跳變時(shí)兩個(gè)場(chǎng)效應(yīng)管同時(shí)導(dǎo)通所引起的尖峰電流。與轉(zhuǎn)換時(shí)間有關(guān)。邏輯門節(jié)點(diǎn)電容的充電電流。等于面積與重復(fù)頻率的乘積。CMOS數(shù)字集成電路的動(dòng)態(tài)功耗第14頁(yè)，共67頁(yè)，2023年，2月20日，星期三R是能耗狀態(tài)轉(zhuǎn)換動(dòng)作幾率，指一個(gè)周期內(nèi)做能耗狀態(tài)所用時(shí)間與時(shí)鐘周期之比。與電路結(jié)構(gòu)、邏輯功能、輸入數(shù)據(jù)的狀態(tài)組合及初始狀態(tài)均有關(guān)系換時(shí)間有關(guān)。C是負(fù)載電容CMOS數(shù)字集成電路動(dòng)態(tài)功耗的低功耗設(shè)計(jì)第15頁(yè)，共67頁(yè)，2023年，2月20日，星期三降低動(dòng)態(tài)功耗的主要途徑降低工作電壓減少負(fù)載電容降低工作頻率降低耗能狀態(tài)轉(zhuǎn)換活動(dòng)幾率第16頁(yè)，共67頁(yè)，2023年，2月20日，星期三CMOS數(shù)字集成電路應(yīng)用注意事項(xiàng)未用引腳的處理。如懸空將引起功耗增加嚴(yán)重時(shí)會(huì)損壞器件不能懸空！第17頁(yè)，共67頁(yè)，2023年，2月20日，星期三第18頁(yè)，共67頁(yè)，2023年，2月20日，星期三輸入信號(hào)幅度

應(yīng)保持在供電電壓范圍之內(nèi)，否則可能損壞電路輸出能力CMOS電路驅(qū)動(dòng)能力表第19頁(yè)，共67頁(yè)，2023年，2月20日，星期三2.單片機(jī)的低功耗設(shè)計(jì)C為輸入電容和連線電容的總和，典型輸入電容為10pF。第20頁(yè)，共67頁(yè)，2023年，2月20日，星期三時(shí)鐘頻率第21頁(yè)，共67頁(yè)，2023年，2月20日，星期三高速內(nèi)核第22頁(yè)，共67頁(yè)，2023年，2月20日，星期三外圍電路的集成化內(nèi)部程序存儲(chǔ)器內(nèi)部數(shù)據(jù)存儲(chǔ)器第23頁(yè)，共67頁(yè)，2023年，2月20日，星期三時(shí)鐘源管理第24頁(yè)，共67頁(yè)，2023年，2月20日，星期三片內(nèi)環(huán)形振蕩器可降低功耗改善停機(jī)模式空閑模式突發(fā)工作模式第25頁(yè)，共67頁(yè)，2023年，2月20日，星期三3.存儲(chǔ)器的低功耗設(shè)計(jì)HCMOS存儲(chǔ)器存儲(chǔ)器功耗表第26頁(yè)，共67頁(yè)，2023年，2月20日，星期三維持工作方式EPROM維持工作方式RAM和EEPROM的維持工作方式FLASH維持工作方式AMD的Am29L400B，通過(guò)軟件設(shè)置，可使其在非讀寫擦除狀態(tài)時(shí)處于休眠維持狀態(tài)，讀電流7mA，編程/擦除電流15mA，休眠電流200nA。第27頁(yè)，共67頁(yè)，2023年，2月20日，星期三第28頁(yè)，共67頁(yè)，2023年，2月20日，星期三FLASH應(yīng)用設(shè)計(jì)實(shí)例Intel公司的DA28F320J5是32Mbit閃速存儲(chǔ)器。支持14種操作指令，每項(xiàng)操作均要通過(guò)相應(yīng)的命令實(shí)現(xiàn)第29頁(yè)，共67頁(yè)，2023年，2月20日，星期三第30頁(yè)，共67頁(yè)，2023年，2月20日，星期三第31頁(yè)，共67頁(yè)，2023年，2月20日，星期三4.電源的低功耗設(shè)計(jì)電源的分類線性穩(wěn)壓電源。低壓差(LDO)的新型線性穩(wěn)壓器，一般輸出100mA時(shí)，壓差<100mV。開關(guān)穩(wěn)壓電源。DC/DC變換器，升壓型用于<1A時(shí)，降壓型用于>1A時(shí)。電壓反轉(zhuǎn)式可以獲得負(fù)壓。電荷泵電源。輸出是輸入的負(fù)壓或兩倍的輸入電壓。第32頁(yè)，共67頁(yè)，2023年，2月20日，星期三早期的電荷泵變換器是以ICL7600為基礎(chǔ)，其缺點(diǎn)是：輸出電流小、輸出電阻大、振蕩頻率低、外接電容容量大、靜態(tài)電流大(170uA)。新型產(chǎn)品如MAX1673的靜態(tài)電流僅為35uA，MAX662A在關(guān)閉狀態(tài)時(shí)耗電<1uA。第33頁(yè)，共67頁(yè)，2023年，2月20日，星期三便攜式儀器的電源設(shè)計(jì)輸出電流大時(shí)應(yīng)采用降壓DC/DC輸出電流小時(shí)應(yīng)采用升壓DC/DC工作電流的最大值為IC最大輸出電流的70%~90%較為合適。采用LDO的最佳條件要求輸出電壓紋波、噪聲特別小輸入輸出電壓差不大輸出電流不大于100mA第34頁(yè)，共67頁(yè)，2023年，2月20日，星期三需負(fù)電源時(shí)盡量采用電荷泵要求噪聲小或輸出穩(wěn)壓時(shí)，可采用帶LDO線性穩(wěn)壓的電荷泵IC。如MAX1680輸出電流125mA，僅需外接兩個(gè)1uF電容，輸出阻抗3.5。MAX868，輸出電壓可調(diào)，外接兩個(gè)0.1uF電容，消耗35uA電源電流，可輸出30mA穩(wěn)壓電流，小尺寸uMax封裝。第35頁(yè)，共67頁(yè)，2023年，2月20日，星期三DC/DC變換器中電感、電容及續(xù)流二極管的選擇電感要滿足在開關(guān)電流峰值時(shí)不飽和(開關(guān)峰值電流要大于輸出電流的3~4倍)，并要選擇合適的磁芯以滿足開關(guān)頻率的要求。電容應(yīng)選擇等效串聯(lián)電阻小、相應(yīng)速度快的膽電容，可降低輸出紋波電壓二極管必須采用肖特基二極管，其額定值應(yīng)大于DC/DC的峰值電流。第36頁(yè)，共67頁(yè)，2023年，2月20日，星期三5.液晶顯示技術(shù)液晶是一種介于固體與液體之間，具有規(guī)則性分子排列的有機(jī)化合物。在不同電流電場(chǎng)作用下，液晶分子會(huì)做規(guī)則的旋轉(zhuǎn)90度排列，產(chǎn)生透光度的差別。第37頁(yè)，共67頁(yè)，2023年，2月20日，星期三第38頁(yè)，共67頁(yè)，2023年，2月20日，星期三液晶顯示方式被動(dòng)方式（反射式）：本身不發(fā)光而只是調(diào)制環(huán)境光，因此，顯示時(shí)需要一定的光源。主動(dòng)方式：由場(chǎng)效應(yīng)管驅(qū)動(dòng)第39頁(yè)，共67頁(yè)，2023年，2月20日，星期三反射式液晶的工作特點(diǎn)工作電壓低（3~6V）；功耗極?。?8~80uW/平方厘米)。體積小，為平板式顯示。顯示時(shí)間和余輝時(shí)間較長(zhǎng)，速度較慢。在黑暗環(huán)境中不能顯示，需采用輔助光源。無(wú)電磁輻射。第40頁(yè)，共67頁(yè)，2023年，2月20日，星期三液晶分類根據(jù)顯示材料構(gòu)造，可分為TN、STN、TFT。根據(jù)技術(shù)原理可分為TN、STN、FSTN、DSTN、TFT。TN：扭曲向列型。STN：超扭曲向列型。FSTN：薄層超扭曲向列型。DSTN：雙超扭曲向列型。TFT：薄片式晶體管型。第41頁(yè)，共67頁(yè)，2023年，2月20日，星期三第42頁(yè)，共67頁(yè)，2023年，2月20日，星期三第43頁(yè)，共67頁(yè)，2023年，2月20日，星期三第44頁(yè)，共67頁(yè)，2023年，2月20日，星期三第45頁(yè)，共67頁(yè)，2023年，2月20日，星期三第46頁(yè)，共67頁(yè)，2023年，2月20日，星期三液晶顯示模塊將液晶顯示器件、連接件、集成電路、PCB電路板、背光源、結(jié)構(gòu)件裝配在一起的組件?？煞譃閿?shù)顯液晶模塊、液晶點(diǎn)陣字符模塊和液晶點(diǎn)陣圖形模塊。第47頁(yè)，共67頁(yè)，2023年，2月20日，星期三數(shù)顯液晶模塊記數(shù)模塊計(jì)量模塊計(jì)時(shí)模塊第48頁(yè)，共67頁(yè)，2023年，2月20日，星期三點(diǎn)陣圖形液晶模塊行、列驅(qū)動(dòng)型直接驅(qū)動(dòng)型行、列控制型第49頁(yè)，共67頁(yè)，2023年，2月20日，星期三點(diǎn)陣圖形液晶應(yīng)用設(shè)計(jì)實(shí)例EG7564C_RS是一種高性能反射式320X200黑白點(diǎn)陣液晶，具有體積小、分辨率高、超低功耗(1mA)等特點(diǎn)，并且是3.3V單電源供電，共有18個(gè)引腳。第50頁(yè)，共67頁(yè)，2023年，2月20日，星期三第51頁(yè)，共67頁(yè)，2023年，2月20日，星期三第52頁(yè)，共67頁(yè)，2023年，2月20日，星期三6.表面安裝技術(shù)SMT的主要優(yōu)點(diǎn)：PCB無(wú)需鉆孔，與THT比較，組裝速度快，組裝密度提高50%（采用雙面和多層板可大幅度縮?。Ｊ瞧浇Y(jié)構(gòu)，無(wú)外引線，縮短了信號(hào)傳輸延遲時(shí)間，有利于提高電路的高頻性能。耐振動(dòng)，可靠性高。易于實(shí)現(xiàn)組裝自動(dòng)化，降低加工成本。第53頁(yè)，共67頁(yè)，2023年，2月20日，星期三THT與SMT特征尺寸的比較第54頁(yè)，共67頁(yè)，2023年，2月20日，星期三第55頁(yè)，共67頁(yè)，2023年，2月20日，星期三第56頁(yè)，共67頁(yè)，2023年，2月20日，星期三7.電路集成設(shè)計(jì)可編程邏輯器件(PLD)。PAL(可編程陣列邏輯)和GAL(通用陣列邏輯)。FPGA(現(xiàn)場(chǎng)可編程門陣列)和CPLD(復(fù)雜可編程邏輯器件)。第57頁(yè)，共67頁(yè)，2023年，2月20日，星期三可編程邏輯器件(PLD)由一個(gè)“與”門和一個(gè)“或”門陣列組成。任何一個(gè)組合邏輯都可以用“與—或”表達(dá)式描述。能完成各種數(shù)字邏輯功能能完成各種數(shù)字邏輯功能。第58頁(yè)，共67頁(yè)，2023年，2月20日，星期三PAL(可編程陣列邏輯)由一個(gè)可編程的“與”平面和一個(gè)固定的“或”平面組成?；蜷T的輸出可以通過(guò)觸發(fā)器有選擇地被置為寄存狀態(tài)。現(xiàn)場(chǎng)可編程，實(shí)現(xiàn)工藝有反熔絲技術(shù)、EPROM技術(shù)和EEPROM技術(shù)。第59頁(yè)，共67頁(yè)，2023年，2月20日，星期三GAL(通用陣列邏輯)在PAL的基礎(chǔ)上發(fā)展起來(lái)。輸出結(jié)構(gòu)是可編程的宏單元?，F(xiàn)場(chǎng)可編程，實(shí)現(xiàn)了電可擦除和改寫。第60頁(yè)，共67頁(yè)，2023年，2月20日，星期三FPGA(現(xiàn)場(chǎng)可編程門陣列)和

CPLD(復(fù)雜可編程邏輯器件)在PAL、GAL的基礎(chǔ)上發(fā)展起來(lái)。可以代替幾十甚至幾千塊通用IC芯片。比較典型的是Xilinx公司的FPGA器件系列和Altera公司的CPLD器件系列。第61頁(yè)，共67頁(yè)，2023年，2月20日，星期三第62頁(yè)，共67頁(yè)，2023年，2月20日，星期三FPGA和CPLD的優(yōu)點(diǎn)其基本邏輯門數(shù)可大上百萬(wàn)門。出廠前已做過(guò)百分之百的測(cè)試