計(jì)算機(jī)組成原理課件第二章存儲系統(tǒng)

計(jì)算機(jī)組成原理課件第二章存儲系統(tǒng)第1頁，共164頁，2023年，2月20日，星期四主要內(nèi)容概述主存儲器高速存儲器CACHE存儲器虛擬存儲器第2頁，共164頁，2023年，2月20日，星期四重點(diǎn)內(nèi)容了解存儲系統(tǒng)的層次結(jié)構(gòu)以及各個層次的作用，了解各類存儲器的工作原理和結(jié)構(gòu)以及存儲器和CPU的連接.第3頁，共164頁，2023年，2月20日，星期四§2.1概述一、基本概念存儲元件：用一個具有兩種穩(wěn)定狀態(tài)，并且在一定條件下狀態(tài)可相互轉(zhuǎn)換的物理器件來表示二進(jìn)制數(shù)碼0和1，這種器件稱為存儲元件。存儲單元：由若干個存儲元組成一個存儲單元。存儲器：由若干個存儲單元組成了存儲器。存儲單元地址：每個存儲單元的編號。存儲器分辯率：指存儲器能被區(qū)分、識別與操作的精細(xì)程度。第4頁，共164頁，2023年，2月20日，星期四§2.1概述二、存儲器分類按存儲介質(zhì)分（1）

磁存儲器：磁表面存儲器（2）

電子介質(zhì)：半導(dǎo)體存儲器（3）

紙介質(zhì)存儲器（4）

光介質(zhì)：激光存儲器

第5頁，共164頁，2023年，2月20日，星期四§2.1概述按存取方式分

(1)隨機(jī)存儲器ＲＡＭ

(2)只讀存儲器ＲＯＭＭＲＯＭ、ＰＲＯＭ、ＥＰＲＯＭ

(3)串行訪問存儲器ＳＡＭ訪問指定信息所花費(fèi)的時間和信息所在的地址或位置有關(guān)。①順序存儲器：完全串行訪問存儲器，信息以順序的方式從存儲介質(zhì)的始端開始寫入（或讀出），其讀／寫時間是順序與位置的函數(shù)，不同位置的單元，其讀／寫時間是不同的，一般只能用平均讀／寫時間作為參數(shù)，如磁帶；②直接存取存儲器：是部分串行訪問存儲器，它介于順序存取和隨機(jī)存取之間。對信息的存取包括兩個邏輯操作：指向整個存儲器的一個區(qū)域（磁道或磁頭），接著對這一小部分區(qū)域順序存取，如磁盤存儲器。磁盤和磁帶都是磁表面存儲器。第6頁，共164頁，2023年，2月20日，星期四§2.1概述按信息的可保護(hù)性分類（1）

易失性存儲器 斷電后信息將消失的存儲器是易失性存儲器，如半導(dǎo)體存儲器，可以分為動態(tài)（DRAM）和靜態(tài)（SRAM）兩種。動態(tài)存儲器需要在使用過程中經(jīng)常刷新以保持存儲單元內(nèi)電荷的穩(wěn)定性，靜態(tài)存儲器由于有電源的支持，不需要。（2）

非易失性存儲器。 斷電后仍保持信息的存儲器稱為非易失性存儲器。如磁帶和磁盤等磁表面存儲器。非易失性存儲器的內(nèi)容可以不依賴于計(jì)算機(jī)的運(yùn)行而存在，因此，這類磁表面存儲器一般作外存使用。除磁表面存儲器外，ROM也是一種特殊的非易失性存儲器。按在計(jì)算機(jī)系統(tǒng)中的作用分寄存器、高速緩存、主存、輔助存儲第7頁，共164頁，2023年，2月20日，星期四§2.1概述三、存儲器的組成存儲器是由存儲體、地址寄存器、數(shù)據(jù)寄存器、和讀/寫控制線路組成第8頁，共164頁，2023年，2月20日，星期四§2.1概述貯存信息的存儲體。信息的尋址機(jī)構(gòu)，即讀出和寫入信息的地址選擇機(jī)構(gòu)。這包括：地址寄存器（ＭＡＲ）和地址譯碼器。存儲器數(shù)據(jù)寄存器ＭＤＲ。寫入信息所需的能源，即寫入線路、寫驅(qū)動器等。讀出所需的能源和讀出放大器，即讀出線路、讀驅(qū)動器和讀出放大器。存儲器控制部件。無論是讀或?qū)懖僮?，都需要由一系列明確規(guī)定的連續(xù)操作步序來完成，這就需要主存時序線路、時鐘脈沖線路、讀邏輯控制線路，寫或重寫邏輯控制線路以及動態(tài)存儲器的定時刷新線路等，這些線路總稱為存儲器控制部件。第9頁，共164頁，2023年，2月20日，星期四§2.1概述四、存儲系統(tǒng)的層次結(jié)構(gòu)存儲器系統(tǒng)是計(jì)算機(jī)中用于存儲程序和數(shù)據(jù)的部件，很重要。對其要求是：盡可能快的讀寫速度盡可能大的存儲容量盡可能低的費(fèi)用成本怎樣才能更好地實(shí)現(xiàn)這些要求呢？第10頁，共164頁，2023年，2月20日，星期四解決方案用生產(chǎn)成本、運(yùn)行成本不同、存儲容量不同，讀寫速度不同的多種存儲介質(zhì)，組成一個統(tǒng)一的存儲器系統(tǒng)，使每種介質(zhì)都處于不同的地位，發(fā)揮不同的作用，充分發(fā)揮各自在速度、容量、成本等方面的優(yōu)勢，從而達(dá)到最優(yōu)性能價(jià)格比，滿足使用要求?！?.1概述第11頁，共164頁，2023年，2月20日，星期四

存取速度容量成本存儲成本CPU10ns512B1800(美分/KB)緩存20－40ns128KB72主存60－100ns

512MB5.6虛存10－20ms60－228GB0.23后援2－20M512GB－2TB0.01若能使CPU大部分時間訪問高速緩存，只有當(dāng)從高速緩存中讀不到時訪問主存，當(dāng)從主存中還讀不到時才去成批量讀虛存，此時CPU轉(zhuǎn)去完成其它作業(yè)而不是空閑等待，以提高運(yùn)行效率?！?.1概述第12頁，共164頁，2023年，2月20日，星期四層次間應(yīng)滿足的原則1.一致性原則：處在不同層次的同一個信息應(yīng)保持相同的值。2.包含性原則：處在內(nèi)層的信息一定被包含在其外層的存儲器中，反之則不成立，即內(nèi)層存儲器的全部信息，是其相鄰?fù)鈱有畔⒌囊徊糠值膹?fù)制品。

§2.1概述第13頁，共164頁，2023年，2月20日，星期四§2.1概述CPUCacheMemory輔存虛擬存儲器軟件、硬件硬件計(jì)算機(jī)存儲系統(tǒng)的層次結(jié)構(gòu)第14頁，共164頁，2023年，2月20日，星期四§2.1概述五、數(shù)據(jù)在存儲器中的存放順序存放一個機(jī)器字的存儲單元，稱為字存儲單元。相應(yīng)的單元地址為字地址。存放一個字節(jié)的單元，稱為字節(jié)單元。相應(yīng)的地址稱為字節(jié)地址。第15頁，共164頁，2023年，2月20日，星期四§2.1概述一個16位二進(jìn)制的字存儲單元可存放兩個字節(jié)，可以按字地址尋址，也可以按字節(jié)地址尋址。數(shù)據(jù)在存儲器中的存放順序第16頁，共164頁，2023年，2月20日，星期四§2.1概述六、主要技術(shù)指標(biāo)存儲容量：在一個存儲器中可以容納的存儲單元總數(shù)通常稱為該存儲器的存儲容量。即可存儲多少位二進(jìn)制信息代碼。存儲容量＝存儲字?jǐn)?shù)×字長1KB=210B，1MB=220B,1GB=230B，1TB=240B要求：大容量。第17頁，共164頁，2023年，2月20日，星期四§2.1概述存取時間（存儲器的訪問時間，MemoryAccessTime）：

從存儲器讀出／寫入一個存儲單元信息或從存儲器讀出／寫入一次信息（信息可能是一個字節(jié)或一個字）所需要的平均時間，稱為存儲器的存取時間,記為tA，也稱為取數(shù)時間，tA對隨機(jī)存儲器一般是指：從中央處理器ＣＰＵ的地址寄存器門輸出端發(fā)出讀數(shù)請求時起，到所要求的讀出信息出現(xiàn)在存儲器輸出端為止，這期間所需要化費(fèi)的時間值。第18頁，共164頁，2023年，2月20日，星期四§2.1概述存儲周期（MemoryCycleTime）： 存儲器進(jìn)行一次完整的讀寫操作所需要的全部時間，稱為存取周期?；蚓唧w地說，存取周期是啟動兩個獨(dú)立的存儲器操作（如兩個連續(xù)的讀操作）之間所需要的最小時間間隔，用tM表示。

tM=tA+復(fù)原時間： 破壞性讀出方式：tM＝２tA。 非破壞性讀出：tM=tA+穩(wěn)定時間第19頁，共164頁，2023年，2月20日，星期四§2.1概述存儲器的傳輸帶寬：單位時間可寫入存儲器或從存儲器取出的信息的最大數(shù)量，稱為數(shù)據(jù)傳輸率或稱為存儲器傳輸帶寬bM

。bM=W／tM

其中，存儲周期的倒數(shù)１／tM

是單位時間（每秒）內(nèi)能讀寫存儲器的最大次數(shù)。W表示存儲器一次讀取數(shù)據(jù)的寬度，即位數(shù)，也就是存儲器傳送數(shù)據(jù)的寬度。第20頁，共164頁，2023年，2月20日，星期四§2.2主存儲器一、基本結(jié)構(gòu)和操作第21頁，共164頁，2023年，2月20日，星期四§2.2主存儲器隨機(jī)存儲器是由存儲體、地址譯碼及驅(qū)動系統(tǒng)、讀/寫系統(tǒng)和時序控制部分組成。存儲體：是一種存儲單元的陣列結(jié)構(gòu)。地址譯碼驅(qū)動通常采用存儲單元的二維排列。陣列組織方式的原則：存儲單元陣列在形式上排列成方形或者長方形將存儲器的地址碼劃分為兩個方向組，利用地址譯碼器的“放大”作用，能使少量的地址位轉(zhuǎn)換成多根選擇線第22頁，共164頁，2023年，2月20日，星期四§2.2主存儲器存儲器的基本操作讀操作是從給定地址所選中的存儲單元中取出信息，經(jīng)數(shù)據(jù)緩沖寄存器MDR送給中央處理器CPU.MAR←EMDR←(MAR)R←(MDR)寫操作是將信息存入制定的存儲單元中。MAR←EMDR←(R)(MAR)←(MDR)第23頁，共164頁，2023年，2月20日，星期四§2.2主存儲器二、隨機(jī)讀寫存儲器雙極型記憶單元靜態(tài)MOS存儲器動態(tài)MOS存儲器第24頁，共164頁，2023年，2月20日，星期四§2.2主存儲器六管靜態(tài)MOS存儲元是由兩個MOS反相器交叉耦合而成的觸發(fā)器。一個存儲元存一位二進(jìn)制代碼，如果一個存儲單元為n位，則需由n個存儲元才能組成一個存儲單元。第25頁，共164頁，2023年，2月20日，星期四§2.2主存儲器SRAM的組成存儲體：存儲單元的集合。地址譯碼器：地址譯碼器的輸入信息來自CPU的地址寄存器。地址譯碼有兩種方式：單譯碼方式和雙譯碼方式。驅(qū)動器：通常加在譯碼器的輸出之后。I/O電路：處在數(shù)據(jù)總線和被選用的單元之間，用以控制被選中的單元讀出或?qū)懭搿Ｆx與讀/寫控制電路：在地址選擇時，首先要進(jìn)行選片。輸出驅(qū)動電路第26頁，共164頁，2023年，2月20日，星期四§2.2主存儲器存儲元的工作原理：（1）寫操作。在字線上加一個正電壓的字脈沖，使Ｔ2

、Ｔ3

管導(dǎo)通。若要寫“０”，無論該位存儲元電路原存何種狀態(tài)，只需使寫“０”的位線ＢＳ0

電壓降為地電位（加負(fù)電壓的位脈沖），經(jīng)導(dǎo)通的Ｔ2

管，迫使節(jié)點(diǎn)Ａ的電位等于地電位，就能使Ｔ1

管截止而Ｔ0

管導(dǎo)通。 寫入１，只需使寫１的位線ＢＳ1

降為地電位，經(jīng)導(dǎo)通的Ｔ3

管傳給節(jié)點(diǎn)Ｂ，迫使Ｔ0

管截止而Ｔ1

管導(dǎo)通。 寫入過程是字線上的字脈沖和位線上的位脈沖相重合的操作過程。第27頁，共164頁，2023年，2月20日，星期四§2.2主存儲器（2）讀操作

只需字線上加高電位的字脈沖，使Ｔ2

、Ｔ3

管導(dǎo)通，把節(jié)點(diǎn)Ａ、Ｂ分別連到位線。若該位存儲電路原存“０”，節(jié)點(diǎn)Ａ是低電位，經(jīng)一外加負(fù)載而接在位線ＢＳ0

上的外加電源，就會產(chǎn)生一個流入ＢＳ0

線的小電流（流向節(jié)點(diǎn)Ａ經(jīng)Ｔ０導(dǎo)通管入地）?！埃啊蔽痪€上ＢＳ0

就從平時的高電位Ｖ下降一個很小的電壓，經(jīng)差動放大器檢測出“０”信號。 若該位原存“１”，就會在“１”位線ＢＳ1

中流入電流，在ＢＳ1

位線上產(chǎn)生電壓降，經(jīng)差動放大器檢測出讀“１”信號。 讀出過程中，位線變成了讀出線。讀取信息不影響觸發(fā)器原來狀態(tài)，故讀出是非破壞性的讀出。第28頁，共164頁，2023年，2月20日，星期四§2.2主存儲器（3）若字線不加正脈沖，說明此存儲元沒有選中，Ｔ2

，Ｔ3

管截止，Ａ、Ｂ結(jié)點(diǎn)與位／讀出線隔離，存儲元存儲并保存原存信息。第29頁，共164頁，2023年，2月20日，星期四§2.2主存儲器ＲＡＭ結(jié)構(gòu)與地址譯碼（1）字結(jié)構(gòu)或單譯碼方式①存儲容量Ｍ=Ｗ行×b列；②陣列的每一行對應(yīng)一個字，有一根公用的字選擇線Ｗ；每一列對應(yīng)字線中的一位，有兩根公用的位線ＢＳ0與ＢＳ1

。③存儲器的地址不分組，只用一組地址譯碼器。④優(yōu)點(diǎn)：結(jié)構(gòu)簡單，速度快：適用于小容量M。

缺點(diǎn)：外圍電路多、成本昂貴，結(jié)構(gòu)不合理結(jié)構(gòu)。第30頁，共164頁，2023年，2月20日，星期四§2.2主存儲器（2）位結(jié)構(gòu)或雙譯碼方式①容量：Ｎ（字）×b（位）的ＲＡＭ，把每個字的同一位組織在一個存儲片上，每片是Ｎ×１；再把b片并列連接，組成一個Ｎ×b的存儲體，就構(gòu)成一個位結(jié)構(gòu)的存儲器。②在每一個Ｎ×１存儲片中，字?jǐn)?shù)Ｎ被當(dāng)作基本存儲電路的個數(shù)。若把Ｎ＝２n個基本存儲電路排列成Ｎx行與Ｎy列的存儲陣列，把ＣＰＵ送來的n位選擇地址按行和列兩個方向劃分成nx和ny兩組，經(jīng)行和列方向譯碼器，分別選擇驅(qū)動行線Ｘ與列線Ｙ。③采用雙譯碼結(jié)構(gòu)，可以減少選擇線的數(shù)目。④優(yōu)點(diǎn)：驅(qū)動電路節(jié)省，結(jié)構(gòu)合理，適用于大容量存儲器。第31頁，共164頁，2023年，2月20日，星期四§2.2主存儲器SRAM存儲器芯片舉例第32頁，共164頁，2023年，2月20日，星期四§2.2主存儲器三、存儲器與CPU的連接位擴(kuò)展法字?jǐn)U展法字位同時擴(kuò)展法第33頁，共164頁，2023年，2月20日，星期四§2.2主存儲器位擴(kuò)展法當(dāng)芯片的容量和主存容量相同，而位數(shù)不足時，就要對位數(shù)進(jìn)行擴(kuò)展。方法：將多片存儲芯片的地址端、片選端和讀/寫控制端各自并聯(lián)在一起，而他們的數(shù)據(jù)端分別引出，連到存儲器不同位的數(shù)據(jù)總線上。第34頁，共164頁，2023年，2月20日，星期四§2.2主存儲器例1：用Intel2114芯片，組成1024*8的存儲器。解：2114的規(guī)格為1024*4，所以需要兩片。第35頁，共164頁，2023年，2月20日，星期四§2.2主存儲器I/O1I/O2I/O3I/O4WE2114CSA0A1A2A3A4A5A6A7A8A9

I/O1I/O2I/O3I/O4WE2114CSA0A1A2A3A4A5A6A7A8A9

CPU

A0A9CSD0-D8第36頁，共164頁，2023年，2月20日，星期四§2.2主存儲器例2.假定使用8K×1的RAM存儲器芯片，那么組成8K×8位的存儲器，每一片RAM是8192×1，故其地址線為13條（A0-A12），可滿足整個存儲體容量的要求。每一片對應(yīng)于數(shù)據(jù)的1位（只有1條數(shù)據(jù)線），故只需將它們分別接到數(shù)據(jù)總線上的相應(yīng)位即可。在這種方式中，對片子沒有選片要求，就是說片子按已被選中來考慮，如果片子有選片輸入端（CS），可將它們直接接地。第37頁，共164頁，2023年，2月20日，星期四§2.2主存儲器第38頁，共164頁，2023年，2月20日，星期四§2.2主存儲器字?jǐn)U展法當(dāng)芯片字長與主存相同，而容量不足時，就需要用幾片存儲器芯片組成合起來對存儲空間即地址空間進(jìn)行擴(kuò)展，稱為字?jǐn)U展。方法：將各芯片的地址線，數(shù)據(jù)線、讀/寫線分別并聯(lián)在一起，片選信號單獨(dú)連接，用來區(qū)分各片地址，用高位地址經(jīng)過譯碼而產(chǎn)生的輸出信號作為各個芯片的片選信號，用低位地址作為各芯片的片內(nèi)地址。

第39頁，共164頁，2023年，2月20日，星期四§2.2主存儲器例3：用Intel2114芯片，組成4096*4的存儲器。解：系統(tǒng)地址線：12條，數(shù)據(jù)線4條芯片地址線：10條，數(shù)據(jù)線4條第40頁，共164頁，2023年，2月20日，星期四§2.2主存儲器I/O1

…..

I/O4WE2114CSA0

….A9

I/O1

…..

I/O4WE2114CSA0

….A9

I/O1

…..

I/O4WE2114CSA0

….A9

I/O1

…..

I/O4WE2114CSA0

….A9

CPU

A0A9D0-D3A10A11第41頁，共164頁，2023年，2月20日，星期四§2.2主存儲器A11A10A9A8A7A6A5A4A3A2A1A0

000…0001…1010…0011…1100…0101…1110…0111…1

000-----3FF1K400-----7FF1K800-----BFF1KC00-----FFF1K第42頁，共164頁，2023年，2月20日，星期四§2.2主存儲器例4.用16K×8位的芯片采用字?jǐn)U展法組成64K×8位的存儲器連接圖。圖中4個芯片的數(shù)據(jù)端與數(shù)據(jù)總線D0—D7相連，地址總線低位地址A0—A13與各芯片的14位地址端相連，而兩位高位地址A14，A15經(jīng)譯碼器和4個片選端相連。第43頁，共164頁，2023年，2月20日，星期四§2.2主存儲器第44頁，共164頁，2023年，2月20日，星期四§2.2主存儲器字位同時擴(kuò)展一個存儲器的容量假定為Ｍ×Ｎ位，若使用l×k位的芯片（l＜Ｍ,k＜Ｎ）需要在字向和位向同時進(jìn)行擴(kuò)展。此時共需要（Ｍ／l）×（Ｎ／k）個存儲器芯片。其中，Ｍ／l表示把Ｍ×Ｎ的空間分成（Ｍ／l）個部分（稱為頁或區(qū)），每頁（Ｎ／k）個芯片。地址分配：①用log2l位表示低位地址：用來選擇訪問頁內(nèi)的l個字②用log2（Ｍ／l）位表示高位地址：用來經(jīng)片選譯碼器產(chǎn)生片選信號。第45頁，共164頁，2023年，2月20日，星期四§2.2主存儲器例5.假設(shè)用16K*1的存儲芯片組成64K*16的存儲器。解：所需的芯片數(shù)為系統(tǒng)的地址線：16條，A0－A15系統(tǒng)的數(shù)據(jù)線：16條，D0－D15芯片的地址線：14條，A0－A13芯片的數(shù)據(jù)線：1條，D0第46頁，共164頁，2023年，2月20日，星期四§2.2主存儲器A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0

000…0001…1010…0011…1100…0101…1110…0111…1

0000-----3FFF4000-----7FFF8000-----BFFFC000-----FFFF第47頁，共164頁，2023年，2月20日，星期四§2.2主存儲器D0D1D15A0-A13A14A15第48頁，共164頁，2023年，2月20日，星期四§2.2主存儲器例6用Intel2114芯片1K*4構(gòu)成4K*8的存儲系統(tǒng)。

第49頁，共164頁，2023年，2月20日，星期四§2.2主存儲器第50頁，共164頁，2023年，2月20日，星期四§2.2主存儲器四、動態(tài)存儲器的組成四管動態(tài)存儲器單管動態(tài)存儲器第51頁，共164頁，2023年，2月20日，星期四§2.2主存儲器四管動態(tài)存儲元在六管靜態(tài)存儲元電路中，信息暫存于T1，T2管的柵極，這是因?yàn)楣茏涌偸谴嬖谥欢ǖ碾娙?。?fù)載管T3，T4是為了給這些存儲電荷補(bǔ)充電荷用的。由于MOS的柵極電阻很高，故泄漏電流很小，在一定的時間內(nèi)這些信息電荷可以維持住。為了減少管子以提高集成度，把負(fù)載管T3，T4去掉，這樣變成了四管的動態(tài)存儲電路。

第52頁，共164頁，2023年，2月20日，星期四§2.2主存儲器單管動態(tài)存儲元它由一個管子T1和一個電容C構(gòu)成，寫入時，字選擇線為“1”，T1管導(dǎo)通，定入信息由位線（數(shù)據(jù)線）存入電荷C上的電荷，通過T1輸出到數(shù)據(jù)線上，通過讀出放大器即可得到存儲信息。第53頁，共164頁，2023年，2月20日，星期四§2.2主存儲器動態(tài)存儲器的操作寫入操作讀出操作刷新操作第54頁，共164頁，2023年，2月20日，星期四§2.2主存儲器動態(tài)RAM的存儲元件依靠電容上的電荷表示所存儲的數(shù)據(jù)信息，而電容的絕緣電阻不可能無限大，因此漏電不可避免。每隔一定的時間就對存儲體中全部的存儲電進(jìn)行充電，以補(bǔ)充所消失的電荷，維持原存信息不變，這個過程稱為“刷新”。第55頁，共164頁，2023年，2月20日，星期四§2.2主存儲器刷新的時間間隔取決與存儲電容上的電荷釋放速度。設(shè)電容為C，電壓為u，電荷Q=Cu,則泄放電流為：泄放時間為：如果取C=0.2pF,△u=1V,I=0.1nA,則:△t=2MS第56頁，共164頁，2023年，2月20日，星期四§2.2主存儲器DRAM的刷新集中式刷新分散式刷新異步式刷新第57頁，共164頁，2023年，2月20日，星期四§2.2主存儲器集中式刷新在整個的2MS的時間內(nèi)集中對每一行進(jìn)行刷新,刷新時讀/泄操作停止.每行的刷新一般與一次的讀/寫周期相等.01238703871387238733999第58頁，共164頁，2023年，2月20日，星期四§2.2主存儲器例如:對128*128矩陣存儲器進(jìn)行刷新時,刷新的時間相當(dāng)于128個讀周期,假如讀寫周期為0.5us,刷新周期為2ms,那么共有2ms/0.5us=4000個周期.其中4000-128=3872個周期用來讀寫或維持,然后用128個周期,相當(dāng)于128*0.5=64us用來刷新操作.由于在這64us中不進(jìn)行讀寫操作,故稱其為死時間.第59頁，共164頁，2023年，2月20日，星期四§2.2主存儲器分散式刷新方式是把每行存儲元件的刷新分散安排在各個讀寫周期內(nèi)即把讀寫周期分為兩段,前段表示讀寫,后段表示刷新時間.例如:對128*128的存儲器,假如存儲器的讀寫周期為0.5us,那么刷新的時間也為0.5us,則整個存儲系統(tǒng)周期為1us.只需128us就能對全部的存儲單元刷新一遍.第60頁，共164頁，2023年，2月20日，星期四§2.2主存儲器R/WREFR/WREFR/WREFR/WREF128us第61頁，共164頁，2023年，2月20日，星期四§2.2主存儲器異步刷新方式:將集中式和分散式結(jié)合起來,即在2ms內(nèi)分散地把128行刷新一遍.2ms/128=15.5usR/WR/WR/WR/WR/WREFR/WREF15.5uS15.5uS第62頁，共164頁，2023年，2月20日，星期四§2.3只讀存儲器和閃速存儲器一、只讀存儲器的分類掩摸式只讀存儲器一次編程只讀存儲器（PROM）反復(fù)擦除編程只讀存儲器（EPROM，E2PROM）第63頁，共164頁，2023年，2月20日，星期四§2.3只讀存儲器和閃速存儲器例：CPU的地址總線16根，雙向數(shù)據(jù)總線8根，控制總線中與主存有關(guān)的信號MERQ，R/W。主存地址空間分配如下：0—8191為系統(tǒng)程序區(qū)，由只讀存儲芯片組成，8192—32767為用戶程序區(qū)，最后2K地址空間為系統(tǒng)工作區(qū)?，F(xiàn)有芯片：EPROM8K*8SRAM16K*1，2K*8，4K*8，8K*8第64頁，共164頁，2023年，2月20日，星期四§2.3只讀存儲器和閃速存儲器解：主存地址空間分布如圖所示。8K（EPROM）24K（SRAM）30K（空）2K（SRAM）081918192327676348765535第65頁，共164頁，2023年，2月20日，星期四§2.3只讀存儲器和閃速存儲器根據(jù)條件選用ROM：8k*8位，1片RAM：8K*8，3片，2K*81片第66頁，共164頁，2023年，2月20日，星期四§2.3只讀存儲器和閃速存儲器D7D0EPROMA0A12D7D0SRAMA0A12D7D0SRAMA0A12D7D0SRAMA0A12D7D0SRAMA0A10CPUD0D7R/WA0A10A11A12A13A14A15MREQY0Y1Y2Y3Y4Y5Y6Y774LS138ABC第67頁，共164頁，2023年，2月20日，星期四§2.3只讀存儲器和閃速存儲器閃速存儲器：是一種高密度的、非易失性的讀寫半導(dǎo)體存儲器。特點(diǎn)：固有的非易失性.廉價(jià)的高密度可直接執(zhí)行固態(tài)性能

第68頁，共164頁，2023年，2月20日，星期四§2.3只讀存儲器和閃速存儲器閃速存儲器的工作原理閃速存儲器的工作模式閃速存儲器與CPU的連接第69頁，共164頁，2023年，2月20日，星期四§2.3高速存儲器雙端口存儲器多模塊交叉存儲器相聯(lián)存儲器第70頁，共164頁，2023年，2月20日，星期四§2.3高速存儲器所謂雙口存儲器就是一個存儲器可以從兩個不同的訪問口存儲和返回信息。兩個口的操作是獨(dú)立的。

第71頁，共164頁，2023年，2月20日，星期四§2.3高速存儲器存儲器的模塊化組織順序方式交叉方式第72頁，共164頁，2023年，2月20日，星期四§2.3高速存儲器順序方式：在順序方式中某個模塊進(jìn)行存取時，其他模塊可以照常工作。另外通過增添模塊來擴(kuò)充存儲器也比較方便。但順序方式的缺點(diǎn)是各模塊一個接一個串行工作，因此存儲器的帶寬受到了限制。第73頁，共164頁，2023年，2月20日，星期四§2.3高速存儲器設(shè)存儲容量為32字，分成M0---M3四個模塊，每個模塊存儲8個字，訪問地址按順序分配給一個模塊后，接著又按順序?yàn)橄乱回烉I模塊分配訪問地址。這樣，存儲器的32個字可由5位地址寄存器指示，其中，高2位選擇4個模塊中的一個，低3位選擇每個模塊中的8個字。第74頁，共164頁，2023年，2月20日，星期四§2.3高速存儲器模塊字012345678910111213141516171819202122232425262728293031第75頁，共164頁，2023年，2月20日，星期四§2.3高速存儲器

交叉方式：用地址碼的低位字段經(jīng)過譯碼選擇不同的模塊，而高位字段指向相應(yīng)模塊內(nèi)的存儲字。這樣，連續(xù)地址分布在相鄰的不同模塊中，而同一模塊內(nèi)的地址都是不連續(xù)的。因此，對連續(xù)字的成塊傳送，交叉方式的存儲器可以實(shí)現(xiàn)多模塊流水式并行存取，大大提高存儲器的帶寬。第76頁，共164頁，2023年，2月20日，星期四§2.3高速存儲器

存儲容量是32個字，分成4個模塊，每個模塊8個字，當(dāng)存儲器尋址時，用地址寄存器的低2位選擇4個模塊中的一個，而用高3位選擇模塊中的8個字。第77頁，共164頁，2023年，2月20日，星期四§2.3高速存儲器字模塊048121620242815913172125292610141822263037111519232731第78頁，共164頁，2023年，2月20日，星期四§2.3高速存儲器多模塊交叉存儲器的基本結(jié)構(gòu)CPU存儲器控制部件M0M1M2M3第79頁，共164頁，2023年，2月20日，星期四§2.3高速存儲器相聯(lián)存儲器：是按內(nèi)容訪問存儲器。相聯(lián)存儲器的基本原理是把存儲單元所存內(nèi)容的某一部分作為檢索項(xiàng)（即關(guān)鍵字項(xiàng)），去檢索存儲器，并將存儲器中該檢索項(xiàng)符合的存儲單元內(nèi)容進(jìn)行讀出或?qū)懭?。采用相?lián)存儲器可以極大地簡化查找的形式和改進(jìn)查找時間。

第80頁，共164頁，2023年，2月20日，星期四§2.3高速存儲器相聯(lián)存儲器的組成檢索寄存器屏蔽寄存器符合寄存器比較線路代碼寄存器存儲體檢索寄存器屏蔽寄存器比較線路存儲器譯碼選擇電路代碼寄存器第81頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器一、CACHE的功能CACHE是一種高速緩沖存儲器，是為了解決CPU和主存之間速度不匹配而采用的一項(xiàng)重要技術(shù)。訪問局部性原理：在程序執(zhí)行過程中，處理器訪問存儲器中的指令和數(shù)據(jù)傾向于成塊進(jìn)行。程序通常包含許多迭代循環(huán)和子程序，一旦進(jìn)入了一個循環(huán)或子程序，則需要重復(fù)訪問一小組指令，同樣，對于表和數(shù)組的操作，包含存取一塊塊的數(shù)據(jù)字。在一長段時間內(nèi)，使用的塊是變化的，而在一個小段時間內(nèi)，處理器主要訪問存儲器中的固定塊。

第82頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器二、基本原理小容量快速存儲器位于CPU和內(nèi)存之間可以在放在CPU內(nèi)部，也可作為單獨(dú)的模塊第83頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器ProcessorCacheSystemBusAddressBufferAddressControlControlDataDataBufferTypicalCacheOrganization第84頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器使用高速緩沖存儲器的目的是允許存儲訪問操作在一個時鐘周期內(nèi)完成，沒有等待狀態(tài)。第85頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器在高速緩沖存儲器系統(tǒng)中，存儲器管理的單位是一頁，一頁由幾個連續(xù)的存儲字組成。在現(xiàn)代計(jì)算機(jī)中以頁為單位在主存與Cache之間傳送。在邏輯存儲器空間內(nèi)，一個可以由它的頁和在該頁號內(nèi)的偏移來說明，這兩項(xiàng)的結(jié)合就是字的地址。

第86頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器第87頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器LRU管理邏輯相聯(lián)存儲器CPU主存CPU與Cache之間的數(shù)據(jù)交換是以塊為單位的。當(dāng)CPU讀取主存中一個字時，便發(fā)出此字的內(nèi)存地址到

CACHE和主存。此時CACHE控制邏輯依據(jù)地址判斷此字當(dāng)前是否在CACHE中，若是，為命中，此字立即傳送給CPU；若非，為不命中則用主存讀周期把此字從內(nèi)存讀出送到CPU，與此同時，把含由這個字的整個數(shù)據(jù)塊從主存讀出送到CACHE中。第88頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器第89頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器CACHE的命中率：在一個程序執(zhí)行期間，設(shè)Nc表示完成存取的總次數(shù)，Nm表示主存完成存取的總次數(shù)，h定義為命中率。則有：第90頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器若tc表示命中時的CACHE訪問時間，tm表示未命中時的主存訪問時間，1-h表示未命中率，則CACHE/主存系統(tǒng)的平均訪問時間ta為：

ta=htc+(1-h)tm第91頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器設(shè)表示主存慢于CACHE的倍率，表示訪問效率，則有：第92頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器三、主存與CACHE的地址映射直接映射方式相聯(lián)映射方式組相聯(lián)映射方式第93頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器直接映象在直接映象Cache中，地址被劃分未標(biāo)志、頁號和偏移量。頁號用于確定數(shù)據(jù)地址在Cache存儲器中的物理位置。

第94頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器直接映象方式：根據(jù)Cache的大小把主存分成若干個區(qū)，因此主存容量是Cache容量的若干倍。i=jmodm（a）直接映象024631570246315781012141191315塊號塊號Cache主存第95頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器全相聯(lián)映象方式：在全相聯(lián)映象中，主存中任一個塊能夠映象到Cache中任意一個塊的位置。第96頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器（a）直接映象024631570246315781012141191315塊號塊號Cache主存第97頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器組相聯(lián)映象提供了在性能和價(jià)格之間的一種良好平衡。組相聯(lián)映象是直接映象和相聯(lián)映象的結(jié)合。組內(nèi)是全相聯(lián)映象，組間是直接映象。第98頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器組相聯(lián)映射方式（c）組相聯(lián)映象塊號塊號Cache主存02463157第0組第1組第2組第3組0246315781012141191315第99頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器

Cache讀當(dāng)Cache不命中時，需要從主存中讀出所需要的數(shù)據(jù)。Cache寫在Cache存儲器與主存儲器只能關(guān)鍵保持一致是很重要的。一種方法是只寫Cache，在頁替換時再傳送給主存。另一種方法是只要對緩存寫操作，就要同時寫至主存中。第100頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器四、讀寫操作寫策略寫回法全寫法寫一次法寫失效（按寫分配法、不按寫分配法）第101頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器寫回法：當(dāng)CPU寫CACHE命中時，只修改CACHE的內(nèi)容，而不立即寫入主存。只有當(dāng)此行被換出時才寫回主存。如果CPU寫CACHE未命中，為了包含欲寫字的主存塊在CACHE分配一行，將此塊整個拷貝到CACHE后對其進(jìn)行修改。第102頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器全寫法：當(dāng)寫CACHE命中時，CACHE與主存同時發(fā)生寫修改，因而較好地維護(hù)了CACHE和主存內(nèi)容的一致性。當(dāng)寫CACHE未命中時，只能直接項(xiàng)主存進(jìn)行寫入。第103頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器寫一次法：寫命中與寫未命中的處理方法與寫回法基本相同，指示第一次寫命中時同時要寫入主存。第104頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器五、替換策略隨機(jī)法FIFOLRULFU第105頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器查找方法主存塊地址

tagindex第0路第1路第2路第3路＝？＝？＝？＝？目錄表（標(biāo)識存儲器）是否否否否是是是第106頁，共164頁，2023年，2月20日，星期四§2.3Cache存儲器六、有關(guān)Cache存儲器的有關(guān)課件存儲器訪問局部性演示映象規(guī)則演示查找算法演示替換算法演示寫策略演示第107頁，共164頁，2023年，2月20日，星期四§2.4虛擬存儲器一、基本概念什么是虛擬存儲器？虛擬存儲器是一個容量非常大的存儲器的邏輯模型，不是任何實(shí)際的物理存儲器。虛擬存儲器指的是主存——外存層次。它以透明的方式給用戶提供了一個比實(shí)際主存空間大得多的程序地址空間。第108頁，共164頁，2023年，2月20日，星期四§2.4虛擬存儲器虛擬地址（虛地址）虛擬地址空間物理地址物理地址空間第109頁，共164頁，2023年，2月20日，星期四§2.4虛擬存儲器CACHE和虛擬存儲器都基于程序局部性原理：把程序中最近常用的部分主流在高速的存儲器中。一旦這部分變得不常用了，把他們送回到低速的存儲器中。這種換入換出是由硬件或操作系統(tǒng)完成的，對用戶是透明的。力圖使存儲系統(tǒng)的性能接近高速存儲器，價(jià)格接近低速存儲器。第110頁，共164頁，2023年，2月20日，星期四§2.4虛擬存儲器二、頁式虛擬存儲器頁式管理：該系統(tǒng)傳送的基本信息單位式定長的頁。大多數(shù)虛擬存儲器使用固定大小的頁作為信息傳送的單位。頁的大小為磁盤扇區(qū)的整倍數(shù)。第111頁，共164頁，2023年，2月20日，星期四§2.4虛擬存儲器邏輯頁：在頁式虛擬存儲系統(tǒng)中，把虛擬空間分成頁，稱為邏輯頁；物理頁：主存空間也分成同樣大小的頁，稱為物理頁。假設(shè)邏輯頁號為0，1，2，…，m,物理頁號為0，1，…，n，顯然有m>n，由于頁的大小都取2的整數(shù)冪個字，所以，頁的起點(diǎn)都落在低位字段為零的地址上。虛存地址分為兩個字段：高位字段為邏輯頁號，低位字段為頁內(nèi)行地址。實(shí)存地址也分兩個字段：高位字段為物理頁號，低位字段為頁內(nèi)行地址。由于兩者的頁面大小一樣，所以頁內(nèi)行地址是相等的。

第112頁，共164頁，2023年，2月20日，星期四§2.4虛擬存儲器頁面基地址邏輯頁號頁內(nèi)行地址物理頁號頁內(nèi)行地址頁表基址寄存器虛存地址實(shí)存地址+頁表（在主存中）控制位主存頁面號第113頁，共164頁，2023年，2月20日，星期四§2.4虛擬存儲器三、段式虛擬存儲器在段式虛擬存儲系統(tǒng)中，段是按照程序的邏輯結(jié)構(gòu)劃分的，各個段的長度因程序而異，虛擬地址由段號和段內(nèi)地址組成。

第114頁，共164頁，2023年，2月20日，星期四§2.4虛擬存儲器為了把虛擬地址變換成實(shí)主存地址，需要一個段表，裝入位為“1”表示該段已調(diào)入主存，為“0”則表示該段不在主存中；段的長度可大可小，所以，段表中需要有長度指示。在訪問某段時，如果段內(nèi)地址值超過段的長度，則發(fā)生地址越界中斷。段表也是一個段，可以存在外存中，需要時再調(diào)入主存。但一般是駐留在主存中。

第115頁，共164頁，2023年，2月20日，星期四§2.4虛擬存儲器段表基地址段號段內(nèi)地址主存地址段表基址寄存器虛存地址實(shí)存地址+段表（在主存中）+段起址裝入位段長段號第116頁，共164頁，2023年，2月20日，星期四§2.4虛擬存儲器四、段頁式虛擬存儲器段頁式虛擬存儲器是段式虛似存儲器和頁式虛擬存儲器的結(jié)合。在這種方式中，把程序按邏輯單位分段以后，再把每段分成固定大小的頁。程序?qū)χ鞔娴恼{(diào)入調(diào)出是按頁面進(jìn)行的，但它又可以按段實(shí)現(xiàn)共享和保護(hù)。因此，它可以兼取頁式和段式系統(tǒng)的優(yōu)點(diǎn)。它的缺點(diǎn)是在地址映象過程中需要多次查表。目前，大中型機(jī)一般都采用這種段頁式存儲管理方式。第117頁，共164頁，2023年，2月20日，星期四§2.4虛擬存儲器今假設(shè)有三道程序（用戶標(biāo)志號為A，B，C），其基址寄存器內(nèi)容分別為SA，SB，SC，邏輯地址到物理地址的轉(zhuǎn)移過程見圖5--7。在主存中，每道程序都有一張段表，A程序有4段，C程序有3段。每段應(yīng)有一張頁表，段表的每行就表示相應(yīng)頁表的起始位置，而頁表內(nèi)的每行即為相應(yīng)的物理頁號。地址轉(zhuǎn)換過程如下：（1）根據(jù)基號C，執(zhí)行SC（基址寄存器內(nèi)容）加1（段號）操作，得到段表相應(yīng)行地址，其內(nèi)容為頁表的起始地址b。（2）執(zhí)行b（頁表起始地址）+2（頁號），得到物理頁號的地址，其內(nèi)容即為物理頁號10。（3）物理頁號與頁內(nèi)地址拼接即得物理地址。第118頁，共164頁，2023年，2月20日，星期四§2.4虛擬存儲器C12dSASBSCABC10d128710124++基址寄存器程序A段表程序C段表SA+0SB+1SA+2SA+3SC+0SC+1SC+2A+0A+1B+0B+1B+2C+0C+1邏輯地址物理地址基號段號頁號頁內(nèi)地址物理頁號第119頁，共164頁，2023年，2月20日，星期四§2.4虛擬存儲器請求分頁進(jìn)程在執(zhí)行過程中并不要求所有頁均在存儲器中僅僅當(dāng)需要的時候才將頁面調(diào)入頁面失效需要的頁面不在存儲器中操作系統(tǒng)必須通過交換操作調(diào)入需要的頁面頁面調(diào)度方法的有效性問題（“抖動”）第120頁，共164頁，2023年，2月20日，星期四§2.4虛擬存儲器第121頁，共164頁，2023年，2月20日，星期四§2.4虛擬存儲器TLB僅僅采用頁表結(jié)構(gòu)需要訪問兩次存儲器存儲訪問的局部性原理的應(yīng)用工作原理（PP.257）與Cache之間的協(xié)同工作虛擬存儲器工作過程的演示第122頁，共164頁，2023年，2月20日，星期四§2.4虛擬存儲器分段不同的段被分別分配程序和數(shù)據(jù)各種類型的程序有許多的數(shù)據(jù)段和代碼段分段的優(yōu)點(diǎn)簡化了對數(shù)據(jù)結(jié)構(gòu)的處理提高了代碼的可重用性代碼和數(shù)據(jù)共享有效的代碼和數(shù)據(jù)保護(hù)第123頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器輔助存儲器用于存放當(dāng)前不需要立即使用的信息，一旦需要，則與主存成批地交換數(shù)據(jù)，它作為主存的后備和補(bǔ)充，是主機(jī)的外部設(shè)備。輔助存儲器的特點(diǎn)是容量大、成本底、通常在斷電后仍然保存信息。

第124頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器一、輔助存儲器的種類磁表面存儲器磁盤磁帶光存儲器光盤第125頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器二、磁盤存儲器第126頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器磁盤由一組繞軸旋轉(zhuǎn)的盤片組成，盤片的數(shù)量為1~20片。第127頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器磁盤系統(tǒng)的轉(zhuǎn)速一般在每分鐘3600轉(zhuǎn)到12000轉(zhuǎn)之間，即3600rpm~12000rpm。第128頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器磁道（每一個盤片有500~2500條磁道）。扇區(qū)，所有磁道具有相同數(shù)目的扇區(qū)。第129頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器硬磁盤存儲器的分類：固定磁頭固定盤片的磁盤存儲器固定磁頭可換盤片的磁盤存儲器可移動磁盤固定盤片的磁盤存儲器可移動磁頭可換盤片的磁盤存儲器溫徹斯特磁盤存儲器第130頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器第131頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器輔助存儲器的技術(shù)指標(biāo)存儲密度存儲容量尋址時間數(shù)據(jù)傳輸率誤碼率價(jià)格第132頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器存儲密度：單位長度或單位面積的磁層表面所能存儲的二進(jìn)制信息量?？捎玫烂芏群臀幻芏葋肀硎?。磁道的單位長度所能記錄二進(jìn)制信息的位數(shù)為位密度或線密度。第133頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器存儲容量：磁盤的存儲容量是指所能存儲的二進(jìn)制信息總量。一般用字節(jié)表示。磁盤存儲器含有格式化和非格式化容量兩個指標(biāo)。格式化容量按某種特定的記錄格式所能存儲信息的總量。非格式化量指磁記錄表面全部可利用的磁化單元總數(shù)。一般格式化容量相當(dāng)于非格式化容量的70%。第134頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器尋址時間：包括兩部分：一是找道時間；二是等待時間。找道時間：磁頭尋找目標(biāo)磁道所需要的時間。等待時間：磁頭從目的道等待需要訪問的扇區(qū)恰好旋轉(zhuǎn)到它的正下方所經(jīng)歷的時間。第135頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器磁盤訪問時間=？第136頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器磁盤訪問時間=尋道時間+？第137頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器所需扇區(qū)轉(zhuǎn)到磁頭之下所需要的時間稱為旋轉(zhuǎn)時間。平均延遲是磁盤轉(zhuǎn)半圈的時間，所以對大部分磁盤的平均旋轉(zhuǎn)時間TAR為：第138頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器磁盤訪問時間=尋道時間+旋轉(zhuǎn)時間+？第139頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器磁盤訪問時間=尋道時間+旋轉(zhuǎn)時間+傳輸時間+？第140頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器磁盤訪問時間=尋道時間+旋轉(zhuǎn)時間+傳輸時間++控制器時間第141頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器數(shù)據(jù)傳輸率：磁盤存儲器在單位時間內(nèi)向主機(jī)傳送數(shù)據(jù)的字節(jié)數(shù)，稱為數(shù)據(jù)傳輸率。第142頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器例題：磁盤組有6片磁盤，每片有兩個記錄面，最上最下兩個面不用，存儲區(qū)域內(nèi)徑22cm，外徑33cm，道密度為40道/cm，內(nèi)層位密度400位/cm，轉(zhuǎn)速2400轉(zhuǎn)/分。問：共有多少個柱面？盤組總存儲容量是多少？數(shù)據(jù)傳輸率是多少？采用定長數(shù)據(jù)塊記錄格式，直接尋址的最小單位是什么？尋址命令中如何表示磁盤地址？如果某文件長度超過一個磁道的容量，應(yīng)將它記錄在同一個存儲面上，還是記錄在同一個柱面上？第143頁，共164頁，2023年，2月20日，星期四§2.5輔助存儲器解：有效存儲區(qū)域=16.5-11=5.5(cm)∵道密度=40道/cm∴40*5.5=220道即220個柱面.內(nèi)層磁道周長==2*3.14*11=69.08(cm)

每道信息量=400位/cm*69.08=27632=3454位每面信息量=3454B*220=759880B

盤組總?cè)萘?759880*10=7598800B磁盤數(shù)據(jù)傳輸率Dr=rN=2400/60*3454=13816B/s臺號柱面(磁道)號盤面(磁頭)號扇區(qū)號161514