計(jì)算機(jī)組成原理第6章

第六章、總線系統(tǒng)6.1總線的概念和結(jié)構(gòu)形態(tài)6.1.1總線的基本概念6.1.2總線的連接方式6.1.3總線的內(nèi)部結(jié)構(gòu)6.1.4總線結(jié)構(gòu)實(shí)例6.2總線接口6.2.1信息傳送方式6.2.2總線接口的基本概念6.3總線的仲裁6.3.1集中式仲裁6.3.2分布式仲裁6.4總線的定時(shí)和數(shù)據(jù)傳送模式6.4.1總線的定時(shí)6.4.2總線數(shù)據(jù)傳輸模式6.5HOST總線和PCI總線6.5.1多總線結(jié)構(gòu)6.5.2PCI總線信號6.5.3總線周期類型6.5.4總線周期操作6.5.5總線仲裁6.6InfiniBand標(biāo)準(zhǔn)6.1總線的概念和結(jié)構(gòu)形態(tài)6.1.1總線的基本概念數(shù)字計(jì)算機(jī)是由若干系統(tǒng)功能部件構(gòu)成的，這些系統(tǒng)功能部件在一起工作才能形成一個(gè)完整的計(jì)算機(jī)系統(tǒng)?？偩€定義：計(jì)算機(jī)的若干功能部件之間不可能采用全互聯(lián)形式，因此就需要有公共的信息通道，即總線?？偩€是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是多個(gè)系統(tǒng)功能部件之間進(jìn)行數(shù)據(jù)傳送的公共通路。借助于總線連接，計(jì)算機(jī)在各系統(tǒng)功能部件之間實(shí)現(xiàn)地址、數(shù)據(jù)和控制信息的交換，并在爭用資源的基礎(chǔ)上進(jìn)行工作?？偩€可分為以下幾類：(1).內(nèi)部總線：CPU內(nèi)部連接各寄存器及運(yùn)算器部件之間的總線。(2).系統(tǒng)總線：又稱外部總線，CPU和計(jì)算機(jī)系統(tǒng)中其他高速功能部件(如：存儲器、I/O通道等)相互連接的總線。(3).I/O總線：中低速I/O設(shè)備相互連接的總線(與CPU無直接關(guān)系)。6.1總線的概念和結(jié)構(gòu)形態(tài)6.1.1總線的基本概念1、總線的特性→總線的特性可分為：物理特性、功能特性、電氣特性、時(shí)間特性。(1).物理特性：總線的物理連接方式（根數(shù)、插頭、插座形狀，引腳排列方式）(2).功能特性：每根線的功能，如地址總線傳輸?shù)刂沸盘?，其寬度指明該總線能夠直接訪問存儲器的地址空間范圍；(3).電氣特性：每根線上信號的傳遞方向及有效電平范圍(有的是低電平有效，有的是高電平有效)；如控制總線是單向的，等等；(4).時(shí)間特性：規(guī)定了每根總線在什么時(shí)間有效。6.1總線的概念和結(jié)構(gòu)形態(tài)6.1.1總線的基本概念2、總線的標(biāo)準(zhǔn)化→相同的指令系統(tǒng)，相同的功能，不同廠家生產(chǎn)的各功能部件在實(shí)現(xiàn)方法上幾乎沒有相同的,但各廠家生產(chǎn)的相同功能部件卻可以互換使用，其原因何在呢?為了使不同廠家生產(chǎn)的相同功能部件可以互換使用，就需要進(jìn)行系統(tǒng)總線的標(biāo)準(zhǔn)化工作。目前，已經(jīng)出現(xiàn)了很多總線標(biāo)準(zhǔn)，依次是ISA總線(16位，帶寬8MB/s)、EISA總線(32位，帶寬33.3MB/s)、

VESA總線(32位，帶寬132MB/s)、

PCI總線(32位，帶寬132MB/s)

、PCI2.1總線(64位，帶寬508.6

MB/s)

。采用標(biāo)準(zhǔn)總線的優(yōu)點(diǎn)：簡化系統(tǒng)設(shè)計(jì)；簡化系統(tǒng)結(jié)構(gòu)，提高系統(tǒng)可靠性；便于系統(tǒng)的擴(kuò)充和更新；總線帶寬→總線本身所能達(dá)到的最高傳輸速率，單位是MB/s；實(shí)際值取決于總線布線長度、總線驅(qū)動器和接收器的性能、總線上的模塊數(shù)等各種因素；總線寬度(總線位寬)→

一次操作可以傳輸?shù)臄?shù)據(jù)位數(shù)；如S100為8位，ISA為16位，EISA為32位，PCI-2可達(dá)64位?？偩€寬度不會超過微處理器外部數(shù)據(jù)總線的寬度。6.1總線的概念和結(jié)構(gòu)形態(tài)6.1.1總線的基本概念[例1].（1）某總線在一個(gè)總線周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于一個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為33MHz，總線帶寬是多少?

（2）如果一個(gè)總線周期中并行傳送64位數(shù)據(jù)，總線時(shí)鐘頻率升為66MHz，總線帶寬是多少?[解]：（1）設(shè)總線帶寬用Dr表示，總線時(shí)鐘周期用T=1/f表示，一個(gè)總線周期傳送的數(shù)據(jù)量用D表示，根據(jù)定義可得：

Dr=D/T=D×f=4B×33×106/s=132MB/s（2）64位=8BDr=D×f=8B×66×106/s=528MB/s6.1總線的概念和結(jié)構(gòu)形態(tài)6.1.2總線的連接方式→解決如何把速度各異的設(shè)備與CPU互聯(lián)；適配器（接口）→實(shí)現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步，并完成計(jì)算機(jī)和外設(shè)之間的所有數(shù)據(jù)傳送和控制。單機(jī)系統(tǒng)中總線結(jié)構(gòu)的兩種基本類型：單總線：使用一條單一的系統(tǒng)總線來連接CPU、內(nèi)存和I/O設(shè)備；多總線：在CPU、主存、I/O之間互聯(lián)采用多條總線。單總線結(jié)構(gòu)特點(diǎn)→在單總線結(jié)構(gòu)中，要求連接到總線上的邏輯部件必須高速運(yùn)行，以便在某些設(shè)備需要使用總線時(shí)，能迅速獲得總線控制權(quán)；而當(dāng)不再使用總線時(shí)，能迅速放棄總線控制權(quán)。否則，由于一條總線由多種功能部件共用，可能導(dǎo)致很大的時(shí)間延遲。易于擴(kuò)展成多CPU系統(tǒng)；6.1總線的概念和結(jié)構(gòu)形態(tài)6.1.2總線的連接方式多總線→在CPU、主存、I/O之間互聯(lián)采用多條總線,如右圖所示：高速的CPU總線→用于CPU和cache之間；系統(tǒng)總線→主存連在其上；高速總線→可以連接高速LAN、視頻接口、圖形接口、SCSI接口、Firewire接口。高速總線通過擴(kuò)充總線接口與擴(kuò)充總線相連，擴(kuò)充總線上可以連接串行方式工作的I/O設(shè)備。橋→實(shí)質(zhì)上是一種具有速度緩沖、電平轉(zhuǎn)換、控制協(xié)議轉(zhuǎn)換的邏輯電路;通過橋，CPU總線、系統(tǒng)總線和高速總線彼此相連。擴(kuò)充總線→通過擴(kuò)充總線接口與高速總線相連的總線，主要用于連接多個(gè)串行方式工作的I/O設(shè)備。多總線結(jié)構(gòu)體現(xiàn)了高速、中速、低速設(shè)備連接到不同的總線上同時(shí)進(jìn)行工作，以提高總線的效率和吞吐量，而且處理器結(jié)構(gòu)的變化不影響高速總線。6.1總線的概念和結(jié)構(gòu)形態(tài)6.1.3總線的內(nèi)部結(jié)構(gòu)

早期總線的內(nèi)部結(jié)構(gòu)如圖6.3所示,它實(shí)際上是處理器芯片引腳的延伸，是處理器與I/O設(shè)備適配器的通道。這種簡單的總線一般也由50～100條線組成，這些線按其功能可分為三類→地址線(單向的)、數(shù)據(jù)線(雙向的)

和控制線(每根是單向的)

。6.1總線的概念和結(jié)構(gòu)形態(tài)6.1.3總線的內(nèi)部結(jié)構(gòu)早期總線結(jié)構(gòu)存在以下幾種不足之處：.CPU是總線上惟一的主控者。即使后來增加了具有簡單仲裁邏輯的DMA控制器以支持DMA傳送，但仍不能滿足多CPU環(huán)境的要求。.總線信號是CPU引腳信號的延伸，故總線結(jié)構(gòu)緊密與CPU相關(guān)，通用性較差。6.1總線的概念和結(jié)構(gòu)形態(tài)6.1.3總線的內(nèi)部結(jié)構(gòu)當(dāng)代流行的總線內(nèi)部結(jié)構(gòu)由四部分組成，如下圖所示：數(shù)據(jù)傳送總線→由32條地址線、32或64條數(shù)據(jù)線、若干控制線組成；通常把64位數(shù)據(jù)線的低32位數(shù)據(jù)線與地址線復(fù)用。仲裁總線→由總線請求線和總線授權(quán)線組成。中斷和同步總線→由中斷請求線和中斷許可線組成。公用線→由時(shí)鐘信號線、電源線、地線、系統(tǒng)復(fù)用線等組成。6.1總線的概念和結(jié)構(gòu)形態(tài)6.1.4總線結(jié)構(gòu)實(shí)例大多數(shù)計(jì)算機(jī)采用了分層次的多總線結(jié)構(gòu)。下圖是一個(gè)三層次的多總線結(jié)構(gòu)即有CPU總線、PCI總線和ISA總線。(1)CPU總線→是一個(gè)64位數(shù)據(jù)線和32位地址線的同步總線，又稱CPU-存儲器總線，總線頻率66.6MHz或60MHz,CPU主控。(2)

PCI總線→32/64位的同步總線,數(shù)據(jù)線與地址線分時(shí)復(fù)用,用于連接高速的I/O設(shè)備模塊，采用集中仲裁，總線頻率33.3MHz，PCI總線仲裁器主控。(3)ISA總線→用于連接低速的I/O設(shè)備模塊。北橋→鏈接CPU總線和PCI總線；南橋→鏈接ISA總線和PCI總線；6.2總線接口6.2.1信息傳送方式計(jì)算機(jī)系統(tǒng)中，0/1信息在傳輸過程中的表示方法主要有“高低電平”、“有無脈沖”；傳輸信息基本有三種方式：(1).串行傳送→使用一條傳輸線，采用脈沖傳送；連續(xù)多個(gè)0的判斷：指定位時(shí)間的方法，而且低位在前；拆卸：發(fā)送方完成數(shù)據(jù)的并-串轉(zhuǎn)換；裝配：接收方完成數(shù)據(jù)的串-并轉(zhuǎn)換；主要優(yōu)點(diǎn)：只需要一條傳輸線，這一點(diǎn)對長距離傳輸顯得特別重要，不管傳送的數(shù)據(jù)量有多少，只需要一條傳輸線，成本比較低廉。主要缺點(diǎn)：速度慢。(2).并行傳送→每一數(shù)據(jù)位需要一條傳輸線，一般采用電位傳送；(3)分時(shí)傳送→一是指數(shù)據(jù)和地址分時(shí)復(fù)用總線，二是指共享總線的設(shè)備分時(shí)復(fù)用總線；出于速度和效率上的考慮，系統(tǒng)總線上傳送的信息必須采用并行傳送方式。6.2總線接口6.2.2總線接口的基本概念I(lǐng)/O接口模塊簡稱“I/O接口”或“適配器”→廣義而言，“I/O接口”是指CPU、主存和外圍設(shè)備之間通過系統(tǒng)總線進(jìn)行連接的標(biāo)準(zhǔn)化邏輯部件。接口起著“轉(zhuǎn)換器”的作用；接口的典型功能：控制、緩沖、狀態(tài)、轉(zhuǎn)換、整理、程序中斷。一個(gè)適配器的兩個(gè)接口：一個(gè)同系統(tǒng)總線相連，采用并行方式，另外一個(gè)同設(shè)備相連，可能采用并行方式或是串行方式。一個(gè)適配器可接一個(gè)或多個(gè)外設(shè)；外設(shè)內(nèi)部的設(shè)備控制器→根據(jù)CPU發(fā)來的各種信息控制外設(shè)的各種操作；6.2總線接口6.2.2總線接口的基本概念[例2]利用串行方式傳送字符（如圖），每秒鐘傳送的比特（bit）位數(shù)常稱為波特率。假設(shè)數(shù)據(jù)傳送速率是120個(gè)字符/秒，每一個(gè)字符格式規(guī)定包含10個(gè)比特位（起始位、停止位、8個(gè)數(shù)據(jù)位），問傳送的波特率是多少?每個(gè)比特位占用的時(shí)間是多少?[解]：波特率為：10位×120/秒=1200波特;每個(gè)比特位占用的時(shí)間Td是波特率的倒數(shù)：Td=1/1200=0.833×10-3s=0.833ms;6.3總線的仲裁連接到總線上的功能模塊有主動和被動兩種形態(tài)，其中主方可以啟動一個(gè)總線周期，而從方只能響應(yīng)主方請求。每次的總線操作只能有一個(gè)主方，但可以有多個(gè)從方。例如：CPU可以是主方也可以是從方，主存永遠(yuǎn)是從方；為了解決多個(gè)功能模塊爭用總線的問題，設(shè)置了總線仲裁部件。仲裁的依據(jù)→(1).優(yōu)先級、(2).公平策略；按照總線仲裁電路的位置不同，仲裁方式分為集中式和分布式兩種。集中式→總線上有一個(gè)集中的總線仲裁器，每個(gè)功能模塊有2條線與總線控制器相連，一是總線請求線BR，一是總線授權(quán)線BG；分布式→總線上沒有集中的總線仲裁器，每個(gè)功能模塊都有自己的仲裁器和仲裁號，多個(gè)仲裁器競爭使用總線?？偩€占用期→主方持續(xù)控制總線的時(shí)間。6.3總線的仲裁6.3.1集中式仲裁→有三種方式鏈?zhǔn)讲樵兎绞?、?jì)數(shù)器定時(shí)查詢方式和獨(dú)立請求方式；(1).鏈?zhǔn)讲樵兎绞健?/p>

離中央仲裁器最近的設(shè)備具有最高優(yōu)先權(quán)，離總線控制器越遠(yuǎn)，優(yōu)先權(quán)越低。BS線為1表示總線被占用，BG線完成逐次查詢；優(yōu)點(diǎn)→只用很少幾根線就能按一定優(yōu)先次序?qū)崿F(xiàn)總線控制，并且這種鏈?zhǔn)浇Y(jié)構(gòu)很容易擴(kuò)充設(shè)備。缺點(diǎn)→是對詢問鏈的電路故障很敏感，優(yōu)先級固定。6.3總線的仲裁6.3.1集中式仲裁(2).計(jì)數(shù)器定時(shí)查詢方式：總線上的任一設(shè)備要求使用總線時(shí)，通過BR線發(fā)出總線請求。中央仲裁器接到請求信號以后，在BS線為“0”的情況下讓計(jì)數(shù)器開始計(jì)數(shù)，計(jì)數(shù)值通過一組設(shè)備地址線發(fā)向各設(shè)備。每個(gè)設(shè)備接口都有一個(gè)設(shè)備地址判別電路，若設(shè)備地址線上的計(jì)數(shù)值與請求總線的設(shè)備地址值一致，則該設(shè)備BS線置“1”，獲得了總線使用權(quán)，此時(shí)中止計(jì)數(shù)查詢。每次計(jì)數(shù)可以從“0”開始，也可以從中止點(diǎn)開發(fā)始。計(jì)數(shù)值如果從“0”開始，各設(shè)備的優(yōu)先次序與鏈?zhǔn)讲樵兎ㄏ嗤?，?yōu)先級的順序是固定的，如果從中止點(diǎn)開始，則每個(gè)設(shè)備使用總線的優(yōu)先級相等。計(jì)數(shù)器的初值也可用程序來設(shè)置，這可以方便地改變優(yōu)先次序，但這種靈活性是以增加線數(shù)為代價(jià)的?？煞奖愕母淖儍?yōu)先級。6.3總線的仲裁6.3.1集中式仲裁(3).獨(dú)立請求方式→

每一個(gè)共享總線的設(shè)備均有一對總線請求線BRi和總線授權(quán)線BGi。當(dāng)設(shè)備要求使用總線時(shí)，便發(fā)出該設(shè)備的請求信號。總線仲裁器中有一個(gè)排隊(duì)電路，它根據(jù)一定的優(yōu)先次序決定首先響應(yīng)哪個(gè)設(shè)備的請求，給設(shè)備以授權(quán)信號BGi。優(yōu)點(diǎn)主要是：(a).響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備所花費(fèi)的時(shí)間少，用不著一個(gè)設(shè)備接一個(gè)設(shè)備地查詢。(b).對優(yōu)先次序的控制也是相當(dāng)靈活的，它可以預(yù)先固定，例如BR0優(yōu)先級最高，BR1次之…BRn最低；也可以通過程序來改變優(yōu)先次序；還可以用屏蔽（禁止）某個(gè)請求的辦法，不響應(yīng)來自無效設(shè)備的請求。當(dāng)代總線標(biāo)準(zhǔn)普遍采用獨(dú)立請求方式。6.3總線的仲裁6.3.2分布式仲裁分布式仲裁不需要集中的總線仲裁器，而是多個(gè)仲裁器競爭使用總線。當(dāng)它們有總線請求時(shí)，把它們唯一的仲裁號發(fā)送到共享的仲裁總線上，每個(gè)仲裁器將仲裁總線上得到的號與自己的號進(jìn)行比較。如果仲裁總線上的號大，則它的總線請求不予響應(yīng)，并撤消它的仲裁號。最后，獲勝者的仲裁號保留在仲裁總線上。顯然，分布式仲裁是以優(yōu)先級仲裁策略為基礎(chǔ)。6.3總線的仲裁

6.3.2分布式仲裁所有參與本次競爭的各主設(shè)備將設(shè)備競爭號CN取反后打到仲裁總線AB上，以實(shí)現(xiàn)“線或”邏輯。AB線低電平時(shí)表示至少有一個(gè)主設(shè)備的CNi為1，AB線高電平時(shí)表示所有主設(shè)備的CNi為0。競爭時(shí)CN與AB逐位比較，從最高位（b7）至最低位（b0）以一維菊花鏈方式進(jìn)行，只有上一位競爭得勝者Wi+1位為1。當(dāng)CNi=1，或CNi=0且ABi為高電平時(shí),才使Wi位為1。若Wi=0時(shí)，將一直向下傳遞，使其競爭號后面的低位不能送上AB線。競爭不到的設(shè)備自動撤除其競爭號。在競爭期間，由于W位輸入的作用，各設(shè)備在其內(nèi)部的CN線上保留其競爭號并不破壞AB線上的信息。由于參加競爭的各設(shè)備速度不一致，這個(gè)比較過程反復(fù)(自動)進(jìn)行，才有最后穩(wěn)定的結(jié)果。競爭期的時(shí)間要足夠，保證最慢的設(shè)備也能參與競爭。6.4總線的定時(shí)和數(shù)據(jù)傳送模式6.4.1總線的定時(shí)總線的信息傳送過程：

請求總線→總線仲裁→尋址→信息傳送→狀態(tài)返回;定時(shí)→事件出現(xiàn)在總線上的時(shí)序關(guān)系;分為:同步定時(shí)、異步定時(shí);同步定時(shí)→事件出現(xiàn)在總線上的時(shí)刻由總線時(shí)鐘信號決定，每個(gè)功能模塊何時(shí)發(fā)送和接受信息都由統(tǒng)一時(shí)鐘規(guī)定；傳輸速率快；總線周期→完成一次總線操作所用的時(shí)間。一個(gè)總線周期由若干個(gè)(一般為4)時(shí)鐘周期構(gòu)成，一個(gè)指令周期由若干個(gè)總線周期構(gòu)成；同步定時(shí)的總線周期長度固定；圖例中的所有事件一般出現(xiàn)在時(shí)鐘信號的上升沿；讀/寫周期都是占3個(gè)時(shí)鐘周期；注意→同步定時(shí)適用于、各功能模塊速度接近的情況；6.4總線的定時(shí)和數(shù)據(jù)傳送模式異步定時(shí)→后一事件出現(xiàn)在總線上的時(shí)刻由前一事件決定；需要建立應(yīng)答式或互鎖機(jī)制，不需要統(tǒng)一的公共時(shí)鐘信號；總線時(shí)鐘長度不固定；傳輸速率相對較慢；圖例中的讀/寫周期占幾個(gè)時(shí)鐘周期取決于設(shè)備；特點(diǎn)→允許同一總線上的各個(gè)功能模塊速度差異較大，但總線比較復(fù)雜；6.4.1總線的定時(shí)6.4總線的定時(shí)和數(shù)據(jù)傳送模式6.4.1總線的定時(shí)[例3]某CPU采用集中式仲裁方式，使用獨(dú)立請求與菊花鏈查詢相結(jié)合的二維總線控制結(jié)構(gòu)。每一對請求線BRi和授權(quán)線BGi組成一對菊花鏈查詢電路。每一根請求線可以被若干個(gè)傳輸速率接近的設(shè)備共享。當(dāng)這些設(shè)備要求傳送時(shí)通過BRi線向仲裁器發(fā)出請求，對應(yīng)的BGi線則串行查詢每個(gè)設(shè)備，從而確定哪個(gè)設(shè)備享有總線控制權(quán)。請分析說明圖6.14所示的總線仲裁時(shí)序圖。6.4總線的定時(shí)和數(shù)據(jù)傳送模式6.4.1總線的定時(shí)[例3]解：從時(shí)序圖看出，該總線采用異步定時(shí)協(xié)議。當(dāng)某個(gè)設(shè)備請求使用總線時(shí)，在該設(shè)備所屬的請求線上發(fā)出申請信號BRi(1)。CPU按優(yōu)先原則同意后給出授權(quán)信號BGi作為回答(2)。BGi鏈?zhǔn)讲樵兏髟O(shè)備，并上升從設(shè)備回答SACK信號證實(shí)已收到BGi信號(3)。CPU接到SACK信號后下降BG作為回答(4)。在總線“忙”標(biāo)志BBSY為“0”情況該設(shè)備上升BBSY，表示該設(shè)備獲得了總線控制權(quán)，成為控制總線的主設(shè)備(5)。在設(shè)備用完總線后，下降BBSY和SACK(6)釋放總線。在上述選擇主設(shè)備過程中，可能現(xiàn)行的主從設(shè)備正在進(jìn)行傳送。此時(shí)需等待現(xiàn)行傳送結(jié)束，即現(xiàn)行主設(shè)備下降BBSY信號后(7)，新的主設(shè)備才能上升BBSY，獲得總線控制權(quán)。6.4總線的定時(shí)和數(shù)據(jù)傳送模式6.4.2總線數(shù)據(jù)傳送模式(1).讀、寫操作模式：讀操作→數(shù)據(jù)由從方傳送到主方；寫操作→數(shù)據(jù)由主方傳送到從方。一般，主方先用一個(gè)總線周期發(fā)出命令和從方地址，經(jīng)過一定的延時(shí)后再開始數(shù)據(jù)傳送總線周期。為了提高總線利用率，減少延時(shí)損失，主方完成尋址總線周期后可讓出總線控制權(quán)，以使其他主方完成更緊迫的操作。然后再重新競爭總線，完成數(shù)據(jù)傳送總線周期。(2).塊傳送操作模式：只需給出塊的起始地址，然后對固定塊長度的數(shù)據(jù)一個(gè)接一個(gè)地傳送。若主方是CPU、從方是存儲器，這種塊傳送方式稱為猝發(fā)式傳送，其塊長一般固定為數(shù)據(jù)線寬度(即存儲器字長)的4倍。6.4總線的定時(shí)和數(shù)據(jù)傳送模式6.4.2總線數(shù)據(jù)傳送模式(3).寫后讀-讀修改寫操作模式：這是兩種組合操作。只給出地址一次（表示同一地址），或進(jìn)行先寫后讀，或進(jìn)行先讀后寫。前者用于校驗(yàn)?zāi)康?，后者用于多道程序系統(tǒng)中對共享存儲資源的保護(hù)。這兩種操作和猝發(fā)式操作一樣，主方掌管總線直到整個(gè)操作完成。(4).廣播、廣集操作模式：一般而言，數(shù)據(jù)傳送只有一個(gè)主方和一個(gè)從方?？偩€允許一個(gè)主方對多個(gè)從方進(jìn)行寫操作，則這種操作稱為廣播。將選定的多個(gè)從方數(shù)據(jù)在總線上完成AND或OR操作以便檢測多個(gè)中斷源，這種操作稱為廣集。6.5HOST總線和PCI總線6.5.1多總線結(jié)構(gòu)下圖是典型的多總線結(jié)構(gòu)框圖。實(shí)際上，這也是高檔PC機(jī)和服務(wù)器的主板總線框圖。整個(gè)系統(tǒng)有三種不同的總線：HOST總線、PCI總線、LAGACY總線；6.5HOST總線和PCI總線6.5.1多總線結(jié)構(gòu)1、HOST總線(宿主總線)→別名有“CPU總線、系統(tǒng)總線、主存總線、前端總線”等，它不僅連接主存，而且可連接多個(gè)CPU，它是“北橋”芯片和CPU的信息通道，它是一個(gè)64位數(shù)據(jù)線和32位地址線的同步總線?？偩€上還接有L2級cache，主存與cache控制器芯片。后者用來管理CPU對主存和cache的存取操作。CPU擁有HOST總線的控制權(quán)，在必要情況下可放棄總線控制權(quán)；2、PCI總線(PeripheralComponentInterconnect外設(shè)部件互連標(biāo)準(zhǔn)

)→它是一個(gè)與處理器無關(guān)的高速外圍總線，它連接各種高速PCI設(shè)備，PCI設(shè)備可以是主設(shè)備，也可以是從設(shè)備，或兼而有之。是至關(guān)重要的層間總線。它采用同步時(shí)序協(xié)議和集中式仲裁策略，利用橋可以實(shí)現(xiàn)總線間的猝發(fā)式傳送，并具有自動配置能力。寫操作時(shí)，橋把上層總線的寫周期先緩存起來，以后的時(shí)間再在下層總線上生成寫周期，即延遲寫。讀操作時(shí)，橋可早于上層總線，直接在下層總線上進(jìn)行預(yù)讀。無論延遲寫和預(yù)讀，橋的作用可使所有的存取都按CPU的需要出現(xiàn)在總線上。PCI設(shè)備中不存在DMA傳送方式；系統(tǒng)中允許有多條PCI總線，它們可以使用HOST橋(北橋)與HOST總線相連，也可使用PCI/PCI橋(南橋)與另一PCI總線相連，也可使用PCI/LAGACY橋(南橋)與LAGACY總線相連，從而得以擴(kuò)充PCI總線負(fù)載能力。6.5HOST總線和PCI總線6.5.1多總線結(jié)構(gòu)3、LAGACY總線→可以是ISA、EISA、MCA等性能較低的傳統(tǒng)總線，以充分利用各種適配卡，支持中、低速I/O設(shè)備。多總線結(jié)構(gòu)中的橋→連接兩條總線，是一個(gè)總線轉(zhuǎn)換部件，橋的結(jié)構(gòu)既可以十分簡單，也可以相當(dāng)復(fù)雜；其作用至關(guān)重要，主要是完成信號緩沖、信號電平轉(zhuǎn)換、規(guī)程轉(zhuǎn)換、數(shù)據(jù)快存、裝拆數(shù)據(jù)，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任一總線主設(shè)備都能看到同樣的一份地址表等等；一句話就是實(shí)現(xiàn)不同總線上的不同設(shè)備之間進(jìn)行信息交換。北橋→又名“HOST橋”、“PCI總線控制器”，含有中央仲裁器，離CPU最近，連接HOST總線和PCI總線。南橋(PCI/PCI)→連接PCI總線和PCI總線。南橋(PCI/LAGACY)

→連接PCI總線和LAGACY總線。6.5HOST總線和PCI總線6.5.2PCI總線信號必有類信號參見P201表6.1，此外還有16種可選類信號；總線周期類型→由C/BE#線上的命令給出；總線周期長度→一個(gè)總線周期由一個(gè)地址期和若干個(gè)數(shù)據(jù)期組成；長度取決于周期類型和FRAME#(幀)、IRDY#(主就緒)、TRDY#(目標(biāo)就緒)等信號；6.5.3總線周期類型PCI總線周期由當(dāng)前被授權(quán)的主設(shè)備發(fā)起。PCI支持任何主設(shè)備和從設(shè)備之間點(diǎn)到點(diǎn)的對等訪問，也支持某些主設(shè)備的廣播讀寫。(1).存儲器讀/寫總線周期→以猝發(fā)式傳送為基本機(jī)制，依次猝發(fā)式傳送總線周期通常由一個(gè)地址期和一個(gè)或幾個(gè)數(shù)據(jù)期組成。存儲器讀/寫周期的解釋，取決于PCI總線上的存儲器控制器/cache之間的PCI傳輸協(xié)議。如果支持，則存儲器讀/寫一般是通過cache來進(jìn)行；否則，是以數(shù)據(jù)塊非緩存方式來傳輸。

(2).存儲器寫和使無效周期→與存儲器寫周期的區(qū)別在于，該周期不僅保證一個(gè)完整的cache行被寫入，而且在總線上廣播“無效”信息，命令其他cache中的同一行地址變?yōu)闊o效。6.5HOST總線和PCI總線6.5.3總線周期類型(3).特殊周期→用于設(shè)備將其信息（如狀態(tài)信息）廣播到多個(gè)目標(biāo)方。它是一個(gè)特殊的寫操作，不需要目標(biāo)方響應(yīng)。但各目標(biāo)方須立即使用此信息，無權(quán)中止寫操作過程。(4).配置讀/寫周期→PCI有三個(gè)相互獨(dú)立的地址空間，即存儲器、I/O、配置空間。所有PCI設(shè)備必須提供配置空間，而多功能設(shè)備要為每一實(shí)現(xiàn)功能提供一個(gè)配置空間。配置空間是256個(gè)內(nèi)部寄存器，用于保存系統(tǒng)初始化期間設(shè)置的配置參數(shù)。CPU通過HOST橋的兩個(gè)32位專用寄存器來訪問PCI設(shè)備的配置空間。即HOST橋根據(jù)CPU提供的這兩個(gè)寄存器的值，生成PCI總線的配置讀/寫周期，完成配置數(shù)據(jù)的讀出或?qū)懭氩僮鳌?5).雙地址周期→用于主方指示它正在使用的64位地址。6.5HOST總線和PCI總線6.5.4總線周期操作6.5HOST總線和PCI總線PCI總線周期的操作過程有如下特點(diǎn)：(1)采用同步時(shí)序協(xié)議→總線時(shí)鐘周期以上跳沿開始，半個(gè)周期高電平，半個(gè)周期低電平?？偩€上所有事件，即信號電平轉(zhuǎn)換出現(xiàn)在時(shí)鐘信號的下跳沿時(shí)刻，而對信號的采樣出現(xiàn)在時(shí)鐘信號的上跳沿時(shí)刻。(2)總線周期由被授權(quán)的主方啟動→以幀F(xiàn)RAME#信號變?yōu)橛行碇甘疽粋€(gè)總線周期的開始。(3)一個(gè)總線周期由一個(gè)地址期和一個(gè)或多個(gè)數(shù)據(jù)期組成→在地址期內(nèi)除給出目標(biāo)地址外，還在C/BE#線上給出總線命令以指明總線周期類型。(4)地址期為一個(gè)總線時(shí)鐘周期→一個(gè)數(shù)據(jù)期在沒有等待狀態(tài)下也是一個(gè)時(shí)鐘周期。一次數(shù)據(jù)傳送是在掛鉤信號IRDY#和TRDY#都有效情況下完成，任一信號無效（在時(shí)鐘上跳沿被對方采樣到），都將加入等待狀態(tài)。(5)總線周期長度由主方確定→在總線周期期間FRAME#持續(xù)有效，但在最后一個(gè)數(shù)據(jù)期開始前撤除。即以FRAME#無效后，IRDY#也變?yōu)闊o效的時(shí)刻表明一個(gè)總線周期結(jié)束。由此可見，PCI的數(shù)據(jù)傳送以猝發(fā)式傳送為基本機(jī)制，單一數(shù)據(jù)傳送反而成為猝發(fā)式傳送的一個(gè)特例。并且PCI具有無限制的猝發(fā)能力，猝發(fā)長度由主方確定，沒有對猝發(fā)長度加以固定限制。(6)主方啟動一個(gè)總線周期時(shí)要求目標(biāo)方確認(rèn)→即在FRAME#變?yōu)橛行Ш湍繕?biāo)地址送上AD線后，目標(biāo)方在延遲一個(gè)時(shí)鐘周期后必須以DEVSEL#信號有效予以響應(yīng)。否則，主設(shè)備中止總線周期。(7)主方結(jié)束一個(gè)總線周期時(shí)不要求目標(biāo)方確認(rèn)→目標(biāo)方采樣到FRAME#信號已變?yōu)闊o效時(shí)，即知道下一數(shù)據(jù)傳送是最后一個(gè)數(shù)據(jù)期。目標(biāo)方傳輸速度跟不上主方速度，可用TRDY#無效通知主方加入等待狀態(tài)時(shí)鐘周期。當(dāng)目標(biāo)方出現(xiàn)故障不能進(jìn)行傳輸時(shí)，以STOP#信號有效通知主方中止總線周期。總目錄6.5HOST總線和PCI總線6.5.5總線仲裁PCI總線采用集中式仲裁方式，每個(gè)PCI主設(shè)備都有獨(dú)立的REQ#（總線請求）和GNT#（總線授權(quán)）兩條信號線與中央仲裁器相連。由中央仲裁器根據(jù)一定的算法對各主設(shè)備的申請進(jìn)行仲裁，決定把總線使用權(quán)授予誰。但PCI標(biāo)準(zhǔn)并沒有規(guī)定仲裁算法。6.6InfiniBand標(biāo)準(zhǔn)6.5HOST總線和PCI總線6.6InfiniBand標(biāo)準(zhǔn)*第六章小結(jié)總線是構(gòu)成計(jì)算機(jī)系統(tǒng)