數(shù)字邏輯電路概論t

數(shù)字邏輯電路概論t第一頁(yè)，共二十六頁(yè)，編輯于2023年，星期六概論

第一章數(shù)制和編碼

第二章邏輯代數(shù)基礎(chǔ)

《數(shù)字邏輯電路》課程補(bǔ)充材料

第三章組合邏輯電路的分析與設(shè)計(jì)

第四章同步時(shí)序電路的分析

第五章同步時(shí)序電路的設(shè)計(jì)

第六章異步時(shí)序電路的分析與設(shè)計(jì)

第七章可編程邏輯器件PLD

第八章數(shù)字系統(tǒng)設(shè)計(jì)第二頁(yè)，共二十六頁(yè)，編輯于2023年，星期六緒論一、關(guān)于課程：1.課程名稱：數(shù)字邏輯電路

DigitalLogicCircuits課程主要任務(wù)：

系統(tǒng)地介紹數(shù)字系統(tǒng)設(shè)計(jì)的理論知識(shí)；培養(yǎng)學(xué)生解決數(shù)字電路實(shí)現(xiàn)問(wèn)題的實(shí)踐能力；

能夠獨(dú)立的設(shè)計(jì)并實(shí)現(xiàn)一個(gè)具體的邏輯功能部件或數(shù)字系統(tǒng)。第三頁(yè)，共二十六頁(yè)，編輯于2023年，星期六3.研究的內(nèi)容：關(guān)于“數(shù)字Digital”

模擬量analogvalue和模擬電路

analogcircuit

數(shù)字量digitalvalue和數(shù)字電路digitalcircuit

?

模擬量的特點(diǎn)：連續(xù)不斷的物理量(隨著時(shí)間變化)。?

數(shù)字量的特點(diǎn)：離散的、不連續(xù)的物理量，被抽象

為在任何時(shí)刻只有兩個(gè)離散值：用

0和1、高和低、真和假、H和L、T和F，等表示。第四頁(yè)，共二十六頁(yè)，編輯于2023年，星期六?模擬電路：處理隨時(shí)間變化的信號(hào)，信號(hào)值可以是在一定范圍內(nèi)連續(xù)變化的電壓、電流或其他參量。模擬電路包括基本放大電路、功率放大電路、模擬運(yùn)算電路、有源濾波器、信號(hào)發(fā)生器等。模擬電路易受外界環(huán)境因素、自身老化等因素影響。模擬電路工作在器件（如三極管）的線性工作區(qū)域。第五頁(yè)，共二十六頁(yè)，編輯于2023年，星期六?

數(shù)字電路和數(shù)字系統(tǒng)：數(shù)字電路由模擬部件構(gòu)成，處理的是模擬電壓和電流。實(shí)際上它的電流和電壓也是在一定范圍內(nèi)連續(xù)變化的。但在數(shù)字電路和系統(tǒng)的設(shè)計(jì)過(guò)程中我們假設(shè)它們不是連續(xù)變化的。（忽略模擬行為特性）也就是說(shuō)所謂的“數(shù)字化抽象”使得模擬行為特性在多數(shù)情況下可被忽略，因此電路可建模成好像只處理“0”和“1”一樣。數(shù)字電路工作在器件（如三極管）的非線性工作區(qū)（飽和區(qū)和截止區(qū)）。第六頁(yè)，共二十六頁(yè)，編輯于2023年，星期六例：電子線路中的晶體管工作示意圖，如下：ViVoVILVIHVOHVOL模擬部分：放大開(kāi)關(guān)部分：截止，Vi=0Vo=1開(kāi)關(guān)部分：飽和，Vi=1Vo=0注意：a模擬器件和模擬系統(tǒng)是處理模擬信號(hào)的。b晶體管的開(kāi)關(guān)特性是數(shù)字電路研究的重點(diǎn)，上例中物理量已邏輯約定

成邏輯量0和1。c

數(shù)字電路具有模擬電路的特性，如時(shí)間延遲問(wèn)題。ViVoVcciBiCiE第七頁(yè)，共二十六頁(yè)，編輯于2023年，星期六

這個(gè)三極管電路起到了邏輯取反的作用：Vi＝0時(shí)Vo＝1；Vi＝1時(shí)Vo＝0。可作為一個(gè)非門。

對(duì)于一個(gè)標(biāo)準(zhǔn)門（Gate），其邏輯0（1）對(duì)應(yīng)輸出電壓值并不一定是某一具體電壓值，它可以是在某一電壓范圍內(nèi)，而這一電壓范圍能夠被其它門識(shí)別為邏輯0（1）。見(jiàn)左下圖。不同器件有不同的邏輯0/邏輯1的電壓范圍。只要某器件的輸出位在另一器件輸入的邏輯0/1電壓范圍內(nèi)，該輸出將起到0（或1）的作用。模擬電子電路設(shè)計(jì)：確保邏輯門輸出的邏輯信號(hào)在合適的電壓范圍內(nèi)（如在下一級(jí)輸入的要求范圍內(nèi)）；同時(shí)識(shí)別在合適區(qū)域內(nèi)的輸入邏輯信號(hào)。數(shù)字設(shè)計(jì)：只需一定的模擬電路知識(shí)以確定設(shè)備工作在規(guī)范要求的環(huán)境中。ViVoVcciBiCiE第八頁(yè)，共二十六頁(yè)，編輯于2023年，星期六②

關(guān)于“邏輯logic”?研究“因果”關(guān)系，即邏輯關(guān)系。輸入量、輸出量均為邏輯量；

三種基本因果關(guān)系：

邏輯與:只有決定事物結(jié)果的全部條件同時(shí)具備時(shí)，結(jié)果才會(huì)發(fā)生。

邏輯或:在決定事物結(jié)果的諸條件中只要有任一個(gè)滿足，結(jié)果就會(huì)發(fā)生。

邏輯非:只要某一條件具備了，結(jié)果便不發(fā)生；而此條件不具備時(shí)，結(jié)果就會(huì)發(fā)生。

邏輯量是邏輯狀態(tài)的表示。

在二值邏輯中，只有兩種狀態(tài)，并且這兩種狀態(tài)互不相容，分別用0－狀態(tài)和1－狀態(tài)表示。0狀態(tài)一般表示邏輯狀態(tài)的假或無(wú)效；1狀態(tài)一般表示邏輯狀態(tài)的真或有效。第九頁(yè)，共二十六頁(yè)，編輯于2023年，星期六?通過(guò)邏輯運(yùn)算，實(shí)現(xiàn)其邏輯關(guān)系，即邏輯代數(shù)；

把與、或、非看作是邏輯變量間的最基本運(yùn)算，可將邏輯關(guān)系寫(xiě)成：二值邏輯只有決定結(jié)果的兩個(gè)條件A和B同時(shí)具備，即同時(shí)有效：A=1，B=1，則結(jié)果會(huì)發(fā)生，即結(jié)果有效：Y=1。若兩者中只有一個(gè)有效：A=1,B=0或A=0,B=1，則結(jié)果不會(huì)發(fā)生，即無(wú)效：Y=0。若兩者均無(wú)效：A=0,B=0，則結(jié)果不發(fā)生：Y=0。A=1,B=1則Y=1A=1,B=0則Y=1A=0,B=1則Y=1A=0,B=0則Y=0決定Y的只有一個(gè)條件AA=0則Y=1A=1則Y=0?邏輯是由邏輯量、邏輯關(guān)系和邏輯運(yùn)算所組成的集合。?邏輯分為許多類型，其中最簡(jiǎn)單的是二值邏輯運(yùn)算，也稱二值布爾代數(shù)，又稱開(kāi)關(guān)代數(shù)。如：真/假、開(kāi)/關(guān)、高/低、有/無(wú)，1/0，等。（第2章）第十頁(yè)，共二十六頁(yè)，編輯于2023年，星期六由若干邏輯部件構(gòu)成，能夠?qū)?shù)字信息進(jìn)行加工、傳送及存儲(chǔ)的物理設(shè)備。由于這種邏輯加工(即邏輯運(yùn)算)是建立在一套完整的邏輯理論(即邏輯代數(shù))基礎(chǔ)上，這種科學(xué)的嚴(yán)密性保證了系統(tǒng)的準(zhǔn)確性和可靠性，并易于控制。④關(guān)于“數(shù)字邏輯電路digitallogiccircuit”通過(guò)討論數(shù)字電路中輸入信號(hào)與輸出信號(hào)之間的邏輯關(guān)系，運(yùn)用數(shù)字邏輯的基本原理和基本方法，設(shè)計(jì)出實(shí)現(xiàn)特定邏輯要求的邏輯器件（電路），最終完成一個(gè)完整的數(shù)字系統(tǒng)。③關(guān)于“數(shù)字系統(tǒng)digitalsystem”第十一頁(yè)，共二十六頁(yè)，編輯于2023年，星期六利用TTL等模擬器件的截止區(qū)和飽和區(qū)特性，將器件的輸入/輸出電壓分別歸為邏輯0和邏輯1。然后利用TTL器件的不同連接形成實(shí)現(xiàn)二值邏輯的不同運(yùn)算（與、或、非）的邏輯部件，進(jìn)而實(shí)現(xiàn)更復(fù)雜的邏輯運(yùn)算，從而實(shí)現(xiàn)邏輯功能。模擬電壓/電流0、1邏輯量與或非門更復(fù)雜邏輯數(shù)字系統(tǒng)TTL開(kāi)關(guān)特性多個(gè)TTL連接多個(gè)門連接不同邏輯功能第十二頁(yè)，共二十六頁(yè)，編輯于2023年，星期六⑤數(shù)字電路與模擬電路相比有什么優(yōu)點(diǎn)呢？穩(wěn)定性好

設(shè)計(jì)得好的數(shù)字電路，若給定一組確定的輸入，總會(huì)給出相同的輸出結(jié)果（邏輯關(guān)系）。而模擬電路則表現(xiàn)得總是不太穩(wěn)定，其輸出還受溫度、電源電壓、器件老化等諸多因素影響。速度快

目前的數(shù)字器件運(yùn)行速度非?？?。晶體管的開(kāi)關(guān)速度已經(jīng)小于10ps。用這樣快速的晶體管制造的復(fù)雜數(shù)字電路系統(tǒng)可以在2ns中對(duì)輸入產(chǎn)生響應(yīng)。也就是說(shuō)在一秒鐘內(nèi)可以產(chǎn)生500兆次輸出。（2ns＝10ps×200）集成度高且成本低

數(shù)字電路可以在一個(gè)很小的空間里提供許多功能。常用的電路均可以設(shè)計(jì)成集成電路芯片，且生產(chǎn)成本很小。現(xiàn)在市場(chǎng)上有許多用過(guò)就丟棄的計(jì)算器、手表、會(huì)唱歌的圣誕卡片等都是這一類產(chǎn)品。第十三頁(yè)，共二十六頁(yè)，編輯于2023年，星期六設(shè)計(jì)容易

數(shù)字設(shè)計(jì)，即邏輯設(shè)計(jì)，輸入輸出要求合乎邏輯，并不需要特別的數(shù)學(xué)技巧。尤其是規(guī)模小的數(shù)字電路的邏輯特性很容易明白，也不需要很深入地了解諸如電容、晶體管和許多其他器件的微積分模型。功能靈活

當(dāng)把實(shí)際問(wèn)題簡(jiǎn)化為數(shù)字形式，就可以通過(guò)空間和時(shí)間上的一系列邏輯步驟加以處理。例如：很容易設(shè)計(jì)一個(gè)數(shù)字電路對(duì)一段錄音進(jìn)行加密，只有知道密碼的人才能聽(tīng)出。但若只用模擬電路的技術(shù)要做到這點(diǎn)就很困難?？删幊绦詳?shù)字邏輯的設(shè)計(jì)完全可以用硬件描述語(yǔ)言HDL來(lái)編程，還可以編寫(xiě)它的可綜合模型、仿真模型，并通過(guò)運(yùn)行程序來(lái)驗(yàn)證設(shè)計(jì)的正確性，然后把它下載到CPLD或FPGA上，或者作成專用的IC。第十四頁(yè)，共二十六頁(yè)，編輯于2023年，星期六硬線邏輯：由與門、或門、觸發(fā)器、MSI、LSI等基本邏輯部件構(gòu)成的邏輯系統(tǒng)。4.本課程在學(xué)科體系中的地位第十五頁(yè)，共二十六頁(yè)，編輯于2023年，星期六4.本課程在學(xué)科體系中的地位重點(diǎn)研究這些基本邏輯部件——“邏輯門”的外部功能；并由“門”構(gòu)建更大的功能級(jí)模塊部件，如加法器、運(yùn)算器或控制器等。第十六頁(yè)，共二十六頁(yè)，編輯于2023年，星期六綜上所述“數(shù)字邏輯電路”是一門集數(shù)字電子技術(shù)、邏輯分析方法、計(jì)算機(jī)組成科學(xué)為一體的專業(yè)課程，研究在計(jì)算機(jī)體系結(jié)構(gòu)、數(shù)字系統(tǒng)中部件級(jí)的分析和設(shè)計(jì)方法。第十七頁(yè)，共二十六頁(yè)，編輯于2023年，星期六5.

數(shù)字系統(tǒng)的層次化結(jié)構(gòu)設(shè)計(jì)：邏輯部件簡(jiǎn)單的數(shù)字系統(tǒng)，如汽車尾燈、交通燈控、廣告燈箱等較復(fù)雜的數(shù)字系統(tǒng)，如單片機(jī)工控、測(cè)試等帶有簡(jiǎn)單編程的系統(tǒng)。復(fù)雜的數(shù)字系統(tǒng)，如計(jì)算機(jī)系統(tǒng)，要研究其“組成”和“系統(tǒng)結(jié)構(gòu)”。第5級(jí)復(fù)雜系統(tǒng)：從第2級(jí)到第4級(jí)的功能部件第4級(jí)更復(fù)雜的功能邏輯單元，如微處理器(VLSI)第3級(jí)功能邏輯單元，如加法器、計(jì)數(shù)器、乘法器(MSI與LSI)第2級(jí)功能邏輯單元，如門，與門、非門，及觸發(fā)器(SSI)第1級(jí)電子元件，如晶體管、二極管、電阻、電容(元件級(jí))SSI：等效包含1到20個(gè)門。MSI：等效包含20到200個(gè)門。LSI：等效包含200到200000或更多的門。VLSI：具有超過(guò)1000000個(gè)晶體管的IC一定是VLSI。第十八頁(yè)，共二十六頁(yè)，編輯于2023年，星期六數(shù)字系統(tǒng)層次化結(jié)構(gòu)結(jié)構(gòu)域復(fù)雜系統(tǒng)：從第2級(jí)到第4級(jí)的功能部件系統(tǒng)級(jí)：CPU、存儲(chǔ)器更復(fù)雜的功能邏輯單元，如微處理器算法級(jí)：控制器、網(wǎng)表功能邏輯單元，如加法器、計(jì)數(shù)器、乘法器RTL級(jí)：ALU、寄存器、MUX功能邏輯單元，如門，與門、非門，及觸發(fā)器邏輯級(jí)：門、觸發(fā)器電子元件，如晶體管、二極管、電阻、電容電路級(jí)：晶體管描述部件或系統(tǒng)的三個(gè)充分必要條件，也就是從不同角度充分描述部件或系統(tǒng)：行為域、結(jié)構(gòu)域、物理域。第十九頁(yè)，共二十六頁(yè)，編輯于2023年，星期六行為域：強(qiáng)調(diào)行為，說(shuō)明電路功能，即電路的輸入/輸出關(guān)系，但與該行為

的實(shí)現(xiàn)無(wú)關(guān)。結(jié)構(gòu)域：對(duì)組成電路的各部件及部件間的拓?fù)溥B接關(guān)系進(jìn)行描述，給出互

連功能部件的層次關(guān)系。物理域：提供生產(chǎn)和制造物理實(shí)體所需要的信息，如幾何布局或拓?fù)浼s束

等，即空間的物理布局和物理特性，沒(méi)有任何功能部件的概念。第二十頁(yè)，共二十六頁(yè)，編輯于2023年，星期六第二十一頁(yè)，共二十六頁(yè)，編輯于2023年，星期六二、教材及參考書(shū)目：

數(shù)字邏輯（第三版）.鮑家元毛文林張琴編著.北京：高等教育出版社.2011.6《DigitalDesign--Principles&Practices(ThirdEdition)》.JohnF.Wakerly.北京：高等教育出版社.2001年《DigitallogicalCircuitAnalysis&Design》.VictorP.Nelson.北京：清華大學(xué)出版社.1997年

MIT開(kāi)放式課程鏡像網(wǎng)站——課程編號(hào)6.111/OcwWeb/Electrical-Engineering-and-Computer-Science/6-111Spring2004/CourseHome/index.htm

/OcwWeb/Electrical-Engineering-and-Computer-Science/6-111Spring-2006/CourseHome/index.htm

第二十二頁(yè)，共二十六頁(yè)，編輯于2023年，星期六三、全書(shū)各章總述概論

總述《數(shù)字邏輯電路》課程的主要任務(wù)、研究目的、研究的內(nèi)容，以及學(xué)習(xí)方法。第一章數(shù)制和編碼

數(shù)字系統(tǒng)主要處理二進(jìn)制數(shù)據(jù)（binarydigits－0s和1s）。數(shù)字系統(tǒng)設(shè)計(jì)者應(yīng)在二進(jìn)制數(shù)據(jù)和現(xiàn)實(shí)生活中的數(shù)、事件、條件之間建立一種聯(lián)系。也就是要知道如何在二進(jìn)制數(shù)字系統(tǒng)中表示并處理我們?nèi)粘Ｊ煜さ臄?shù)值量（如非二進(jìn)制數(shù)據(jù)、事件、條件等）。

主要介紹：不同進(jìn)位計(jì)數(shù)制之間的相互轉(zhuǎn)換；二進(jìn)制帶符號(hào)數(shù)的代碼表示（用數(shù)據(jù)位表示符號(hào)）及其加減運(yùn)算；十進(jìn)制的常用二進(jìn)制代碼；可靠性編碼（具有檢錯(cuò)、糾錯(cuò)能力的編碼）。第二十三頁(yè)，共二十六頁(yè)，編輯于2023年，星期六第二章邏輯代數(shù)基礎(chǔ)

邏輯代數(shù)是二值邏輯運(yùn)算中的基本數(shù)學(xué)工具，它廣泛應(yīng)用于數(shù)字系統(tǒng)的分析和設(shè)計(jì)中。