模擬實(shí)訓(xùn)第五講

模擬實(shí)訓(xùn)第五講第一頁，共三十五頁，編輯于2023年，星期六開始前……無需去背DRC規(guī)則文件任何時(shí)候都要有條理的存放文件第二頁，共三十五頁，編輯于2023年，星期六內(nèi)容版圖驗(yàn)證概述DRACULADRC——設(shè)計(jì)規(guī)則檢查L(zhǎng)VS——版圖電路圖比較LPE——版圖寄生參數(shù)提取PRE——寄生電阻提取實(shí)訓(xùn)第三頁，共三十五頁，編輯于2023年，星期六(1)為什么要版圖驗(yàn)證版圖設(shè)計(jì)中即使很微小的錯(cuò)誤，會(huì)使制造的芯片報(bào)廢制造一塊掩膜版需要很高的費(fèi)用芯片制造周期也很長(zhǎng)為了降低成本、縮短流片時(shí)間必須保證制版數(shù)據(jù)準(zhǔn)確無誤必須進(jìn)行版圖驗(yàn)證采用專門的軟件工具，對(duì)設(shè)計(jì)的版圖進(jìn)行驗(yàn)證是否符合設(shè)計(jì)規(guī)則是否和電路圖一致第四頁，共三十五頁，編輯于2023年，星期六(2)版圖驗(yàn)證工具簡(jiǎn)介可以進(jìn)行版圖驗(yàn)證的工具主要有：Diva、Dracula、Calibre和AssuraDiva是一個(gè)與版圖編輯器完全集成的交互式驗(yàn)證工具嵌入在Cadence的主題框架中在線驗(yàn)證，簡(jiǎn)單快捷但驗(yàn)證較為粗略Dracula驗(yàn)證系統(tǒng)目前是版圖布局驗(yàn)證的標(biāo)準(zhǔn)運(yùn)算能力強(qiáng)，能驗(yàn)證和提取較大電路使用不如Diva簡(jiǎn)便Calibre是Mentor公司開發(fā)的優(yōu)秀工具同時(shí)具有Diva和Dracula的優(yōu)點(diǎn)逐漸成為業(yè)界的選擇第五頁，共三十五頁，編輯于2023年，星期六(3)版圖驗(yàn)證流程第六頁，共三十五頁，編輯于2023年，星期六內(nèi)容版圖驗(yàn)證概述DRACULADRC——設(shè)計(jì)規(guī)則檢查L(zhǎng)VS——版圖電路圖比較LPE——版圖寄生參數(shù)提取PRE——寄生電阻提取實(shí)訓(xùn)第七頁，共三十五頁，編輯于2023年，星期六(1)Dracula的具體功能DRC：版圖設(shè)計(jì)規(guī)則檢查對(duì)版圖幾何圖形進(jìn)行檢查檢測(cè)無效器件檢測(cè)錯(cuò)誤的注入類型、襯底偏置、電源和地連接等LVS：版圖與電路圖對(duì)比保證版圖和電路圖的一致性需預(yù)先提取版圖和電路圖的網(wǎng)表LPE：版圖寄生參數(shù)提取計(jì)算和提取節(jié)點(diǎn)的固定電容、MOS管的柵極尺寸等以SPICE兼容的格式報(bào)告版圖寄生參數(shù)PRE：寄生電阻的提取與LPE不同，PRE提取導(dǎo)線的寄生電阻和導(dǎo)線間的寄生電容第八頁，共三十五頁，編輯于2023年，星期六(2)Dracula的交互窗口叫出Dracula界面DRC指令選項(xiàng)LVS指令選項(xiàng)LPE指令選項(xiàng)第九頁，共三十五頁，編輯于2023年，星期六(3)Dracula的輸入輸出數(shù)據(jù).sp由schematic生成.gds由layout生成.drc.lvs.lpe.pre由工藝廠商提供Setup獲取數(shù)據(jù)顯示錯(cuò)誤第十頁，共三十五頁，編輯于2023年，星期六內(nèi)容版圖驗(yàn)證概述DRACULADRC——設(shè)計(jì)規(guī)則檢查L(zhǎng)VS——版圖電路圖比較LPE——版圖寄生參數(shù)提取PRE——寄生電阻提取實(shí)訓(xùn)第十一頁，共三十五頁，編輯于2023年，星期六(1)DRC前的準(zhǔn)備工作建立用于存放數(shù)據(jù)文件的文件夾如：/home/lf/dracula/drc用于存放DRC驗(yàn)證產(chǎn)生的數(shù)據(jù)文件將Commandfiles（DRC.drc

LVS.lvs

LPE.lpe）拷到對(duì)應(yīng)的文件夾下錄像運(yùn)行Cadence，將版圖轉(zhuǎn)換為.gds文件放入/home/lf/dracula/gds文件夾錄像修改DRC.drc文件將INDISK改為.gds文件的存放路徑PRIMARY改為你的cell名稱PRINTFILE改為你的cell名稱錄像第十二頁，共三十五頁，編輯于2023年，星期六(2)使用Dracula進(jìn)行DRC操作流程在命令行下，進(jìn)入drc目錄(cddracula/drc)運(yùn)行PDRACULA(一定要大寫)鍵入/gDRC.drc(調(diào)入DRC規(guī)則文件)鍵入/f鍵入./>drc.log(運(yùn)行過程存入drc.log)開始運(yùn)行查看結(jié)果鍵入dtpadout_amplifier.sum查看DRC結(jié)果也可根據(jù)交互窗口的提示，在DRC.drc中找到對(duì)應(yīng)表述修改錯(cuò)誤反復(fù)直到修改完所有錯(cuò)誤為止再進(jìn)行一遍DRC檢查（一定要再次導(dǎo)出.gds文件）錄像第十三頁，共三十五頁，編輯于2023年，星期六(3)常見DRC錯(cuò)誤所有錯(cuò)誤均可在規(guī)則文件（DRC.drc）中找到對(duì)應(yīng)的解釋覆蓋面積錯(cuò)誤（可以忽略）一鋁間距錯(cuò)誤（錄像）通孔間距錯(cuò)誤（錄像）通孔間距錯(cuò)誤2（錄像）有源區(qū)注入距離錯(cuò)誤（錄像）第十四頁，共三十五頁，編輯于2023年，星期六內(nèi)容版圖驗(yàn)證概述DRACULADRC——設(shè)計(jì)規(guī)則檢查L(zhǎng)VS——版圖電路圖比較LPE——版圖寄生參數(shù)提取PRE——寄生電阻提取實(shí)訓(xùn)第十五頁，共三十五頁，編輯于2023年，星期六(1)LVS前的準(zhǔn)備工作建立用于存放LVS數(shù)據(jù)文件的文件夾LVS是將Schematic與Layout作對(duì)比運(yùn)行Cadence，將電路原理圖Schematic轉(zhuǎn)換為網(wǎng)表文件（后綴可為.sp）放入/home/lf/dracula/lvs文件夾將ResistorThresholdValue從默認(rèn)的2000改為0，其余保持默認(rèn)錄像修改LVS.lvs文件將INDISK改為.gds文件的存放路徑PRIMARY改為你的cell名稱PRINTFILE改為你的cell名稱錄像Layout→.gds

Schematic→.sp.gdsVS.sp第十六頁，共三十五頁，編輯于2023年，星期六(2)使用Dracula進(jìn)行LVS操作流程在命令行下，進(jìn)入lvs目錄(cddracula/lvs)運(yùn)行LOGLVS(一定要大寫)鍵入htv(生成dracula交互文件)鍵入ciramplifier.sp(調(diào)入前面生成的Schematic網(wǎng)表文件)鍵入conamplifier(網(wǎng)表的Cell名)鍵入x(退出)運(yùn)行PDRACULA鍵入/gLVS.lvsn(調(diào)入LVS規(guī)則文件)鍵入/f鍵入./>lvs.log開始運(yùn)行錄像第十七頁，共三十五頁，編輯于2023年，星期六(3)使用Dracula進(jìn)行LVS(續(xù))使用數(shù)據(jù)文檔查看結(jié)果鍵入dtpadout_amplifier.lvs查看LVS結(jié)果根據(jù)其中的描述，找到對(duì)應(yīng)的錯(cuò)誤使用交互窗口查看結(jié)果錄像修改錯(cuò)誤后再進(jìn)行LVS檢查，直到正確為止第十八頁，共三十五頁，編輯于2023年，星期六(4)常見LVS錯(cuò)誤推薦打開out_amplifier.lvs查看錯(cuò)誤PIN和LABLE的匹配錯(cuò)誤（錄像）MOS管模型名稱錯(cuò)誤（錄像）電容極板順序錯(cuò)誤修改后，一定要重新導(dǎo)出.gds或.sp文件LVS驗(yàn)證通過第十九頁，共三十五頁，編輯于2023年，星期六內(nèi)容版圖驗(yàn)證概述DRACULADRC——設(shè)計(jì)規(guī)則檢查L(zhǎng)VS——版圖電路圖比較LPE——版圖寄生參數(shù)提取PRE——寄生電阻提取實(shí)訓(xùn)第二十頁，共三十五頁，編輯于2023年，星期六(1)LPE前的準(zhǔn)備工作建立用于存放LPE數(shù)據(jù)文件的文件夾，導(dǎo)出Schematic網(wǎng)表LPE提取過程分為三階段LVS比對(duì)與器件匹配器件創(chuàng)建與提取輸出SPICE格式文件LPENET.DAT修改LPE.lpe文件將INDISK改為.gds文件的存放路徑PRIMARY改為你的cell名稱PRINTFILE改為你的cell名稱錄像第二十一頁，共三十五頁，編輯于2023年，星期六(2)使用Dracula進(jìn)行LPE操作流程在命令行下，進(jìn)入lpe目錄(cddracula/lpe)運(yùn)行LOGLVS(一定要大寫)鍵入ciramplifier.sp(調(diào)入Schematic網(wǎng)表文件)鍵入conamplifier(網(wǎng)表的Cell名)鍵入x(退出)運(yùn)行PDRACULA鍵入/gLPE.lpen(調(diào)入LPE規(guī)則文件)鍵入/f鍵入./>lpe.log開始運(yùn)行第二十二頁，共三十五頁，編輯于2023年，星期六(3)使用Dracula進(jìn)行LPE(續(xù))使用數(shù)據(jù)文檔查看結(jié)果鍵入dtpadLPENET.DAT查看提取寄生參數(shù)后的網(wǎng)表錄像LPENET.DAT是SPICE格式的文件提取了CMOS源、漏尺寸提取了各節(jié)點(diǎn)寄生電容（柵電容CGB漏電容CDB源電容CSB）AD:漏擴(kuò)散區(qū)面積AS:源擴(kuò)散區(qū)面積PD:漏結(jié)的周長(zhǎng)PS:源結(jié)的周長(zhǎng)第二十三頁，共三十五頁，編輯于2023年，星期六內(nèi)容版圖驗(yàn)證概述DRACULADRC——設(shè)計(jì)規(guī)則檢查L(zhǎng)VS——版圖電路圖比較LPE——版圖寄生參數(shù)提取PRE——寄生電阻提取實(shí)訓(xùn)第二十四頁，共三十五頁，編輯于2023年，星期六(1)PRE前的準(zhǔn)備工作建立用于存放PRE數(shù)據(jù)文件的文件夾導(dǎo)出Schematic網(wǎng)表將Commandfiles（PRE.pre）拷到該文件夾下PRE提取過程分為三階段LVS比對(duì)與器件匹配線電容、電阻的創(chuàng)建與提取輸出SPICE格式文件PRENET.DAT修改PRE.pre文件將INDISK改為.gds文件的存放路徑PRIMARY改為你的cell名稱PRINTFILE改為你的cell名稱第二十五頁，共三十五頁，編輯于2023年，星期六(2)使用Dracula進(jìn)行PRE操作流程在命令行下，進(jìn)入pre目錄(cddracula/pre)運(yùn)行LOGLVS(一定要大寫)鍵入ciramplifier.sp(調(diào)入Schematic網(wǎng)表文件)鍵入conamplifier(網(wǎng)表的Cell名)鍵入x(退出)運(yùn)行PDRACULA鍵入/gPRE.pren(調(diào)入LPE規(guī)則文件)鍵入/f鍵入./>pre.log開始運(yùn)行第二十六頁，共三十五頁，編輯于2023年，星期六(3)PRENET.DAT第二十七頁，共三十五頁，編輯于2023年，星期六內(nèi)容版圖驗(yàn)證概述DRACULADRC——設(shè)計(jì)規(guī)則檢查L(zhǎng)VS——版圖電路圖比較LPE——版圖寄生參數(shù)提取PRE——寄生電阻提取實(shí)訓(xùn)第二十八頁，共三十五頁，編輯于2023年，星期六(1)兩級(jí)運(yùn)放的后仿以Lab2：兩級(jí)CMOS運(yùn)算放大器的設(shè)計(jì)為例掌握DRACULA的DRC、LVS、LPE使用方法更深入理解Lab4所授版圖回顧SPICE的用法對(duì)比前仿與后仿結(jié)果第二十九頁，共三十五頁，編輯于2023年，星期六(2)后仿網(wǎng)表的準(zhǔn)備將PRENET.DAT更名為amp-aft.sp（前仿網(wǎng)表amp-pre.sp）做必要更改刪除注釋部分，僅保留器件描述更改VDD!與GND!為VDD、VSS添加庫添加偏置管放入激勵(lì)電源VDD與VSS直流偏置交流信號(hào)錄像第三十頁，共三十五頁，編輯于2023年，星期六(3)交流仿真在網(wǎng)表中添加控制語句

.ACDEC10011000x

.PRINTACVP(VOUT)VDB(VOUT)

.OPTION

POST=2

NOMOD

.OP仿真結(jié)果錄像第三十一頁，共三十五頁，編輯于2023年，星期六(4)擺率和建立時(shí)間按圖示電路編寫網(wǎng)表VVINVIN+0PULSE-2.52.50N1N1N5U10UX1VIN+VOUTVOUTBIASVDDVSSAMP

.tran10N100U

.optionPOST=2NOMOD前仿結(jié)果建立時(shí)間453ns擺率SR+為11.6V/μsSR-為-9.09V/μs后仿結(jié)果建立時(shí)間472ns擺率SR+為11V/μsSR-為-8.73V/μs錄像第三十二頁，共三十五頁，編輯于2023年，星期六(5)CMRR與PSRRCMRR仿真結(jié)果前