總線與總線標準課件

第四章總線與總線標準4.1有關(guān)總線的基本概念總線和總線操作總線分組及功能總線周期與指令周期、時鐘周期的關(guān)系總線時序3◆總線

——在收、發(fā)模塊/設備間傳送信息的一組公用信號線。

總線的特點在于其公用性，即它同時掛接多個模塊或設備?！艨偩€操作

——在主控器（如CPU、DMAC等）控制下通過各級總線進行的信息傳送（數(shù)據(jù)讀寫）操作。

微機系統(tǒng)中的各種操作大都是總線操作。4.1有關(guān)總線的基本概念4.1.1總線和總線操作4

同一時刻，一套總線上只能允許在一個主控模塊或設備控制下進行信息傳送。當有多個主控模塊/設備都要求使用總線傳輸信息時，一方面要分時占用，另一方面則要進行總線仲裁。4.1.1總線和總線操作◆總線操作周期

——完成一次總線操作所需的時間。

總線操作是按總線周期一個節(jié)拍一個節(jié)拍進行的。5

總線請求與獲準尋址傳數(shù)結(jié)束（撤出總線）總線操作四階段◆總線操作四階段及控制

為了確保這4個階段正確推進，必須施加總線操作控制。總線握手總線仲裁4.1.1總線和總線操作6用于把數(shù)據(jù)送入或送出MPU，為雙向總線。用于指定數(shù)據(jù)送往或來自何處，為MPU發(fā)出的單向總線。讀寫控制線數(shù)據(jù)傳輸握手線總線判決線中斷控制線DMA控制線因MPU型號的不同而不同，正是CB的不同特性決定了各種MPU不同的接口特點?？刂瓶偩€CB：地址總線AB：數(shù)據(jù)總線DB：4.1.2總線分組及功能4.1.2總線分組及功能74.1.3總線周期與指令周期、時鐘周期的關(guān)系

三種周期關(guān)系：

時鐘周期≤總線周期≤指令周期時鐘周期——計算機定時工作的最小時間單位，主頻的倒數(shù)。通常稱之為一個T狀態(tài)。總線周期——主控器對存儲器或I/O端口完成一次讀/寫操作所需的時間，是微機中完成一步完整操作的最小時間單位。也叫機器周期。指令周期——一條指令從取指開始至執(zhí)行完畢所需的時間。三種周期內(nèi)涵84.1.4總線時序

——指與完成總線操作有關(guān)的地址線、數(shù)據(jù)線、讀寫控制線和時鐘線等總線信號相互之間的定時關(guān)系。

——一般用時序圖(波形圖)表示。

了解CPU總線的操作時序?qū)τ诶斫夂驼莆罩噶畹膱?zhí)行過程十分必要，對于自行設計和開發(fā)微機應用系統(tǒng)更是必不可少的。

（因為任何硬件的設計不僅要保證邏輯功能的正確，還必須保證各總線信號之間時序上是相配的，保證定時關(guān)系完全正確，否則它們?nèi)詫⒉荒苷９ぷ鳌＃?.1.4總線時序

讀命令(1)同步式數(shù)據(jù)輸入T1總線傳輸周期T2T3T4

時鐘

地址

數(shù)據(jù)

數(shù)據(jù)(2)同步式數(shù)據(jù)輸出T1總線傳輸周期T2T3T4

時鐘

地址

寫命令總線評價指標總線帶寬（BW）總線的帶寬指的是單位時間內(nèi)總線上可傳送的數(shù)據(jù)量，即我們常說的每秒鐘傳送多少字節(jié)。單位是字節(jié)/秒（B/s）或兆字節(jié)/秒（MB/s）。與總線帶寬密切相關(guān)的兩個概念是總線寬度和總線的工作頻率?？偩€寬度（W）總線的寬度指的是總線能同時傳送的數(shù)據(jù)位數(shù)，即我們常說的16位、32位、64位等總線寬度的概念。在工作頻率固定的條件下，總線的帶寬與總線的寬度成正比?？偩€工作頻率（f）總線的工作頻率即總線的時鐘頻率，以MHz為單位。它是指用于協(xié)調(diào)總線上的各種操作的時鐘信號的頻率。工作頻率越高則總線工作速度越快。總線帶寬、總線寬度、總線工作頻率三者之間的關(guān)系就像高速公路上的車流量、車道數(shù)和車速的關(guān)系。車流量取決于車道數(shù)和車速，車道數(shù)越多、車速越快則車流量越大。同樣，總線帶寬取決于總線寬度和工作頻率，總線寬度越寬，工作頻率越高，則總線帶寬越大。單方面提高總線的寬度或工作頻率都只能部分提高總線的帶寬，并容易達到各自的極限。只有兩者配合才能使總線的帶寬得到更大的提升?？偩€評價指標總線評價指標總線帶寬的計算公式如下：

BW=（W/8）×f/每個存取周期的時鐘數(shù)【例】總線時鐘頻率為100MHz的32位總線，若每兩個時鐘周期完成一次總線存取操作，則：

總線帶寬=32/8×100/2=200MB/s。8088/8086總線性能8088為8位數(shù)據(jù)總線；8086為16位數(shù)據(jù)總線；假設CPU的主時鐘為10MHz，則一個時鐘周期為T=1/f=1/(10x106)=100ns所以，一個總線周期至少為4x100ns=400ns；則8086計算機的總線寬度為：W=16位；總線頻率為：f=10MHz；總線帶寬：BW=（16/8）*10MHz/4=5MHz;4.2總線操作控制總線仲裁總線握手164.2.1總線仲裁

——在多個總線控制器同時提出總線請求時，以一定的優(yōu)先算法確定哪個應獲得對總線的控制權(quán)。如果沒有總線仲裁，很容易產(chǎn)生總線沖突。

總線沖突：在總線上同時又兩個或兩個以上的模塊要傳送相互矛盾的信息時引起的沖突。4.2.1總線仲裁

目的是確保任何時刻總線上最多只有一個主控器控制總線，而決不出現(xiàn)多個主控器同時占用總線的現(xiàn)象。所以換句話說，總線仲裁的目的也就是要防止總線沖突。17常見的總線仲裁協(xié)定：◆"菊花鏈"仲裁(串行仲裁)◆并行仲裁◆并串行二維仲裁4.2.1總線仲裁下節(jié)18

這種仲裁法又有二線菊花鏈、三線菊花鏈、四線菊花鏈之分。實際中以三線菊花鏈應用最廣。1)三線菊花鏈仲裁原理4.2.1總線仲裁1."菊花鏈"仲裁(串行仲裁)總線總線仲裁

器BGBGIN1BRBBC1BGOUT1BGIN2C2CnBGOUT2BGINnBCLK(總線時鐘)BB

-總線忙BR-總線請求BG-總線允許192)仲裁定時圖三線菊花鏈仲裁協(xié)定典型定時圖4.2.1總線仲裁backBB

-總線忙BR-總線請求BG-總線允許203)總線時鐘線(BCLK)的作用：控制總線操作速度限制了鏈路上允許串入的Ci個數(shù)N：N≤TBCLKΔtTBCLK為總線時鐘周期Δt

為每個主控模塊Ci的平均傳輸延時4.2.1總線仲裁back214)菊花鏈仲裁的優(yōu)缺點簡單。無論多少個主控器，均只需3根控制線。易于擴充。增加主控設備時，只需掛到總線上即可。優(yōu)點：鏈路上任一環(huán)節(jié)發(fā)生故障，將阻止其后面的設備獲得總線控制權(quán)。鏈路連好后，優(yōu)先級結(jié)構(gòu)不能改變，容易出現(xiàn)

"飽餓"不均。響應速度較慢，系統(tǒng)中能容納的主控設備數(shù)受時鐘頻率限制。缺點：4.2.1總線仲裁back22針對上述缺點，出現(xiàn)了改進型---循環(huán)菊花鏈判優(yōu)：突出優(yōu)點：優(yōu)先權(quán)隨每個周期動態(tài)改變，各Ci地位平等，機會均等。4.2.1總線仲裁back循環(huán)菊花鏈仲裁示意圖總線局部總線仲裁器LBA1LBA2LBAnC1C2CnBGBRBBBCLKBG232.并行仲裁(獨立請求仲裁)1)特點：

每個Ci均有自己獨立的BR、BG線與總線仲裁器相連。4.2.1總線仲裁back總線總線仲裁器BR1BG1BR2BG2BRnBGnBBBCLKC1C2Cn242)仲裁原理

仲裁器直接識別各Ci請求，仲裁后直接向選中的Ci發(fā)BGi；Ci撤消BRi，升起B(yǎng)Bi，使BB有效；Ci用完后，撤消BBi，仲裁器撤消BGi，為下次仲裁作準備。3)仲裁器仲裁算法4.2.1總線仲裁back固定優(yōu)先級算法循環(huán)優(yōu)先級算法軟硬件均可實現(xiàn)，但多用硬件實現(xiàn)254)優(yōu)缺點優(yōu)點：響應速度快，適于實時性要求高的多處理機系統(tǒng)使用；

主控器故障只影響自己，不影響全局。缺點：控制線多，邏輯復雜，故主控器較多時不適用；仲裁器設計好后，不易擴充。263.并串行二維仲裁總線仲裁器BR1BG1BR2BG2INOUTINC1C2C3C4去下一臺設備去下一臺設備OUTOUTININOUTBCLKBB4.2.1總線仲裁back1）特點

將所有主控器分成若干組，組內(nèi)串行，組間并行。272）優(yōu)點

兼具有串行法和并行法的優(yōu)越性，既有較好的靈活性、可擴展性，又可容納較多的設備而不使結(jié)構(gòu)過于復雜，還有較快的響應速度。4.2.1總線仲裁284.2.2總線握手——旨在解決主模塊取得總線控制權(quán)后，如何控制每個總線操作周期中數(shù)據(jù)傳送的開始和結(jié)束，以實現(xiàn)主從模塊間可靠的尋址和數(shù)據(jù)傳輸問題。

常見的總線握手方法：同步總線協(xié)定異步總線協(xié)定半同步總線協(xié)定周期分裂式總線協(xié)定下節(jié)4.2.2總線握手294.2.2總線握手1.同步總線協(xié)定---最簡單、最易實現(xiàn)的一種總線握手技術(shù)1)特點

總線系統(tǒng)中只用一個時鐘信號源作為同步控制源，其前、后沿分別指明一個總線操作周期的開始和結(jié)束，主、從模塊都受它統(tǒng)一控制。2)信號定時關(guān)系

back30同步總線的信號定時關(guān)系同步總線的操作周期應為：Tbus≥Tsetup+Thold+Taccess4.2.2總線握手back

地址、數(shù)據(jù)信號和一些讀寫命令信號相對于CP信號的前沿和后沿分別要有一定的建立時間和保持時間。313)優(yōu)缺點為解決這一矛盾，較好的辦法是采用總線異步握手技術(shù)。簡單、易實現(xiàn);速度快，適于高速運行需要。（完成一次總線操作只需一個來回行程(讀)

或一個單程(寫)。）優(yōu)點：適應性較差。缺點：4.2.2總線握手back（時鐘頻率只能按最慢的模塊要求來確定，所有快速設備都只能遷就最低速設備來運行；而一旦設計好后，總線上不能再接更低速的設備。）322.異步總線協(xié)定常用的是全互鎖異步協(xié)定。1)特點：

主控器和受控器采用一問一答的方式工作。因此要求主、受控器分別要發(fā)出至少一個控制信號，通過兩者互為因果的交替變化、一問一答來保證可靠傳輸。4.2.2總線握手back332)信號定時圖4.2.2總線握手back343)優(yōu)缺點適應性好，多種速度的設備都能在系統(tǒng)中協(xié)調(diào)工作，且以各自的最佳速度運行。數(shù)據(jù)傳輸高度可靠優(yōu)點：每次總線操作要經(jīng)2個來回行程，傳輸延遲是同步協(xié)定的2倍。4.2.2總線握手back缺點：35*3.半同步總線協(xié)定---綜合同步、異步協(xié)定兩者的優(yōu)點而產(chǎn)生的一種混合式總線握手協(xié)定。

1）典型的半同步總線定時圖4.2.2總線握手back362）特點

從宏觀上看與異步協(xié)定十分相似，靠“時鐘”和“等待”這兩個一主一從信號的互鎖來控制總線周期的長短；但從微觀上看，又是按同步總線的方式工作，真正的總線操作過程只在時鐘脈沖一個信號控制下完成。3）優(yōu)點

兼具有同步總線的速度和異步總線的可靠性、適應性：對于快速設備就像同步總線一樣，只由時鐘信號單獨控制，用一個來回行程即可實現(xiàn)主、從模塊之間的成功握手；而對于慢速設備，又像異步總線一樣，利用WAIT控制信號可方便地改變總線的周期。4.2.2總線握手back37*4.周期分裂式總線協(xié)定——是從提高總線利用率出發(fā)提出的。前三種協(xié)定的共同特點是：

在整個總線讀/寫周期中，總線一直被發(fā)出讀/寫命令的主控器所控制、占用。4.2.2總線握手back

這部分時間的浪費在速度要求很高的多微機系統(tǒng)中是相當可惜的，為此，提出了周期分裂式協(xié)定。

而實際上，并非整個操作周期中都要使用總線，進行基本操作中的某些步驟時，總線處于空閑狀態(tài)。381)基本思想：

將讀周期分成兩個獨立的傳輸子周期，兩者間的空閑時間將總線讓給其它主控器。2)總線定時圖(讀周期）4.2.2總線握手back393)特點每個子周期實質(zhì)上就是一個單方向信息流的"寫"周期。1個寫周期=1個M→S的傳輸子周期1個讀周期=2個分裂的寫周期1個M→S1個S→M4.2.2總線握手back404)優(yōu)缺點

所以，這種協(xié)定在普通微機中很少用，一般只用在具有多處理器結(jié)構(gòu)的一些高性能小型機和高檔微機中。

既能適應慢速設備又能保持快速同步協(xié)定的優(yōu)點；

在系統(tǒng)總線上有多個主控模塊的情況下，可基本消除總線的空閑等待時間，大大提高總線利用率，增強系統(tǒng)整體性能。優(yōu)點：

上述優(yōu)點是以增加主控和受控模塊的邏輯復雜性為代價的；

每個子周期中傳輸?shù)男畔⒘勘韧ǔＧ闆r下有所增加，故對單個主控器或單個總線操作周期來說，不僅不能加速，反而可能減速。缺點：4.2.2總線握手back4.38086總線工作原理8086/8088的一個總線周期至少由4個T狀態(tài)組成，即至少由4個時鐘周期構(gòu)成。每個T狀態(tài)完成不同的任務。8086/8088的管腳圖8086/8088的總線構(gòu)成8088CPU:地址線與數(shù)據(jù)線復用：AD0~AD7；高地址線：A8~A19；8086CPU：地址線與數(shù)據(jù)線復用：AD0~AD15；高地址線：A16~A19；控制線：BHE：高位數(shù)據(jù)線有效；WR：寫信號線；RD：讀信號線；DT/R：發(fā)送/接收，控制數(shù)據(jù)方向；DEN：總線收發(fā)器將其作為輸出允許信號；ALE：地址/數(shù)據(jù)選通；HOLD：總線保持請求信號輸入；HOLDA：總線保持響應信號輸出；8086總線讀時序8086總線讀時序8086總線寫時序8086總線寫時序最小模式下的系統(tǒng)總線構(gòu)成494.480X86系列微機系統(tǒng)的標準總線總線按其在系統(tǒng)中的位置及功能不同，一般可分為三級：芯片級總線：利用它把芯片連成模塊模塊級總線：利用它把主板和主板上各模塊連成微機系統(tǒng)級總線：利用它把多臺微機或設備連成微機系統(tǒng)

從微機應用角度看，最關(guān)心的是模塊級和系統(tǒng)級總線。I/O接口總線屬模塊級總線。目前應用最廣的PC系列機的I/O總線有局部總線和系統(tǒng)總線兩種。504.480X86系列微機系統(tǒng)的標準總線

為了適應數(shù)據(jù)寬度的增加和系統(tǒng)性能的提高，圍繞PC系列機依次推出的總線標準主要有XT總線、AT總線(ISA總線)、MCA總線、EISA總線、VL總線和PCI總線等。其中應用最多的是ISA系統(tǒng)總線和VL，PCI兩種局部總線。

各種標準總線從總體上看，其規(guī)范中都包含了信號系統(tǒng)、電氣特性和機械物理規(guī)格等一系列規(guī)定，而其信號系統(tǒng)的規(guī)定中又不外乎信號分類、數(shù)據(jù)寬度、地址空間、傳輸速率、總線仲裁、總線握手、信號定時和資源共享分配等內(nèi)容。514.4.1ISA總線(AT總線)ISA總線是對XT總線的擴展，以適應8/16位數(shù)據(jù)總線的要求。常見的286、386、486等微機都采用了這種標準總線。ISA總線的主要特點：1)具有比XT總線更強的支持能力，它能支持：64KI/O地址空間16M存儲器地址空間8位或16位數(shù)據(jù)存取15級硬中斷7級DMA通道產(chǎn)生I/O等待狀態(tài)2)是一種多主控總線4.4.1ISA總線(AT總線)523)可支持8種類型的總線周期：8位和16位的存儲器讀周期8位和16位的I/O讀周期8位和16位的存儲器寫周期8位和16位的I/O寫周期中斷周期(包括中斷請求周期和中斷響應周期)DMA周期存儲器刷新周期總線仲裁周期4.4.1ISA總線(AT總線)PC/AT(ISA)ISA總線（IndustryStandardArchitecture，工業(yè)標準架構(gòu)）采用8位和16位模式，它的最大數(shù)據(jù)傳輸率為8MBps和16MBps—今天來看這樣的性能低得不可思議，但在當時8MBps的速率綽綽有余，完全可滿足多個CPU共享系統(tǒng)資源的需要。ISA是標準化的總線技術(shù)，基本不存在什么兼容性問題，后來的兼容PC也無一例外都采用ISA技術(shù)作為系統(tǒng)總線。ISA總線一直貫穿286和386SX時代。544.4.2VL總線(VESA總線)VL總線是一個通用的全開放局部總線標準。

VL總線是為解決I/O總線傳輸瓶頸問題而推出的一種高速局部總線，掛在他上面的外設可以以CPU速度運行。VL總線作為一種局部總線，不是一個單獨的總線體系結(jié)構(gòu)，它是對ISA、EISA等系統(tǒng)總線的補充，只和系統(tǒng)總線共存于一個系統(tǒng)中，形成ISA/VL或EISA/VL等總線體系結(jié)構(gòu)。4.4.2VL總線(VESA總線)

PCI（PeripheralComponentInterconnect）是外設互連總線的簡稱，是為了滿足現(xiàn)代