計(jì)算機(jī)組成原理試題+答案

計(jì)算機(jī)組成原理考研試題（九）一、選擇題(共20分，每題1分)1.用戶與計(jì)算機(jī)通信的界面是______。A.CPU;B.外圍設(shè)備;C.應(yīng)用程序;D.系統(tǒng)程序。2.零地址運(yùn)算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自______。A.立即數(shù)和棧頂;B.暫存器;C.棧頂和次棧頂;D.程序計(jì)數(shù)器自動加+1。3.水平型微指令的特點(diǎn)是______。A.一次可以完成多個操作;B.微指令的操作控制字段不進(jìn)行編碼;C.微指令的格式簡短;D.微指令的格式較長。4.有些計(jì)算機(jī)將一部分軟件永恒地存于只讀存儲器中，稱之為______。A.硬件;B.軟件;C.固件;D.輔助存儲器。5.主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用______，主機(jī)與設(shè)備是串行工作的。A.程序查詢方式;B.中斷方式;C.DMA方式;D.通道。6.計(jì)算機(jī)中有關(guān)ALU的描述，______是正確的。A.只做算術(shù)運(yùn)算，不做邏輯運(yùn)算;B.只做加法;C.能存放運(yùn)算結(jié)果;D.以上答案都不對。7.所謂三總線結(jié)構(gòu)的計(jì)算機(jī)是指______。A.地址線、數(shù)據(jù)線和控制線三組傳輸線。B.I/O總線、主存總統(tǒng)和DMA總線三組傳輸線;C.I/O總線、主存總線和系統(tǒng)總線三組傳輸線;C.機(jī)器字長;D.存儲字長。15.在控制器的控制方式中，機(jī)器周期內(nèi)的時(shí)鐘周期個數(shù)可以不相同，這屬于______。A.同步控制;B.異步控制;C.聯(lián)合控制;D.人工控制。16.下列敘述中______是正確的。A.控制器產(chǎn)生的所有控制信號稱為微指令;B.微程序控制器比硬連線控制器更加靈活;C.微處理器的程序稱為微程序;D.指令就是微指令。17.CPU中的譯碼器主要用于______。A.地址譯碼;B.指令譯碼;C.選擇多路數(shù)據(jù)至ALU;D.數(shù)據(jù)譯碼。18.直接尋址的無條件轉(zhuǎn)移指令功能是將指令中的地址碼送入______。A.PC;B.地址寄存器;C.累加器;D.ALU。19.通道程序是由______組成。A.I/O指令;B.通道控制字(或稱通道指令);C.通道狀態(tài)字;D.微程序。20.在磁盤和磁帶兩種磁表面存儲器中，存取時(shí)間與存儲單元的物理位置有關(guān)，按存儲方式分，______。A.二者都是串行存取;B.磁盤是部分串行存取，磁帶是串行存取;C.磁帶是部分串行存取，磁盤是串行存取;D.二者都是并行存取。二、填空題(共20分，每題1分)1.完成一條指令一般分為A______周期和B______周期，前者完成C______操作，后者完成D______操作。2.常見的數(shù)據(jù)傳送類指令的功能可實(shí)現(xiàn)A______和B______之間，或C______和D______之間的數(shù)據(jù)傳送。3.微指令格式可分為A______型和B______型兩類，其中C______型微指令用較長的微程序結(jié)構(gòu)換取較短的微指令結(jié)構(gòu)。4.在Cache-主存的地址映象中，A______靈活性強(qiáng)，B______成本最高。5.若采用硬件向量法形成中斷服務(wù)程序的入口地址，則CPU在中斷周期需完成A______、B______和C______操作。6.某小數(shù)定點(diǎn)機(jī)，字長8位(含1位符號位)，當(dāng)機(jī)器數(shù)分別采用原碼、補(bǔ)碼和反碼時(shí)，其對應(yīng)的真值范圍分別是A______、B______、C______(均用十進(jìn)制表示)。三、名詞解釋(共10分，每題2分)1.時(shí)鐘周期2.刷新3.總線仲裁4.機(jī)器指令5.超流水線四、計(jì)算題(5分)設(shè)浮點(diǎn)數(shù)字長為32位，欲表示±6萬的十進(jìn)制數(shù)，在保證數(shù)的最大精度條件下，除階符、數(shù)符各取1位外，階碼和尾數(shù)各取幾位?按這樣分配，該浮點(diǎn)數(shù)溢出的條件是什么?五、簡答題(共15分)1.“在計(jì)算機(jī)中，原碼和反碼不能表示-1?！边@種說法是否正確，為什么?(2分)2.除了采用高速芯片外，分別指出存儲器、運(yùn)算器、控制器和I/O系統(tǒng)各自可采用什么方法提高機(jī)器速度，各舉一例簡要說明。(4分)3.異步通信與同步通信的主要區(qū)別是什么，說明通信雙方如何聯(lián)絡(luò)。(4分)4.在DMA方式中，CPU和DMA接口分時(shí)使用主存有幾種方法?簡要說明之。(5分)六、問答題(共20分)1.已知帶返轉(zhuǎn)指令的含義如下圖所示，寫出機(jī)器在完成帶返轉(zhuǎn)指令時(shí)，取指階段和執(zhí)行階段所需的全部微操作命令及節(jié)拍安排。如果采用微程序控制，需增加哪些微操作命令?(8分)2.(6分)(指令系統(tǒng)3)一條雙字長的取數(shù)指令(LDA)存于存儲器的100和101單元，其中第一個字為操作碼和尋址特征M，第二個字為形式地址。假設(shè)PC當(dāng)前值為100，變址寄存器XR的內(nèi)容為100，基址寄存器的內(nèi)容為200，存儲器各單元的內(nèi)容如下圖所示。寫出在下列尋址方式中，取數(shù)指令執(zhí)行結(jié)束后，累加器AC的內(nèi)容。3.(6分)設(shè)某機(jī)有四個中斷源A、B、C、D，其硬件排隊(duì)優(yōu)先次序?yàn)锳>B>C>D，現(xiàn)要求將中斷處理次序改為D>A>C>B。(1)寫出每個中斷源對應(yīng)的屏蔽字。(2)按下圖時(shí)間軸給出的四個中斷源的請求時(shí)刻，畫出CPU執(zhí)行程序的軌跡。設(shè)每個中斷源的中斷服務(wù)程序時(shí)間均為。七、設(shè)計(jì)題(10分)設(shè)CPU共有16根地址線和8根數(shù)據(jù)線，并用作訪存控制信號，作讀寫命令信號(高電平讀，低電平寫)。設(shè)計(jì)一個容量為32KB，地址范圍為0000H~7FFFH，且采用低位交叉編址的四體并行存儲器。要求：(1)采用下圖所列芯片，詳細(xì)畫出CPU和存儲芯片的連接圖。(2)指出圖中每個存儲芯片的容量及地址范圍(用十六進(jìn)制表示)。一、選擇題(共20分，每題1分)1.B2.C3.A4.C5.A6.D7.B8.A9.C10.B11.C12.D13.A14.B15.A16.B17.B18.A19.B20.B二、填空題(共20分，每空1分)1.A.取指B.執(zhí)行C.取指令和分析指令D.執(zhí)行指令2.A.寄存器B.寄存器C.寄存器D.存儲器3.A.垂直B.水平C.垂直4.A.全相聯(lián)映象B.全相聯(lián)映象5.A.保護(hù)程序斷點(diǎn)B.硬件關(guān)中斷C.向量地址送至PC6.6.A.-127/128～+127/128B.-1～+127/128三、名詞解釋(共10分，每題2分)1.時(shí)鐘周期答：時(shí)鐘周期：節(jié)拍，時(shí)鐘頻率的倒數(shù)，機(jī)器基本操作的最小單位。2.刷新答：動態(tài)RAM靠電容存儲電荷原理存儲信息，電容上的電荷要放電，信息即丟失。為了維持所存信息，需在一定時(shí)間(2ms)內(nèi)，將所存信息讀出再重新寫入(恢復(fù))，這一過程稱作刷新，刷新是一行一行進(jìn)行的，由CPU自動完成。3.總線仲裁答：總線仲裁即總線判優(yōu)，主要解決在多個主設(shè)備申請占用總線時(shí)，由總線控制器仲裁出優(yōu)先級別最高的設(shè)備，允許其占用總線。4.機(jī)器指令答：機(jī)器指令由0、1代碼組成，能被機(jī)器直接識別。機(jī)器指令可由有序微指令組成的微程序來解釋，微指令也是由0、1代碼組成，也能被機(jī)器直接識別。5.超流水線答：超流水線(Superpipelining)技術(shù)是將一些流水線寄存器插入到流水線段中，好比將流水線再分道，提高了原來流水線的速度，在一個時(shí)鐘周期內(nèi)一個功能部件被使用多次。四、計(jì)算題(5分)答：因?yàn)?的16次方=65536則±6萬的十進(jìn)制數(shù)需16位二進(jìn)制數(shù)表示。對于尾數(shù)為16位的浮點(diǎn)數(shù)，因16需用5位二進(jìn)制數(shù)表示，即(16)十=(10000)二，故除階符外，階碼至少取5位。為了保證數(shù)的最大精度，最終階碼取5位，尾數(shù)取32-1-1-5=25位。按這樣分配，當(dāng)階碼大于+31時(shí)，浮點(diǎn)數(shù)溢出，需中斷處理。五、簡答題(共15分)1.(2分)答：“在計(jì)算機(jī)中，原碼和反碼不能表示-1?！边@種說法是錯誤的。因?yàn)閷τ谡麛?shù)而言，這種說法不成立。假設(shè)機(jī)器字長為8位(含1位符號位)，在整數(shù)定點(diǎn)機(jī)中，[-1]原=1,0000001

[-1]補(bǔ)=1,1111111

[-1]反=1,1111110。在小數(shù)定+機(jī)中，-1的原碼和反碼不能表示，而[-1]補(bǔ)=1.0000000。2.答：存儲器：采用多體交叉存儲器(1分)運(yùn)算器：采用快速進(jìn)位鏈(1分)控制器：采用指令流水(1分)I/O系統(tǒng)：采用DMA方式(1分)3.答：(4分)同步通信和異步通信的主要區(qū)別是前者有公共時(shí)鐘，總線上的所有設(shè)備按統(tǒng)一的時(shí)序，統(tǒng)一的傳輸周期進(jìn)行信息傳輸，通信雙方按約定好的時(shí)序聯(lián)絡(luò)。后者沒有公共時(shí)鐘，沒有固定的傳輸周期，采用應(yīng)答方式通信，具體的聯(lián)絡(luò)方式有不互鎖、半互鎖和全互鎖三種。不互鎖方式通信雙方?jīng)]有相互制約關(guān)系;半互鎖方式通信雙方有簡單的制約關(guān)系;全互鎖方式通信雙方有完全的制約關(guān)系。其中全互鎖通信可靠性最高。4.答：(5分)(1)停止CPU訪問主存。這種方法DMA在傳送一批數(shù)據(jù)時(shí)，獨(dú)占主存，CPU放棄了地址線、數(shù)據(jù)線和有關(guān)控制線的使用權(quán)。在一批數(shù)據(jù)傳送完畢后，DMA接口才把總線的控制權(quán)交回給CPU。顯然，這種方法在DMA傳送過程中，CPU基本處于不工作狀態(tài)或保持原狀態(tài)。(2)周期挪用。這種方法CPU按程序的要求訪問主存，一旦I/O設(shè)備有DMA請求，則由I/O設(shè)備挪用一個存取周期。此時(shí)CPU可完成自身的操作，但要停止訪存。顯然這種方法既實(shí)現(xiàn)了I/O傳送，又較好地發(fā)揮了主存和CPU的效率，是一種廣泛采用的方法。(3)DMA與CPU交替訪存。這種方法適合于CPU的工作周期比主存的存取周期長的情況。如CPU的工作周期大于主存周期的兩倍，則每個CPU周期的上半周期專供DMA接口訪存，下半周期專供CPU訪存。這種交替訪問方式可使DMA傳送和CPU工作效率最高，但相應(yīng)的硬件邏輯更復(fù)雜。六、問答題(共20分)1.(8分)答取指階段T0PC→MAR，1→R(1分)T1M(MAR)→MDR，(PC)+1→PC(1分)T2MDR→IR，OP(IR)→ID(1分)由圖可見，帶返轉(zhuǎn)指令執(zhí)行階段需完成將返回地址M+1，存入指令的地址碼字段K所指示的存儲單元中，從K+1號單元開始才是子程序的真正內(nèi)容，故執(zhí)行階段的微操作命令及節(jié)拍安排為：T0Ad(IR)→MAR，1→W(1分)T1PC→MDR(1分)T2MDR→M(MAR)，Ad(IR)+1→PC(1分)如果采用微程序控制，需增加給出下條微指令地址的命令，即Ad(CMDR)→CMAR(1分)OP(IR)→微地址形成部件→CMAR(1分)(1)800(1分)(2)300(1分)(3)600(1分)(4)500(1分)(5)700(1分)(6)200(1分)3.答：(1)在中斷處理次序改為D>A>C>B后，每個中斷源新的屏蔽字如表所示。(4分)(2)根據(jù)新的處理次序，CPU執(zhí)行程序的軌跡如圖所示(2分)[1]

[2]

七、(共10分)答：32KB四體結(jié)構(gòu)的HY