第2章80x86微處理器

11六月20231第2章80X86微處理器匯編語言基礎2.1.2Intel8086CPU內(nèi)部寄存器2.2存儲器物理地址的形成2.1.1Intel8086CPU內(nèi)部結構接口技術基礎2.1.3Intel8086微處理器引腳說明補充Intel8086CPU工作時序11六月20232匯編語言基礎2.1.2Intel8086CPU內(nèi)部寄存器2.2存儲器物理地址的形成2.1.1Intel8086CPU內(nèi)部結構微型計算機的結構11六月20233輸入設備控制器輸出設備存儲器運算器計算1+2+3并不關心1+2

的中間結果！11六月202342.1.2Intel8086內(nèi)部寄存器CPU中為什么要使用寄存器寄存器比存儲器存取速度快使用靈活(如暫存運算的中間數(shù)據(jù))、控制方便（如IP）寄存器的分類通用寄存器：傳送和暫存數(shù)據(jù)；參與算術邏輯運算并保存運算結果；段寄存器：保存段地址，用于尋址時構成物理地址；專用寄存器：CPU運行的輔助工具。用戶編程時所用到的CPU用戶編程時所用到的CPU11六月20235通用寄存器類別16位8位名稱作用

AXAH、AL累加器常作隱含操作數(shù)，可通用BXBH、BL基地址寄存器常作地址指針，可通用CXCH、CL計數(shù)器常存放計數(shù)值，可通用DXDH、DL數(shù)據(jù)寄存器常與累加器配合，可通用SI無源變址寄存器保存源操作數(shù)地址DI無目的變址寄存器保存目的操作數(shù)地址SP無棧頂指針只能保存堆棧棧頂?shù)刂稡P無堆棧指針可保存堆棧任意位置地址堆棧指針寄存器數(shù)據(jù)寄存器變址寄存器11六月20236累加器AX16位寄存器可以存儲2個字節(jié)的數(shù)據(jù)；例如，數(shù)值2008H存放于AX累加器中。AX可分做兩個8位的寄存器使用，分別為AH和AL。（AX）=2008H，則（AH）=20H，（AL）=08H；BX、CX、DX類似。AX0123456789101112131415無符號數(shù)范圍為0~65535有符號數(shù)范圍為-32768~+327670010000000001000AHAL11六月20237數(shù)據(jù)寄存器AX、BX、CX和DX16位寄存器高低8位可分為兩個獨立寄存器使用；主要用于暫存指令執(zhí)行過程中的數(shù)據(jù)；特殊用途AX：累加器，ALU運算核心部件、某些指令的默認寄存器；BX：基址寄存器，存放存儲單元的有效地址；CX：計數(shù)器，串操作指令和循環(huán)指令中的默認計數(shù)器；DX：與AX合用保存32位數(shù)據(jù)；I/O指令中存放端口地址。11六月20238變址寄存器SI、DI16位寄存器；常作為指針，存放存儲單元有效地址，也可暫存數(shù)據(jù)；特殊用法：SI、DI中保存的地址信息可以隨著指令的執(zhí)行而自動改變；SI：源變址寄存器，串操作中存放源串地址，默認DS段；DI:目的變址寄存器，串操作中存放目的串地址，默認ES段；該特殊用法只在字符串操作中有效，其它場合下作一般的指針寄存器使用；11六月20239堆棧指針寄存器SP、BP堆棧是一個先進后出的數(shù)據(jù)結構，棧底位置不變；棧頂指針SP其中始終存放棧頂單元的有效地址；其值是由出入棧指令自動更改的，一般不允許隨意對該寄存器賦值；堆棧指針BP其中數(shù)據(jù)一般作為地址進行訪存；默認對應于SS段，可尋址堆棧中的任何單元。堆棧棧底1

2

31

2

3

3

2

1棧頂11六月202310段寄存器類別16位8位名稱作用段寄存器無代碼段段寄存器存放代碼段段地址無數(shù)據(jù)段段寄存器存放數(shù)據(jù)段段地址無附加段段寄存器存放附加段段地址無堆棧段段寄存器存放堆棧段段地址一段匯編語言程序至少有一個邏輯段——代碼段，用于存放代碼；一段匯編語言程序最多有4個邏輯段——1個代碼段，3個數(shù)據(jù)段，分別用于存放代碼和數(shù)據(jù)；CSDSESSS11六月202311CS（CodeSegment）代碼段用來存放要執(zhí)行的指令序列；段首地址用代碼段寄存器CS來保存；指令指針寄存器IP指示本段中的地址；將要執(zhí)行的下條指令的有效地址；CPU利用CS:IP形成存儲單元的物理地址，以獲取下條要執(zhí)行指令的代碼。11六月202312DS（DataSegment）數(shù)據(jù)段用來存放程序運行所需要的數(shù)據(jù)；段首地址用數(shù)據(jù)段寄存器DS來保存；CPU利用DS:EA形成存儲單元的物理地址，以獲取數(shù)據(jù)段中的數(shù)據(jù)；EA的形成方式詳見第3章尋址方式的介紹。11六月202313ES（ExtraSegment）附加段即附加的數(shù)據(jù)段，保存程序運行所需要的數(shù)據(jù)；段首地址用附加段寄存器ES來保存；CPU利用ES:EA形成存儲單元的物理地址，以獲取附加段中的數(shù)據(jù)；串操作指令常將附加段ES作為目的操作數(shù)的存放區(qū)域。11六月202314SS（StackSegment）堆棧用于存儲程序運行中需要臨時保護的數(shù)據(jù)；段首地址用堆棧段寄存器SS來保存；堆棧指針寄存器SP保存堆棧棧頂?shù)挠行У刂罚籆PU利用SS:SP對堆棧棧頂單元進行操作；

利用SS:BP對堆棧中的任一單元進行操作。8086/8088段寄存器與提供段內(nèi)移地址的寄存器之間的默認組合

段寄存器

提供段內(nèi)偏移地址的寄存器

CS

IP

DS

BX、SI、DI或一個16位數(shù)

SS

SP或BP

ES

DI(用于字符串操作指令)11六月202316專用寄存器類別16位8位名稱作用專用寄存器IP無指令指針寄存器保存將要取出的指令有效地址FLAG無標志寄存器保存CPU當前的狀態(tài)標志信息指令指針I(yè)P保存將要執(zhí)行指令的有效地址；該寄存器的內(nèi)容是不允許人為更改的，通過指令的執(zhí)行而自動改變。標志寄存器FLAG該寄存器是利用其中的每一位來反映當前CPU執(zhí)行指令的結果或控制指令執(zhí)行形式。11六月20231716位標志寄存器僅用到其中9位，且按位使用；6位狀態(tài)標志位：反映ALU的執(zhí)行狀態(tài)；按照ALU指令執(zhí)行的結果設置各狀態(tài)標志位；3位控制標志位：控制CPU的某些功能；1514131211109876543210OFDFIFTFSFZFAFPFCF進位標志零標志符號標志溢出標志方向標志中斷允許標志陷阱標志奇偶標志輔助進位標志11六月202318常用的狀態(tài)標志位進位標志位CF運算結果有進位或借位時，CF=1，否則CF=0；溢出標志位OF運算結果超出了數(shù)據(jù)表示范圍時，OF=1，否則OF=0；符號標志位SF運算結果為負數(shù)時，SF=1，否則SF=0；零標志位ZF運算結果為0時，ZF=1，否則ZF=0；標志位設置例1：3AH+7CH例2:0AAH+7CH11六月2023193AH=00111010B+)7CH=01111100B10110110B=0B6HCF=SF=ZF=OF=1010AAH=10101010B+)7CH=01111100B100100110B=(1)26HCF=SF=ZF=OF=010011六月2023202.2存儲器物理地址的形成2.2.1存儲器的結構2.2.2物理地址的形成2.2.3存儲器單元的地址和內(nèi)容11六月2023212.2.1存儲器結構主存儲器用于存放系統(tǒng)運行所需要的所有的程序和數(shù)據(jù)；開機后自動從BIOS和輔存中調(diào)入數(shù)據(jù)，掉電后丟失；存儲器的基本單位是存儲單元；每個存儲單元的大小可以是一個字節(jié)，或一個字；8086CPU的主存是以字節(jié)進行組織的；每個存儲單元都有一個唯一的編號，稱為物理地址，用于CPU訪問；存儲器容量單位bit、Byte、KB、MB、GB、TB、EB、PB、……11六月202322物理地址（PhysicalAddress，PA）將整個存儲器從第一單元到最后一個單元按順序編號所得到的地址稱為物理地址；物理地址可以唯一地標識每一個存儲單元；CPU訪問主存時，必須通過地址總線輸出所要訪問存儲單元的的物理地址。系統(tǒng)的最大主存容量取決于地址總線的位數(shù)；……主存儲器0???00B0???01B0???10B……1???11B11六月202323CPU對主存儲器的訪問過程CPU通過控制總線，發(fā)出訪存信號，通知主存準備數(shù)據(jù)讀寫；CPU通過地址總線，發(fā)出存儲單元的地址；主存儲器接收到地址后，譯碼，尋址正確的存儲單元；CPU通過控制總線，發(fā)出讀寫的命令；主存儲器將準備執(zhí)行讀寫操作；CPU通過數(shù)據(jù)總線，讀出或?qū)懭氲臄?shù)據(jù)；CPU主存數(shù)據(jù)總線地址總線讀寫控制線訪存控制線8086需要4個時鐘周期，80486只需要1個時鐘周期。讀PA11000110允許1100011011六月2023242.2.28086CPU對主存的分段管理模式分段的原因16位系統(tǒng)中，地址總線20根 可尋址主存空間為220=1MB 物理地址區(qū)間0～0FFFFFH16位系統(tǒng)中，機器字長16位 運算的最大位數(shù)、指針等只有16位 可直接尋址的空間為216=64KB

直接使用的地址區(qū)間0～0FFFFH因此，采用分段方式管理和訪問主存。11六月202325存儲器的分段管理分段的思想：將存儲器劃分成若干區(qū)間，標記起始地址，區(qū)間內(nèi)用較少位數(shù)的地址尋址；用兩個16位地址合成的方法形成一個20位的物理地址；段地址、段內(nèi)偏移地址（有效地址)關于分段的規(guī)定段的起始：每個邏輯段的起始地址必須是16的倍數(shù)。即：xxxxxxxxxxxxxxxx0000B或：xxxx0H段的容量：每個邏輯段的最大容量可以達到64KB。注意：各邏輯段之間是可以重疊的。主存實際上并沒有從物理上分段，段的劃分只是來自于CPU的管理！區(qū)間不固定，隨機劃分！11六月202326存儲器的分段示意……………………物理地址00000H……12340H12341H……22000H……2233FH……0FFFFFH主存儲器段起始單元……邏輯段1段地址為：1234H保存于段寄存器中偏移地址0000H0001H0002H……0FFFFH段起始單元……邏輯段2段地址為：2200H保存于段寄存器中偏移地址0000H0001H0002H……0FFFFH圖3.3物理地址的形成11六月202328關于分段1MB空間最多能分成多少個段？邏輯段最密集的劃分方式

——每隔16個存儲單元開始一個新段，各段都是重疊的；所以，1MB最多可以有220÷16＝216＝64K個段1MB空間最少能分成多少個段？邏輯段最松散的劃分方式

——每隔64K個存儲單元開始一個新段，各段不重疊；所以，1MB最少可以有220÷216＝16個段11六月202329分段模式下主存儲器的地址類型物理地址每個存儲單元在整個存儲器中的唯一標識；段地址邏輯段首單元的物理地址的高16位；有效地址EA（段內(nèi)偏移地址）該存儲單元相對于段首單元的偏移量；該單元物理地址=有效地址+段首單元的物理地址；邏輯地址由段地址和有效地址表示的存儲單元地址形式；某單元A的物理地址為23000H若段起始地址為20000H，即段地址為2000H則A的有效地址為3000H該段中，A的邏輯地址可表示為2000H:3000H11六月202330任意一個物理地址均可以用段地址和偏移地址兩部分形成；邏輯地址：“段地址：偏移地址”分段的不同，可導致同一個物理地址對應多個不同的邏輯地址。物理地址(PA)=段地址×16+偏移地址段地址：段起始單元物理地址的高16位；偏移地址：也可稱為有效地址（EA），指實際單元和段起始單元之間的距離。將段地址左移4個二進制位物理地址的形成11六月2023312.1.1Intel8086CPU內(nèi)部結構功能上，包括運算器和控制器兩大部件；運算器：負責所有的算術邏輯運算；控制器：負責微機系統(tǒng)的所有控制功能；結構上，包括執(zhí)行單元EU和總線接口單元BIU兩個模塊；執(zhí)行單元EU包括指令譯碼部件、ALU和通用寄存器組，負責指令譯碼和執(zhí)行；總線接口單元BIU包括總線控制邏輯和專用的寄存器，負責CPU與外界的通信聯(lián)絡；11六月202332執(zhí)行部件（EU)執(zhí)行部分控制電路ALU標志寄存器AHALBHBLCHCLDHDLSPBPSIDI通用寄存器16位DB123456內(nèi)部暫存器

IP

ES

SSDSCS輸入/輸出控制電路外部總線∑地址加法器指令隊列總線接口部件（BIU)20位AB16位DB8位QB8086/8088CPU功能結構11六月2023331.執(zhí)行部件EU（ExecutionUnit）功能負責所有指令的譯碼和執(zhí)行；(1)獲取指令代碼，譯碼后產(chǎn)生控制信號；(2)進行算術和邏輯運算，并根據(jù)運算結果修改標志寄存器狀態(tài)位狀態(tài)；(3)為BIU提供需要傳送的數(shù)據(jù)和16位有效地址。組成寄存器組算術邏輯單元ALUEU控制部件11六月202334算術邏輯單元ALU16位的運算器，負責所有的指令執(zhí)行期間的運算；算術運算：加、減、乘、除邏輯運算：與、或、非、異或8086CPU的ALU可完成8位、16位數(shù)據(jù)的運算；計算指令執(zhí)行時所需要的存儲單元的有效地址；針對相對尋址、基址加變址尋址、相對基址加變址尋址這三種尋址方式而言；11六月202335EU控制部件功能負責從BIU的指令隊列中取出指令；對指令操作碼進行譯碼分析；按照工作時序向相關的部件發(fā)送相應的控制信號；組成指令寄存器、指令譯碼器時序控制部件微操作控制部件11六月2023362.總線接口部件BIU（BusInterfaceUnit）功能負責CPU所有的訪問操作；段式方式訪問主存；直接譯碼的方式訪問I/O端口；(1)從主存中讀取指令；(2)計算并形成所要訪問主存的物理地址；

(3)訪問主存、訪問I/O，以獲取數(shù)據(jù)或保存結果。組成段寄存器和指令指針寄存器等 √

地址加法器指令隊列緩沖器

√

總線控制邏輯11六月202337指令隊列緩沖器功能存放預取的指令，共6字節(jié)容量；8088CPU的指令隊列緩沖器為4字節(jié)容量；使用規(guī)則先進先出，按順序送入EU執(zhí)行；提供EU執(zhí)行的所有指令。工作過程順序執(zhí)行程序時，有空閑即自動取指；程序發(fā)生轉(zhuǎn)移時，清除緩沖器內(nèi)容，重新獲取指令。11六月202338總結：分段管理模式下的訪存CPU要訪問存儲器必須提供物理地址；一般使用段寄存器與指針寄存器來共同表示邏輯地址；在CPU內(nèi)部由地址加法器完成運算，轉(zhuǎn)換成物理地址輸出訪問主存儲器；代碼段段寄存器CS——指針寄存器為IP。數(shù)據(jù)段段寄存器DS——指針寄存器一般用BX、SI、DI。附加段段寄存器ES——指針寄存器一般用DI(字符串操作)。堆棧段段寄存器SS——指針寄存器SP指向棧頂，指針寄存器BP指向棧內(nèi)任意位置。11六月202339地址加法器功能形成16位系統(tǒng)的20位主存地址。取指令PA=（CS）×16+IP取數(shù)據(jù)PA=（DS/SS/ES）×16+有效地址訪問I/O端口時不需進行運算。11六月202340指針寄存器指針寄存器其值可作為存儲單元地址，用于指令或CPU內(nèi)部執(zhí)行時尋址使用的寄存器。其值改變，所尋址到得存儲單元也會不同，因此形象地稱之為指針。匯編語言程序中，凡是和地址有關的都可以認為是指針；寄存器、立即數(shù)、變量、標號……能夠標示一個存儲單元地址，用于尋址；11六月202341執(zhí)行部件（EU)執(zhí)行部分控制電路ALU標志寄存器AHALBHBLCHCLDHDLSPBPSIDI通用寄存器16位DB123456內(nèi)部暫存器

IP

ES

SSDSCS輸入/輸出控制電路外部總線∑地址加法器指令隊列總線接口部件（BIU)20位AB16位DB8位QB8086/8088CPU功能結構11六月202342物理地址的形成11六月2023432.2.3存儲單元中數(shù)據(jù)的存取方法基本原則：高高低低原則即低地址單元存放低字節(jié)數(shù)據(jù)，

高地址單元存放高字節(jié)數(shù)據(jù)。例如，存儲器如右圖所示將一個字節(jié)數(shù)據(jù)12H存于12340H單元中；將一個字數(shù)據(jù)3456H存于12341H單元中；讀取12342H單元中的字數(shù)據(jù)為：注意：一般數(shù)據(jù)存儲遵循“數(shù)據(jù)對齊規(guī)則”；字數(shù)據(jù)存放在偶地址單元。…………12340H12341H12342H12343H12344H12563410201034H11六月202344練習題16位CPU在取指令時，需要用到的寄存器有＿＿和＿＿；訪問堆棧段棧頂單元要由＿＿段寄存器和＿＿寄存器組合來尋址，訪問堆棧段中的單元要由＿＿段寄存器和＿＿寄存器組合來尋址；訪問數(shù)據(jù)段中的單元要由＿＿段寄存器和＿＿＿＿＿＿寄存器組合來尋址；在16位微機系統(tǒng)中，一個程序最多能同時使用＿個數(shù)據(jù)段。CSIPSSSPSSBPDSBX、SI、DI3DS、ES、SS11六月202345接口技術基礎2.1.3Intel8086微處理器引腳說明補充Intel8086CPU工作時序11六月2023462.1.3Intel8086微處理器引腳說明最小模式僅有8086CPU一個處理器，產(chǎn)生系統(tǒng)所需的所有控制信號；8086CPU始終占用總線控制權，其他模塊使用需要申請；最大模式：系統(tǒng)內(nèi)包含多個處理器8086CPU為主處理器，和其他協(xié)處理器構成多處理器系統(tǒng)；專用于數(shù)值計算的協(xié)處理器8087專用于輸入輸出操作的協(xié)處理器8089總線控制邏輯由總線控制器8288產(chǎn)生和控制；8086CPU輸出傳送類型的編碼，由8288轉(zhuǎn)換為系統(tǒng)總線控制命令；11六月2023478086/8088CPU芯片引腳Intel8086CPU采用40條引腳，雙列直插式（DIP）封裝；8086CPU有16根數(shù)據(jù)總線，可一次性向外傳送16位信息；故稱為16位微處理器；40根引腳可分做四部分：地址總線數(shù)據(jù)總線；采用分時復用設置地址數(shù)據(jù)總線控制總線；時鐘和電源線；8086CPU11六月2023488086CPU

引腳圖33號引腳MN/MX#工作模式選擇控制線高電平——最小模式

低電平——最大模式其余總線可分為2部分兩種模式公用總線與工作模式相關總線01020304050607080910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCC（5V）AD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD（RQ/GT0）HLDA（RQ/GT1）WR（LOCK）M/IO（S2）DT/R（S1）DEN（S0）ALE（QS0）INTA（QS1）TESTREADYRESET808611六月2023498086CPU引腳分類兩種模式公用總線地址/數(shù)據(jù)復用總線和地址/狀態(tài)復用總線；高8位數(shù)據(jù)總線允許/狀態(tài)線；控制總線；與工作模式相關總線總線控制信號；寫控制總線；總線狀態(tài)控制總線；中斷響應、隊列狀態(tài)信號2～16、39號引腳35～38號引腳34號引腳1、19、20、40號引腳17、18、21號引腳22、23、32號引腳30、31號引腳29號引腳26～28號引腳24、25號引腳11六月202350地址總線與數(shù)據(jù)總線地址/數(shù)據(jù)復用總線AD15~AD0：每個總線周期開始(T1時刻)，為16位地址總線；其余時間為16位數(shù)據(jù)總線；地址/狀態(tài)復用總線A19~A16/S6~S3：每個總線周期開始(T1時刻)，傳送高4位地址總線；其余時間為4位狀態(tài)總線，指示CPU的狀態(tài)；S4和S3：現(xiàn)行使用哪個段寄存器；S5

：中斷允許標志位狀態(tài)（IF）；S6：指示是否8086使用總線，0—是，1—否。S4S3段R00ES01SS10CS11DS2～16、39號引腳35～38號引腳11六月202351高8位數(shù)據(jù)總線允許/狀態(tài)線BHE#/S7在T1時刻，作為BHE#信號BHE#為低電平時，允許使用高8位數(shù)據(jù)總線D15～D8；BHE#與A0結合，決定數(shù)據(jù)訪問類型；其余時間，作為S7狀態(tài)信號，8086CPU對S7沒有定義。34號引腳11六月202352時鐘、電源線時鐘信號CLK輸入總線；8086CPU需要占空比(高低電平比)為1:3的基本定時脈沖；電源信號Vcc接正電壓（+5V±0.5V）；地線GND輸入地線；共兩條接地線。1、19、20、40號引腳11六月202353中斷控制總線可屏蔽中斷請求信號INTR輸入總線，引入可屏蔽中斷源的中斷請求信號；非屏蔽中斷請求信號NMI輸入總線，引入非可屏蔽中斷請求信號，上升沿有效；復位信號RESET輸入總線，高電平時，CPU停止當前操作，初始化內(nèi)部寄存器，并從物理地址為0FFFF0H的單元開始執(zhí)行程序。17、18、21號引腳11六月202354讀寫控制總線讀控制信號RD#三態(tài)、輸出總線，低電平有效；由M/IO#的狀態(tài)決定是讀存儲器還是I/O設備；等待控制信號READY輸入總線，決定是否需要插入等待周期Tw以延長一次總線操作，低電平時插入Tw狀態(tài)；等待測試控制信號TEST#輸入總線，低電平時結束等待狀態(tài)，繼續(xù)執(zhí)行指令；與WAIT指令結合使用，決定WAIT指令是否結束；22、23、32號引腳11六月202355總線控制總線最小模式：總線保持請求信號HOLD、總線保持響應信號HLDA；HOLD為請求輸入信號，HLDA為響應輸出信號；在8086CPU與DMAC之間轉(zhuǎn)移總線的使用權；最大模式：請求/允許總線訪問控制信號RQ#/GT0#和RQ#/GT1#

；控制協(xié)處理器與8086CPU之間總線使用權的轉(zhuǎn)移；RQ#——請求輸入信號；GT#——響應輸出信號；每根都是雙向控制信號，RQ#/GT0#的優(yōu)先權較高；30、31號引腳11六月202356寫控制總線最小模式：寫控制信號WR#；輸出總線，三態(tài)，低電平有效；由M/IO#的狀態(tài)決定是寫存儲器還是I/O設備；最大模式：總線封鎖信號LOCK#；輸出總線，三態(tài)，低電平有效；用于封鎖其他主設備占用總線的請求，以保證某些操作的完整性；可使用前綴指令LOCK來設置該信號；29號引腳11六月202357總線狀態(tài)控制總線最小模式：數(shù)據(jù)允許信號DEN#、數(shù)據(jù)發(fā)送/接收控制信號DT/R#、存儲器/IO控制信號M/IO#；DEN#：三態(tài)輸出總線，作為系統(tǒng)總線收發(fā)器的選通信號；DT/R#：三態(tài)輸出總線，區(qū)分CPU的輸入/輸出操作；M/IO#：輸出總線，區(qū)分CPU訪問存儲器還是I/O端口；最大模式：總線周期狀態(tài)信號S2#、S1#、S0#；三態(tài)輸出總線；反映8086CPU外部總線周期的操作類型；總線控制器8288對其進行譯碼，產(chǎn)生需要的控制信號；26～28號引腳11六月202358總線周期狀態(tài)信號

S2#、S1#、S0#總線周期的T4周期內(nèi)，S2#、S1#、S0#的變化指示一個新的總線周期的開始；T3或Tw周期內(nèi)，S2#、S1#、S0#返回無效狀態(tài)，表示一個總線周期的結束；DMA方式下，S2#、S1#、S0#處于高阻狀態(tài)；S2#S1#S0#操作類型控制信號000中斷響應INTA#001讀I/O端口IORC#010寫I/O端口、

超前寫I/O端口IOWC#、AIOWC#011暫停無100取指令MRDC#101讀存儲器MRDC#110寫存儲器、

超前寫存儲器MWTC#、AMWC#111無效無11六月202359中斷響應、隊列狀態(tài)信號最小模式：中斷響應信號INTA#、地址鎖存允許信號ALEINTA#：輸出總線，低電平有效，用于響應INTR請求；ALE：輸出總線，T1周期有效，用于將地址/數(shù)據(jù)復用總線上的地址信息保存至鎖存器中；最大模式：

指令隊列狀態(tài)信號QS1、QS2；輸出總線，用于指示

CPU內(nèi)指令隊列的狀態(tài)；QS1QS0含義00空操作01從隊列中取出指令的第一個字節(jié)10隊列空11從隊列中取出指令的后續(xù)字節(jié)24、25號引腳11六月202360補充Intel8086CPU工作時序系統(tǒng)的復位和啟動操作最小模式下的總線讀操作最小模式下的總線寫操作11六月202361CPU與主存儲器的連接CPUMM地址鎖存器AD15~AD0A19~A16/S6~S3A19~A0D15~D0T1時刻T2~T4時刻T1~T4時刻ALE總線收發(fā)器DEN11六月2023621、系統(tǒng)的復位和啟動操作當8086CPU的RESET引腳上檢測到有上升沿時，進入復位時序；時鐘脈沖CLK同步外部復位信號內(nèi)部RESET在外部RESET有效后的時鐘周期上升沿有效；復位狀態(tài)地址線浮空，ALE、HLDA信號無效，其他控制信號