章集成電路的基本制造工藝詳解演示文稿

章集成電路的基本制造工藝詳解演示文稿當(dāng)前第1頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)（優(yōu)選）章集成電路的基本制造工藝當(dāng)前第2頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)1.二極管（PN結(jié)）正方向反方向VI電路符號(hào)：+-有電流流過(guò)沒(méi)有電流流過(guò)對(duì)于硅二極管，正方向的電位差與流過(guò)的電流大小雙極集成電路的基本元素P-SiN-Si+-當(dāng)前第3頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)1.二極管（PN結(jié)）雙極集成電路的基本元素np當(dāng)前第4頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)2.1集成電路加工的基本操作1、形成薄膜（二氧化硅、多晶硅、金屬等薄層）2、形成圖形（器件和互連線(xiàn)）3、摻雜（調(diào)整器件特性）當(dāng)前第5頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)形成材料薄膜的方法化學(xué)汽相淀積（CVD）物理汽相淀積（PVD）熱氧化方法Si＋O2

－>SiO2當(dāng)前第6頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)光刻和刻蝕形成需要的圖形當(dāng)前第7頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)正膠和負(fù)膠的差別當(dāng)前第8頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)亮場(chǎng)版和暗場(chǎng)版的差別當(dāng)前第9頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)摻雜改變材料的電阻率

或雜質(zhì)類(lèi)型常用摻雜方法擴(kuò)散-----高溫過(guò)程離子注入----常溫下進(jìn)行，注入后需要高溫退火處理*摻雜類(lèi)型、摻雜濃度、結(jié)深當(dāng)前第10頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)2.雙極型晶體管雙極集成電路的基本元素pnpB端E端C端ECBnpnB端E端C端CBENPNBECPNPBEC當(dāng)前第11頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)CBENPNBEC?BECnpN+BEC當(dāng)前第12頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)§1.1.1雙極集成電路中元件的隔離BECnpnBECnpnCBECBEEBEBC當(dāng)前第13頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)BECpnBECpnnn雙極集成電路中元件的隔離介質(zhì)隔離PN隔離BECpn+nBECpnn+n+n+n+n+P-SiP+P+P+S當(dāng)前第14頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)解決雙極集成電路元件之間的隔離:pn結(jié)隔離工藝pn結(jié)隔離工藝雙極晶體管的三種結(jié)構(gòu)：1.SBC結(jié)構(gòu)；2.CDI結(jié)構(gòu)；3.3D結(jié)構(gòu)StandardBuriedCollector結(jié)構(gòu)當(dāng)前第15頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)BECpn+n-epin+P-SiP+P+S四層三結(jié)結(jié)構(gòu)的雙極晶體管（SBC結(jié)構(gòu)）發(fā)射區(qū)(N+型)基區(qū)(P型)集電區(qū)(N型外延層)襯底(P型)雙極集成電路元件斷面圖n+-BL當(dāng)前第16頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)雙極集成電路等效電路CBEpn+n-epin+n+-BLP-SiP+P+SC(n)B(p)E(n+)npnpnpS(p)等效電路隱埋層作用：1.減小寄生pnp管的影響2.減小集電極串聯(lián)電阻襯底接最低電位當(dāng)前第17頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程1:襯底選擇確定襯底材料類(lèi)型CBEpn+n-epin+P-SiP+P+Sn+-BLP型硅(p-Si)確定襯底材料電阻率ρ≈10Ω.cm確定襯底材料晶向（111）偏離2~50當(dāng)前第18頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程2:第一次光刻----N+隱埋層擴(kuò)散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL

P-Si襯底N+隱埋層當(dāng)前第19頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)具體步驟如下：1．生長(zhǎng)二氧化硅（濕法氧化）：Si(固體)+2H2OSiO2（固體）+2H2

Si-襯底

SiO2當(dāng)前第20頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)2．隱埋層光刻：涂膠腌膜對(duì)準(zhǔn)曝光光源顯影當(dāng)前第21頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)刻蝕（等離子體刻蝕）去膠As摻雜（離子注入）N+3．N+摻雜：去除氧化膜N+P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi當(dāng)前第22頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程3:外延層主要設(shè)計(jì)參數(shù)外延層的電阻率ρ;外延層的厚度Tepi;AA’Tepi>xjc+xmc+TBL-up+tepi-ox后道工序生成氧化層消耗的外延厚度基區(qū)擴(kuò)散結(jié)深TBL-uptepi-oxxmcxjc集電結(jié)耗盡區(qū)寬度隱埋層上推距離TTL電路：3～7μm模擬電路：7～17μm當(dāng)前第23頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程4:第二次光刻----P隔離擴(kuò)散孔光刻P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepi當(dāng)前第24頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程5:第三次光刻----P型基區(qū)擴(kuò)散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL當(dāng)前第25頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程6:第四次光刻----N+發(fā)射區(qū)擴(kuò)散孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL當(dāng)前第26頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程7:第五次光刻----引線(xiàn)孔光刻CBEpn+n-epin+P-SiP+P+Sn+-BL當(dāng)前第27頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程8:鋁淀積當(dāng)前第28頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)典型PN結(jié)隔離雙極集成電路中元件的形成過(guò)程9:第六次光刻----反刻鋁當(dāng)前第29頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)雙極集成電路元件斷面圖BECpn+n-epin+P+P+SP-Sin+-BLBECSAA’P+隔離擴(kuò)散P基區(qū)擴(kuò)散N+擴(kuò)散接觸孔鋁線(xiàn)隱埋層當(dāng)前第30頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)BECpn+n-epin+P+P+SP-Sin+-BL為了減小集電極串聯(lián)電阻，飽和壓降小，電阻率應(yīng)取小.為了結(jié)電容小，擊穿電壓高，外延層下推小,電阻率應(yīng)取大;折中TTL電路：0.2Ω.cm模擬電路：0.5～5Ω.cm當(dāng)前第31頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)P-SiTepiCBEpn+n-epin+P-SiP+P+Sn+-BLTepiAA’TBL-uptepi-oxxmcxjc四層三結(jié)結(jié)構(gòu)的雙極晶體管（SBC結(jié)構(gòu)）BJTSBC結(jié)構(gòu)—小結(jié)當(dāng)前第32頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)SBC結(jié)構(gòu)工藝的分析與設(shè)計(jì)考慮襯底材料的選擇當(dāng)前第33頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)寄生的PNP晶體管n+埋層的設(shè)計(jì)當(dāng)前第34頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)n+埋層的設(shè)計(jì)n+埋層的兩個(gè)作用①減小晶體管收集區(qū)串聯(lián)電阻②減弱寄生PNP管效應(yīng)考慮二個(gè)要點(diǎn)①選固溶度大的雜質(zhì)以減小埋層的電阻率②選擴(kuò)散系數(shù)小的雜質(zhì)以減小后續(xù)高溫工藝中n+埋層向外延層的擴(kuò)散當(dāng)前第35頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)外延生長(zhǎng)的設(shè)計(jì)外延層電阻率為了獲得高的擊穿電壓、小的結(jié)電容和下推距離,要求外延層電阻率高,摻雜少為了獲得小的飽和壓降和集電區(qū)串聯(lián)電阻以及克服kirk效應(yīng),要求電阻率低，摻雜多外延層厚度當(dāng)前第36頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)隔離區(qū)的設(shè)計(jì)原則：確保p+隔離擴(kuò)散穿透整個(gè)n型外延層,和p型襯底相通當(dāng)前第37頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)集電極深接觸的設(shè)計(jì)集電極深接觸工藝①進(jìn)一步降低集電極串聯(lián)電阻②集電極歐姆接觸穿透外延層和埋層相連③使用“磷穿透”工藝兩個(gè)不利因素：①增加工藝的復(fù)雜性②加大集電極和基區(qū)之間的距離當(dāng)前第38頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)基區(qū)形成的設(shè)計(jì)考慮為提高電流放大倍數(shù)β值和減小基區(qū)渡越時(shí)間，要求基區(qū)寬度Wb小，基區(qū)的摻雜濃度Nb低Nb太低時(shí)，在較高工作電壓下，集電結(jié)和發(fā)射結(jié)空間電荷區(qū)容易相連會(huì)造成穿通現(xiàn)象，且低Nb也會(huì)加大基區(qū)電阻.Wb小到一定限度，也要求提高基區(qū)的濃度防止基區(qū)穿通依據(jù)實(shí)際情況折衷考慮當(dāng)前第39頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)發(fā)射區(qū)形成的設(shè)計(jì)考慮發(fā)射區(qū)濃度控制-增大β和減小re，需要高濃度發(fā)射結(jié)結(jié)深的控制-決定了基區(qū)的寬度發(fā)射區(qū)推進(jìn)效應(yīng)(emitterpusheffect)-會(huì)使基區(qū)變寬，影響β當(dāng)前第40頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)SBC結(jié)構(gòu)工藝在應(yīng)用中的局限性IC工藝進(jìn)入超大規(guī)模時(shí)代以后，SBC工藝已不能滿(mǎn)足集成電路發(fā)展的需要，主要有三個(gè)原因：①SBC結(jié)構(gòu)晶體管管芯面積大，集成度低②SBC結(jié)構(gòu)晶體管面積大，導(dǎo)致寄生電容大，因此大大降低了電路的速度③PNP寄生晶體管可能導(dǎo)致閂鎖效應(yīng)當(dāng)前第41頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)ECB當(dāng)前第42頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)重要知識(shí)點(diǎn)SBC結(jié)構(gòu)、隱埋層的作用、電隔離的概念、寄生晶體管名詞解釋?zhuān)弘[埋層、寄生晶體管、電隔 離(集成電路中)、介質(zhì)隔離、PN結(jié)隔離當(dāng)前第43頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)MOS晶體管的動(dòng)作

MOS晶體管實(shí)質(zhì)上是一種使電流時(shí)而流過(guò)，時(shí)而切斷的開(kāi)關(guān)n+n+P型硅基板柵極（金屬）絕緣層（SiO2）半導(dǎo)體基片漏極源極N溝MOS晶體管的基本結(jié)構(gòu)源極(S)漏極(D)柵極(G)MOSFET的基本結(jié)構(gòu)？？？？當(dāng)前第44頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)簡(jiǎn)單說(shuō)，可以把mos管看作是一個(gè)電壓控制的開(kāi)關(guān)，當(dāng)控制電壓高于閾值電壓，開(kāi)關(guān)閉合，低于閾值電壓，開(kāi)關(guān)斷開(kāi)當(dāng)前第45頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)MOS結(jié)構(gòu)和分類(lèi)MOS器件是一個(gè)夾層結(jié)構(gòu)M（metal)金屬;O(oxide)氧化物S(semiconductor)半導(dǎo)體早期工藝的MOS器件的柵極是用金屬制造的，所以從柵極向下是金屬、氧化物和導(dǎo)體的結(jié)構(gòu)。當(dāng)前第46頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)MOS器件結(jié)構(gòu)MOS器件有四個(gè)端可以連接電極，分別為源，漏，柵和襯底半導(dǎo)體襯底表面在柵極絕緣層以下的部分稱(chēng)為溝道區(qū)，因?yàn)樵趍os工作過(guò)程中會(huì)在這里形成導(dǎo)電溝道因此，MOS在縱深方向是M－O－S三層結(jié)構(gòu)，在橫向是源－溝道－漏的結(jié)構(gòu).當(dāng)前第47頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)MOS：柵極和襯底器件工作過(guò)程中，柵極和襯底之間的電壓形成縱向電場(chǎng)，這個(gè)電場(chǎng)會(huì)在襯底表面會(huì)形成一個(gè)導(dǎo)電通道，該溝道會(huì)連接源端和漏端.MOS的柵極同其他三個(gè)電極是絕緣的，因此MOS也稱(chēng)為絕緣柵場(chǎng)效應(yīng)晶體管（IGFET）MOS的襯底BULK端是摻雜的半導(dǎo)體，一般接固定的電源和地電壓，因此有時(shí)候MOS器件的符號(hào)只標(biāo)出G－D－S三端當(dāng)前第48頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)MOS：源和漏MOS器件的源區(qū)和漏區(qū),在結(jié)構(gòu)和工藝加工上是完全相同的，在使用中可以被交換，但是為了分析的方便還是需要區(qū)分源端是載流子流出的一端（載流子的來(lái)源source），漏端是載流子流入的一端（載流子在這里消失drain）源漏區(qū)是半導(dǎo)體表面高摻雜的區(qū)域，作為源漏電極襯底電極也需要高摻雜的歐姆接觸，只是其摻雜極性同源漏區(qū)相反當(dāng)前第49頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)MOS：漏、柵、源、襯的隔離MOS作為四端器件在漏電壓，柵電壓，源電壓和襯底電壓的共同作用下工作柵極的隔離是靠絕緣的柵氧化層，同半導(dǎo)體表面上的其他三個(gè)電極隔開(kāi)源極和漏極同襯底接觸，源漏和襯底的隔離是靠形成的反向PN結(jié)源極和漏極之間的隔離由兩個(gè)PN結(jié)隔開(kāi)因此，在MOS器件的工作過(guò)程中需要保持源漏同襯底之間的PN結(jié)0偏或者是反偏當(dāng)前第50頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)MOS器件的分類(lèi)根據(jù)參與導(dǎo)電的載流子的類(lèi)型，MOS器件可以分為NMOS和PMOS兩種.NMOS器件中的載流子是電子，源漏區(qū)是n＋區(qū)，襯底是p型.PMOS器件中的載流子是空穴，源漏區(qū)是p＋區(qū)，襯底是n型.為了產(chǎn)生導(dǎo)電溝道，以及源漏pn結(jié)隔離，兩種器件的端電壓極性相反.當(dāng)前第51頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)MOS器件的分類(lèi)根據(jù)工作機(jī)制MOS又可以分為增強(qiáng)型和耗盡型增強(qiáng)型器件在柵壓小于閾值電壓的時(shí)候，無(wú)法產(chǎn)生導(dǎo)電溝道耗盡型MOS器件在沒(méi)有加?xùn)艍呵闆r下就有溝道，需要加?xùn)艍翰拍苁沟脺系老М?dāng)前第52頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)MOS晶體管的分類(lèi)當(dāng)前第53頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)MOS晶體管的結(jié)構(gòu)特點(diǎn)由于具有源漏同襯底的隔離，MOS器件同雙極器件相比占用面積小，集成度高M(jìn)OS是絕緣柵結(jié)構(gòu)，即柵極不取電流，輸入阻抗高，易于電路間的直接耦合源漏對(duì)稱(chēng)結(jié)構(gòu)使得器件具有雙向?qū)ǖ奶匦?，設(shè)計(jì)靈活CMOS結(jié)構(gòu)沒(méi)有靜態(tài)短路功耗，功耗低由于MOS器件是少子導(dǎo)電，需要先產(chǎn)生溝道電荷，然后才能導(dǎo)電，因此速度比雙極器件慢。當(dāng)前第54頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)silicon襯底源漏gate氧化層氧化層topnitride連接至源極的金屬連接至柵的金屬連接至漏極的金屬多晶硅柵摻雜Si場(chǎng)氧化層?xùn)叛趸瘜覯OS晶體管的立體結(jié)構(gòu)當(dāng)前第55頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)在硅襯底上制作MOS晶體管siliconsubstrate當(dāng)前第56頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)siliconsubstrateoxide場(chǎng)氧化層當(dāng)前第57頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)siliconsubstrateoxidephotoresist當(dāng)前第58頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)ShadowonphotoresistphotoresistExposedareaofphotoresistChromeplatedglassmask（鍍鉻玻璃模板）UltravioletLightsiliconsubstrateoxide當(dāng)前第59頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)非感光區(qū)域siliconsubstrate感光區(qū)域oxidephotoresist當(dāng)前第60頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)siliconsubstrateoxidephotoresistphotoresist顯影當(dāng)前第61頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)siliconsubstrateoxideoxidesiliconsubstratephotoresist腐蝕當(dāng)前第62頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)siliconsubstrateoxideoxidesiliconsubstratefieldoxide去膠當(dāng)前第63頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)siliconsubstrateoxideoxidegateoxide薄的柵氧化層當(dāng)前第64頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)siliconsubstrateoxideoxidepolysilicongateoxide當(dāng)前第65頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)siliconsubstrateoxideoxidegategateultra-thingateoxidepolysilicongate當(dāng)前第66頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)siliconsubstrateoxideoxidegategatephotoresistScanningdirectionofionbeam（離子束的掃描方向）implantedionsinactiveregionoftransistors（在晶體管有源區(qū)的注入的離子）Implantedionsinphotoresisttoberemovedduringresiststrip.sourcedrain離子束當(dāng)前第67頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)siliconsubstrateoxideoxidegategatesourcedraindopedsilicon當(dāng)前第68頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)自對(duì)準(zhǔn)工藝在有源區(qū)上覆蓋一層薄氧化層淀積多晶硅，用多晶硅柵極版圖刻蝕多晶硅以多晶硅柵極圖形為掩膜板，刻蝕氧化膜離子注入當(dāng)前第69頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)siliconsubstratesourcedraingate當(dāng)前第70頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)siliconsubstrategatecontactholesdrainsource當(dāng)前第71頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)siliconsubstrategateMentalconnectiondrainsource當(dāng)前第72頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)完整的簡(jiǎn)單MOS晶體管結(jié)構(gòu)siliconsubstratesourcedraingateoxideoxidetopnitridemetalconnectiontosourcemetalconnectiontogatemetalconnectiontodrainpolysilicongatedopedsiliconfieldoxidegateoxide當(dāng)前第73頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)重要的結(jié)構(gòu)參數(shù)：溝道的長(zhǎng)度（L）、寬度（W）和柵氧化層的厚度（tox），其中，L和W是MOS電路設(shè)計(jì)重點(diǎn)。當(dāng)前第74頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)溝道長(zhǎng)度L的計(jì)算由于源漏區(qū)加工過(guò)程中摻雜向半導(dǎo)體表面橫向擴(kuò)散，實(shí)際的溝道長(zhǎng)度同設(shè)計(jì)中圖形寬度并不相等當(dāng)前第75頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)溝道寬度W的計(jì)算MOS器件的實(shí)際溝道寬度并非柵極寬度！局部氧化LOCOS工藝場(chǎng)氧在有源區(qū)邊緣形成鳥(niǎo)嘴使得實(shí)際的溝道寬度有所減小當(dāng)前第76頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)CMOS集成電路要把NMOS和PMOS兩種器件做在一個(gè)芯片上，如何實(shí)現(xiàn)？采用做阱的方法解決了需要兩種類(lèi)型襯底的問(wèn)題CMOSFET當(dāng)前第77頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)n阱CMOS主要工藝步驟1、襯底硅片的選擇<100>晶向無(wú)缺陷的單晶硅片8英寸硅片，硅片厚度約700ump型硅片，電阻率為10-50Ωcm當(dāng)前第78頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)2、制作n阱熱氧化形成初始氧化層作為阱區(qū)注入的掩蔽層。在氧化層上開(kāi)出n阱區(qū)窗口注磷在窗口下面形成n阱退火和阱區(qū)推進(jìn)n阱CMOS主要工藝步驟當(dāng)前第79頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)3、場(chǎng)區(qū)氧化n阱CMOS主要工藝步驟場(chǎng)區(qū)氧化的必要性？早期的場(chǎng)區(qū)氧化工藝-非等平面當(dāng)前第80頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)3、場(chǎng)區(qū)局部氧化法LOCOS工藝具體步驟：生長(zhǎng)薄層SiO2作為緩沖層淀積氮化硅刻掉場(chǎng)區(qū)的氮化硅和緩沖氧化層場(chǎng)區(qū)注入熱氧化形成場(chǎng)氧化層n阱CMOS主要工藝步驟當(dāng)前第81頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)鳥(niǎo)嘴問(wèn)題解決方法：在緩沖層二氧化硅上淀積一層多晶硅緩沖層當(dāng)前第82頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)4、制作硅柵具體步驟：生長(zhǎng)SiO2緩沖層溝道區(qū)注入生長(zhǎng)新的柵氧化層CVD工藝淀積多晶硅多晶硅摻雜光刻和刻蝕形成多晶硅柵的圖形硅柵工藝實(shí)現(xiàn)了柵和源、漏區(qū)自對(duì)準(zhǔn)n阱CMOS主要工藝步驟當(dāng)前第83頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)5、形成源和漏區(qū)n阱CMOS主要工藝步驟用磷注入，或砷、磷雙注入形成n+區(qū)作為NMOS源、漏區(qū)和n阱引出區(qū)硼注入，形成PMOS的源、漏區(qū)和p型襯底的歐姆接觸區(qū)當(dāng)前第84頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)6、形成金屬互連線(xiàn)在整個(gè)硅片上淀積氧化層通過(guò)光刻在氧化層上開(kāi)出引線(xiàn)孔在整個(gè)硅片上淀積金屬層，如鋁光刻形成需要的金屬互連線(xiàn)圖形n阱CMOS主要工藝步驟當(dāng)前第85頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)最后，在整個(gè)芯片表面再覆蓋一層磷硅玻璃或氮化硅鈍化膜，只留出電路芯片的引出端，即焊盤(pán)或壓焊點(diǎn)。當(dāng)前第86頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)主要的CMOS工藝VDDP阱工藝N阱工藝雙阱工藝P-P+P+N+N+P+N+VSSVOUTVINVDDN-P+P+N+N+P+N+VSSVOUTVINVDDP-P+P+N+N+P+N+VSSVOUTVINN-SiP-SiN-I-SiN+-Si當(dāng)前第87頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)P-wellP+P+N+N+鋁線(xiàn)PSG場(chǎng)氧柵極氧化膜P+區(qū)P-wellN-型硅極板多晶硅N+區(qū)當(dāng)前第88頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)體硅CMOS的閂鎖（Latch-up）當(dāng)前第89頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)Latch-up效應(yīng)等效電路當(dāng)前第90頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)寄生晶體管Q1、Q2和寄生電阻Rw和Rs構(gòu)成正反饋回路，使電流循環(huán)放大，至到VDD電壓和GND之間鎖定在（Von+VCES）。當(dāng)前第91頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)防止閂鎖的措施當(dāng)前第92頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)場(chǎng)區(qū)寄生MOS晶體管防止出現(xiàn)寄生溝道的措施:1、足夠厚的場(chǎng)氧化層,2、場(chǎng)區(qū)注硼3、合理的版圖當(dāng)前第93頁(yè)\共有106頁(yè)\編于星期日\(chéng)11點(diǎn)p-epiP阱n+STITiSi2STI深亞微米CMOS晶體管結(jié)構(gòu)STISTISTIN阱n-