第十一章模數(shù)和數(shù)模轉(zhuǎn)換詳解演示文稿

第十一章模數(shù)和數(shù)模轉(zhuǎn)換詳解演示文稿當(dāng)前第1頁\共有46頁\編于星期三\9點優(yōu)選第十一章模數(shù)和數(shù)模轉(zhuǎn)換當(dāng)前第2頁\共有46頁\編于星期三\9點概述一、一個實時控制系統(tǒng)（P383）控制對象傳感器信號處理多路開關(guān)采樣保持A/D轉(zhuǎn)換I/O接口計算機傳感器信號處理多路開關(guān)執(zhí)行機構(gòu)D/A轉(zhuǎn)換I/O接口傳感器（Transducer、Sensor）非電量→電壓、電流

當(dāng)前第3頁\共有46頁\編于星期三\9點概述一、一個實時控制系統(tǒng)變送器（Transformer）轉(zhuǎn)換成標(biāo)準(zhǔn)的電信號信號處理（SignalProcessing）放大、整形、濾波

多路轉(zhuǎn)換開關(guān)（Multiplexer）多選一采樣保持電路（SampleHolder，S/H）保證變換時信號恒定不變A/D變換器（A/DConverter）模擬量轉(zhuǎn)換為數(shù)字量D/A變換器（D/AConverter）數(shù)字量轉(zhuǎn)換為模擬量當(dāng)前第4頁\共有46頁\編于星期三\9點概述二、多路模擬開關(guān)（P384）1.作用:切換模擬信號2.產(chǎn)品:AD7501、AD7503：多路輸入，一路輸出；CD4051、CD4052、CD4097：雙向切換的多路開關(guān)。A/D轉(zhuǎn)換器對應(yīng)于多路輸入，一路輸出，使多路模擬信號輪流與A/D轉(zhuǎn)換器接通。D/A轉(zhuǎn)換器對應(yīng)于一路輸入，多路輸出，使輸出的模擬信號輪流分配到各模擬通路，控制相應(yīng)的機構(gòu)。當(dāng)前第5頁\共有46頁\編于星期三\9點概述二、多錄模擬開關(guān)3.原理（以CD4051為例）CD4051I/O4VEEVSSI/O6I/O7I/O5I/O2I/O1I/O0I/O313456782161413121110915O/IVDDA0A1A2SI/O電平轉(zhuǎn)換譯碼電路I/O1I/O2I/O3I/O4I/O5I/O6I/O7SA2A1A0I/O0A2~A1:決定0~7通路的哪個開關(guān)處于閉合。S為低電平時才能選中某一通路CMOS開關(guān)可雙向工作，即可作為8入1出，也可作為1入8出。當(dāng)前第6頁\共有46頁\編于星期三\9點概述三、采樣、量化和編碼（P386）采樣：按相等的時間間隔從模擬信號上截取一系列離散電壓瞬時值。例(P387圖11-5)：量化：按分層原理，將截取的值數(shù)量化。分層值N越大，量化值越接近于實際值。N也表示用幾位二進制位表示模擬信號的數(shù)值。編碼：將量化的數(shù)值用二進制數(shù)表示出來。四、采樣保持器（P389）1、采樣過程:將采樣脈沖加到采樣器，使得在輸出端得到一個脈沖序列。(教材P389圖11-6)當(dāng)前第7頁\共有46頁\編于星期三\9點概述四、采樣保持器2、采樣保持:如果模擬信號變化比較快,就要在A/D之前加上采樣保持電路,使得在轉(zhuǎn)換期間保持模入信號不變。有的A/D芯片內(nèi)就集成有采樣保持電路，具體可從芯片使用手冊中查到。若A/D轉(zhuǎn)換器的速度比較模擬信號變化速度高很多倍,則在A/D芯片之前可不加采樣保持電路?？蓪⒛M信號直接加到A/D轉(zhuǎn)換器上。例ADC0809轉(zhuǎn)換時間為100μs,要求模入信號在100μs之內(nèi)基本不變。當(dāng)前第8頁\共有46頁\編于星期三\9點概述四、采樣保持器(P390圖11-7)（了解）例:采樣保持芯片LF398V3421876524K1KV+V–保持電容保持采樣保持Vi偏置調(diào)節(jié)?238765–––+++A1A2A330KD1D2S300脈沖變高,采樣,S合上脈沖變低,保持,S打開當(dāng)前第9頁\共有46頁\編于星期三\9點概述四、采樣保持器采樣保持器的三個重要指標(biāo)：1.孔徑時間TAP：模擬開關(guān)從閉合到完全斷開的過渡時間。2.捕捉時間TAC：從保持到采樣不是直線跳變,而是有一段時間叫捕捉時間。3.保持電壓衰減速率：保持狀態(tài)下由于漏電流引起的保持電壓衰減。電壓下降率捕捉時間當(dāng)前第10頁\共有46頁\編于星期三\9點11.2D/A轉(zhuǎn)換器（P391）一、D/A轉(zhuǎn)換器原理IO=權(quán)電阻網(wǎng)絡(luò)+RfIf8R4R2RRI1I2I3I4S1S2S3S4IOVRd1d2d3d4d1I1+d2I2+d3I3+d4I1d1、d2、d3、d4表示對應(yīng)開關(guān)S1~S4的狀態(tài)。di

=

0表示對應(yīng)開關(guān)Si斷開；di

=1表示對應(yīng)開關(guān)Si閉合。設(shè)N=d1d2d3d4當(dāng)前第11頁\共有46頁\編于星期三\9點D/A轉(zhuǎn)換器一、D/A轉(zhuǎn)換器原理IO=VO=Rf

If=RfIO取Rf=R/2則：VO=RfIO=VR(d12-1+d22-2+d32-3+d42-4)Vo=VR*N/2n，N=d1d2d3d4，n為位數(shù)=VR*(d123+d222+d321+d4)/24當(dāng)前第12頁\共有46頁\編于星期三\9點D/A轉(zhuǎn)換器二、D/A轉(zhuǎn)換的主要性能指標(biāo)（P393）1、輸入數(shù)字量:位數(shù)、碼制、數(shù)據(jù)格式和邏輯電平。2、輸出模擬量:電流和電壓。多數(shù)為電流型，如DAC0832即為電流型，靠外接運算放大器轉(zhuǎn)換成電壓。3、分辨率:數(shù)據(jù)發(fā)生1LSB變化時所對應(yīng)的輸出電壓的變化。與輸入數(shù)字量的位數(shù)n的關(guān)系為：=FSR/2n式中：FSR(FullScaleRange)為D/A轉(zhuǎn)換器滿量程輸出電壓。8位D/A轉(zhuǎn)換器的分辨率=FSR*1/256=0.39%FSR12位D/A轉(zhuǎn)換器的分辨率=FSR*1/4096=0.0244%FSR當(dāng)前第13頁\共有46頁\編于星期三\9點D/A轉(zhuǎn)換器二、D/A轉(zhuǎn)換的主要性能指標(biāo)4、精度:

實際輸出值與理論值之間的最大偏差。用最大的靜態(tài)轉(zhuǎn)換誤差的形式表示。5、線性誤差:

在D/A轉(zhuǎn)換時，若數(shù)據(jù)連續(xù)轉(zhuǎn)換(兩相鄰數(shù)據(jù)間差值為1)，則輸出的模擬量應(yīng)該是線性的。用實際輸出值與理想輸出值的最大偏差與滿量程值之比的百分?jǐn)?shù)來表示線性誤差。這個轉(zhuǎn)換誤差應(yīng)包括非線性誤差、比例系數(shù)誤差以及漂移誤差等綜合誤差，它反映了實際輸出電壓與理論輸出電壓之間的接近程度。一般用最小量化階⊿來度量，如±1/2LSB(LeastSignificantBit)。也可用滿量程的百分比來度量，如0.05%FSR當(dāng)前第14頁\共有46頁\編于星期三\9點D/A轉(zhuǎn)換器二、D/A轉(zhuǎn)換的主要性能指標(biāo)6、建立時間tS

(轉(zhuǎn)換時間):

DAC的輸入數(shù)字量有滿刻度值的變化時，其輸出模擬信號電壓達到滿刻度值1/2LSB（最低有效位）時所需要的時間。tVO1/2LSBtSVFULL當(dāng)前第15頁\共有46頁\編于星期三\9點D/A轉(zhuǎn)換器三、幾種數(shù)/模轉(zhuǎn)換器（P394）1.A/D7524VREFAD7524CSWRIO2IO1VDDGND+5V+5VIOW譯碼器來VO++VS-VSD7~D0RfA/D轉(zhuǎn)換8位電流輸出型A/D轉(zhuǎn)換器。I/V轉(zhuǎn)換可通過編程，利用數(shù)/模轉(zhuǎn)換器輸出特定波形。當(dāng)前第16頁\共有46頁\編于星期三\9點D/A轉(zhuǎn)換器三、幾種數(shù)/模轉(zhuǎn)換器例1.設(shè)DAC的端口地址為80H，VR=5V，編程輸出如圖0V~4.98V線性增長的周期性鋸齒波。START: MOVAL,0FFHAGAIN: INCAL OUT80H,AL CALLDELAY JMPAGAIN0v+5v首先計算數(shù)字量NN=Vo/VR*2n當(dāng)前第17頁\共有46頁\編于星期三\9點D/A轉(zhuǎn)換器例2.要求用圖11-10電路，形成一個正向和反向三角波，波形下限為0.5V,上限為2.5V。分析：1LSB=5V/256=0.019VSTART:MOVAL,1AHUP:OUT80H,AL INCALCMPAL,81H JNZUPDECAL下限：0.5V/0.019=26=1AH上限：2.5V/0.019=128=80HDOWN:OUT80H,AL DECAL CMPAL,19H JNZDOWN JMPSTART+2.5v+0.5v當(dāng)前第18頁\共有46頁\編于星期三\9點D/A轉(zhuǎn)換器三、幾種數(shù)/模轉(zhuǎn)換器2.DAC0832(P396）特性：8位電流輸出型D/A轉(zhuǎn)換器；引腳圖見P397內(nèi)部結(jié)構(gòu)8位輸入寄存器D7~D0&&LE1LE2ILECSWR1XFERWR2VREFIOUT2IOUT1RFBAGNDDGNDVCCoooooo8位DAC寄存器8位D/A轉(zhuǎn)換器&4~713~161718211981211932010轉(zhuǎn)換時間1μs,雙緩沖輸入數(shù)據(jù)啟動轉(zhuǎn)換當(dāng)前第19頁\共有46頁\編于星期三\9點D/A轉(zhuǎn)換器2.DAC0832工作方式：直通式、單緩沖式、雙緩沖式。(1)直通式:(2)單緩沖式:將兩個寄存器中的一個接成直通方式。CPU只需一次寫入即開始轉(zhuǎn)換，控制比較簡單。即：使兩個內(nèi)部寄存器都處于直通狀態(tài)。模擬輸出始終跟隨輸入變化。不能直接與數(shù)據(jù)總線連接，需外加并行接口(如74LS373、8255等)。因此，很少用。ILE接高電平，CS、WR1、WR2、XFER接低電平當(dāng)前第20頁\共有46頁\編于星期三\9點D/A轉(zhuǎn)換器2.DAC0832(3)雙緩沖式:優(yōu)點：a)數(shù)據(jù)接收與D/A轉(zhuǎn)換可異步進行；b)可實現(xiàn)多個DAC同步轉(zhuǎn)換輸出 ——分時寫入、同步轉(zhuǎn)換。轉(zhuǎn)換要有兩個步驟：將數(shù)據(jù)寫入輸入寄存器，CS=0、WR1

=0、ILE=1將輸入寄存器的內(nèi)容寫入DAC寄存器，

WR2

=0、XFER=0當(dāng)前第21頁\共有46頁\編于星期三\9點D/A轉(zhuǎn)換器MOVDX,320H；指向輸入寄存器MOVAL,DATA；輸入被轉(zhuǎn)換的數(shù)據(jù)OUTDX,AL；數(shù)據(jù)打入輸入寄存器INCDX ；指向DAC寄存器OUTDX,AL；選通DAC寄存器，相當(dāng)于啟動D/A ；轉(zhuǎn)換器2.DAC0832(3)雙緩沖式:例1：XFERWR2WR1CSDAC0832ILEVREF+IOWD7~D0320H321H地址總線地址譯碼器當(dāng)前第22頁\共有46頁\編于星期三\9點D/A轉(zhuǎn)換器3路DAC系統(tǒng)圖：2.DAC0832(3)雙緩沖式:例2：需要同步進行D/A轉(zhuǎn)換的多路系統(tǒng)XFERWR2WR1CSILE+D7~D0ILE+D7~D0XFERWR2WR1CSILE+D7~D0地址譯碼80H81H82H83HWRXFERWR2WR1CS當(dāng)前第23頁\共有46頁\編于星期三\9點11.3A/D轉(zhuǎn)換（P401）主要技術(shù)指標(biāo)：將連續(xù)變化的模擬信號轉(zhuǎn)換為數(shù)字信號。常用的A/D轉(zhuǎn)換方法有計數(shù)法、逐次逼近法、雙斜積分法等。精度：量化間隔(分辨率)=Vmax/電平數(shù)(即滿量程值)例：某8位ADC的滿量程電壓為5V，則其分辨率為

5V/256=19.6mV量化誤差:用數(shù)字（離散）量表示連續(xù)量時，由于數(shù)字量字長有限而無法精確地表示連續(xù)量所造成的誤差。(字長越長，精度越高)絕對量化誤差=量化間隔/2=(滿量程電壓/2n)/2相對量化誤差=((1/2)(1/量化電平數(shù)目))100%當(dāng)前第24頁\共有46頁\編于星期三\9點11.3A/D轉(zhuǎn)換例：滿量程電壓=10V，A/D變換器位數(shù)=10位，則轉(zhuǎn)換時間:

轉(zhuǎn)換一次需要的時間。精度越高（字長越長），轉(zhuǎn)換速度越慢。絕對量化誤差≈10/211=4.88mV相對量化誤差≈1/211*100%=0.049%絕對量化誤差=量化間隔/2=(滿量程電壓/2n)/2相對量化誤差=((1/2)(1/量化電平數(shù)目))100%輸入動態(tài)范圍:

允許轉(zhuǎn)換的電壓的范圍。如0～5V、0～10V等。當(dāng)前第25頁\共有46頁\編于星期三\9點A/D轉(zhuǎn)換一、A/D轉(zhuǎn)換器原理（P401）逐次逼近式模/數(shù)（A/D）轉(zhuǎn)換器原理

實現(xiàn)A/D轉(zhuǎn)換的方法有多種，而逐次逼近式A/D轉(zhuǎn)換具有速度快，分辨率高等優(yōu)點獲得了廣泛的應(yīng)用。這種A/D轉(zhuǎn)換器的比較過程與天平的稱重的過程相似。若一臺天平具有32克、16克、8克、4克、2克和1克等6種砝碼，需要稱量的物體重量為27.4克。稱量從最重的砝碼試起，過程如下表所示。M=D5*32+D4*16+D3*8+D2*4+D1*2+D0*1=27（克）當(dāng)前第26頁\共有46頁\編于星期三\9點A/D轉(zhuǎn)換一、A/D轉(zhuǎn)換器原理DAC控制邏輯SAR緩沖器+-VRViCLK輸出數(shù)據(jù)逐次逼近式A/D轉(zhuǎn)換器原理框圖逐次逼近式A/D轉(zhuǎn)換器基本組成控制邏輯(SAR)：移位寄存器、數(shù)據(jù)寄存器、時序電路及去留碼邏輯電路；DAC:產(chǎn)生電子砝碼；比較器：對輸入電壓與電子砝碼進行比較，并由控制邏輯決定該砝碼的去留。當(dāng)前第27頁\共有46頁\編于星期三\9點DAC控制邏輯SAR緩沖器+-VRViCLK輸出數(shù)據(jù)逐次逼近式A/D轉(zhuǎn)換器原理框圖設(shè)轉(zhuǎn)換器的位數(shù)n=4，則相應(yīng)的電子砝碼分別為2.5V、1.25V、0.625V、0.3125V。VR=5V，Vi=3V,則轉(zhuǎn)換過程及結(jié)果如表當(dāng)前第28頁\共有46頁\編于星期三\9點轉(zhuǎn)換時間的計算 逐次逼近法每進行一次比較，即決定一個碼的去留（0或1）需要8個時鐘脈沖，所以8位轉(zhuǎn)換器完成一次轉(zhuǎn)換大約需要8*8=64個CLK。當(dāng)前第29頁\共有46頁\編于星期三\9點A/D轉(zhuǎn)換二、典型的A/D轉(zhuǎn)換器（P404）1.ADC08098通道（8路）輸入、8位字長、逐位逼近型、轉(zhuǎn)換時間100μs、內(nèi)置三態(tài)輸出緩沖器。外部引腳（見教材P423）說明如下：當(dāng)前第30頁\共有46頁\編于星期三\9點A/D轉(zhuǎn)換二、典型的A/D轉(zhuǎn)換器1.ADC0809引腳D7～D0：輸出數(shù)據(jù)線（三態(tài)）OE：輸出允許（打開輸出三態(tài)門）IN0～IN7：8通道（路）模擬輸入ADDA、ADDB、ADDC：通道地址（通道選擇）ALE：通道地址鎖存START：啟動轉(zhuǎn)換EOC：轉(zhuǎn)換結(jié)束，可用于查詢或作為中斷申請CLK：時鐘輸入（10KHz～1.2MHz）VREF(+)、VREF(-)：基準(zhǔn)參考電壓當(dāng)前第31頁\共有46頁\編于星期三\9點A/D轉(zhuǎn)換1.ADC0809（P404）內(nèi)部編程結(jié)構(gòu)框圖STARTEOCCLKOED7D0ADDCADDBADDAALEIN0IN7比較器8路模擬開關(guān)逐次逼近寄存器SAR樹狀開關(guān)電阻網(wǎng)絡(luò)三態(tài)輸出鎖存器時序與控制地址鎖存及譯碼D/A模擬輸入通道8選1當(dāng)前第32頁\共有46頁\編于星期三\9點A/D轉(zhuǎn)換1.ADC0809工作時序1、選擇通道，即通道號送入A、B、C2、在ALE、START輸入正脈沖，鎖存通道并啟動轉(zhuǎn)換3、轉(zhuǎn)換開始后，EOC變低；過大約64個CLK，轉(zhuǎn)換結(jié)束，EOC變高4、轉(zhuǎn)換結(jié)束后，在OE輸入高電平就打開輸出緩沖器，可以讀取轉(zhuǎn)換結(jié)果當(dāng)前第33頁\共有46頁\編于星期三\9點A/D轉(zhuǎn)換1.ADC0809ADC0809與PC總線的接口需要考慮如下幾方面①輸入通道號的確定：由地址線確定；由數(shù)據(jù)線確定②數(shù)據(jù)線的連接：直接接CPU；由并行接口芯片8255接至CPU③啟動轉(zhuǎn)換信號Start的連接：由地址譯碼信號及寫信號；8255的引腳④狀態(tài)信號EOC端的連接：接至其中一根數(shù)據(jù)線；給8259的中斷源引腳當(dāng)前第34頁\共有46頁\編于星期三\9點A/D轉(zhuǎn)換1.ADC0809模擬信號輸入端INi單路輸入模擬信號可固定連接到任何一個輸入端地址線根據(jù)輸入線編號固定連接(高電平或低電平)如圖：ADDCADDBADDAIN4ADC0809輸入+5V多路輸入模擬信號按順序分別連接到輸入端要轉(zhuǎn)換哪一路輸入，就將其編號送到地址線上(動態(tài)選擇)ADDCADDBADDAIN0IN1IN2IN3IN4ADC0809輸入0CPU指定通道號輸入4當(dāng)前第35頁\共有46頁\編于星期三\9點A/D轉(zhuǎn)換1.ADC0809地址線ADDA-ADDC多路輸入時，地址線不能接死，而是要通過一個接口芯片與數(shù)據(jù)總線連接。接口芯片可以選用：鎖存器74LS273，74LS373等（要占用一個I/O地址）ADDCADDBADDAIN0IN1IN2IN3IN4ADC0809輸入DB74LS373Q2Q1Q0CP來自I/O譯碼器D0-D7可編程并行接口8255（要占用四個I/O地址）ADDCADDBADDAIN0IN1IN2IN3IN4ADC0809DB8255PB2PB1PB0CS來自I/O譯碼器D0-D7A1A0A1A0當(dāng)前第36頁\共有46頁\編于星期三\9點A/D轉(zhuǎn)換1.ADC0809數(shù)據(jù)輸出線D0-D7內(nèi)部已接有三態(tài)門，故可直接連到DB上。也可另外通過一個輸入接口與DB相連。D0-D7ADC0809DBOE來自I/O譯碼器D0-D7ADC0809DBOE來自I/O譯碼器74LS244+5VDIDOE1E2當(dāng)前第37頁\共有46頁\編于星期三\9點A/D轉(zhuǎn)換1.ADC0809地址鎖存ALE和啟動轉(zhuǎn)換START獨立連接：用兩個信號分別進行控制——需占用兩個I/O端口或兩個I/O數(shù)據(jù)線(用8255時)；統(tǒng)一連接：用一個脈沖信號的上升沿進行地址鎖存，下降沿實現(xiàn)啟動轉(zhuǎn)換——只需占用一個I/O端口或一個I/O線(用8255時)，參見教材P409圖11-23。ADC0809ALE來自I/O譯碼1來自I/O譯碼2STARTADC0809ALE來自I/O譯碼器START當(dāng)前第38頁\共有46頁\編于星期三\9點A/D轉(zhuǎn)換1.ADC0809轉(zhuǎn)換結(jié)束EOC軟件延時等待(比如延時1ms)——不用EOC信號。CPU效率最低。軟件查詢EOC狀態(tài):EOC通過一個三態(tài)門連到數(shù)據(jù)總線的D0(其他數(shù)據(jù)位也可以)。三態(tài)門要占用一個I/O端口地址。CPU效率低把EOC作為中斷申請信號，接到8259的IR端。在中斷服務(wù)程序中讀入轉(zhuǎn)換結(jié)果，效率高。當(dāng)前第39頁\共有46頁\編于星期三\9點A/D轉(zhuǎn)換1.ADC0809一個連接實例D0IN0A15~A0D7~D0EOC譯碼器ADC0809D7-D0ALEADDCADDBADDAOESTARTM/IORDWR當(dāng)前第40頁\共有46頁\編于星期三\9點A/D轉(zhuǎn)換1.ADC0809一個連接實例用延時等待的方法： ……MOV DX,start_port OUT DX,AL ;啟動轉(zhuǎn)換CALLDELAY_1MS ;延時1msMOV DX,oe_portIN AL,DX ;讀入結(jié)果 ……用查詢EOC狀態(tài)的方法： …… MOV DX,start_port OUT DX,AL ;啟動轉(zhuǎn)換LL:MOV DX,eoc_port IN AL,DX ;讀入EOC狀態(tài) AND AL,01H ;測試第0位(EOC狀態(tài)位) JZ LL

;沒轉(zhuǎn)換完，則循環(huán)檢測 MOV DX,oe_port IN AL,DX ;讀入結(jié)果 ……當(dāng)前第41頁\共有46頁\編于星期三\9點A/D轉(zhuǎn)換1.ADC0809多通道數(shù)據(jù)采集系統(tǒng)(1)用定時中斷控制采樣率,用地址信號選擇通道的方案在PC/XT（以8088為CPU）機上采用ADC0809設(shè)計一塊8通道的數(shù)據(jù)采集卡。要求：以200Hz的速率對每個通道均采集1024個數(shù)據(jù)，也就是每隔5ms對各通道輪流采集一個數(shù)據(jù)，然后將它們存放到以DBUFF開始的數(shù)據(jù)緩沖區(qū)中。當(dāng)前第42頁\共有46頁\編于星期三\9點分析1