2023年計(jì)算機(jī)組成與系統(tǒng)結(jié)構(gòu)實(shí)驗(yàn)報(bào)告

評語：課中檢查完畢的題號及題數(shù)：

課后完畢的題號與題數(shù)：

成績：自評成績：95

實(shí)驗(yàn)報(bào)告

實(shí)驗(yàn)名稱：基于Vern。：片甯算器和存儲器日期：2023.11.2

班級：10011303學(xué)號：姓名：楊添文

一、實(shí)驗(yàn)?zāi)康模?/p>

1、了解運(yùn)算器的組成結(jié)構(gòu)。

2、掌握運(yùn)算器的工作原理。

3、掌握靜態(tài)存儲器RAM工作特性及數(shù)據(jù)的讀寫方法。

二、實(shí)驗(yàn)內(nèi)容：

1、基本運(yùn)算器實(shí)驗(yàn)。

2、靜態(tài)存儲器實(shí)驗(yàn)。

三、項(xiàng)目規(guī)定及分析：

基本運(yùn)算器實(shí)驗(yàn)：

規(guī)定:驗(yàn)證和實(shí)現(xiàn)運(yùn)算器的數(shù)據(jù)運(yùn)算功能。這些運(yùn)算除了常規(guī)的加、減、

乘、除等基本的算術(shù)運(yùn)算之外,還涉及能進(jìn)行“邏輯判斷”的邏輯解決能力,

即“與”、“或”、“非”這樣的基本邏輯運(yùn)算以及數(shù)據(jù)的比較、移位等

操作。

分析：

(1)運(yùn)算器原理圖如下圖所示

運(yùn)算器內(nèi)部具有三個(gè)獨(dú)立運(yùn)算部件，分別為算術(shù)、邏輯和移位運(yùn)算部

件，要解決的數(shù)據(jù)存于暫存器A和暫存器B,三個(gè)部件同時(shí)接受來自A和B

的數(shù)據(jù)，各部件對操作數(shù)進(jìn)行何種運(yùn)算由控制信號S3-S0來決定，任何時(shí)

候，多路選擇開關(guān)只選擇三部件中一個(gè)部件的結(jié)果作為ALU的輸出。假如

是算術(shù)運(yùn)算，還將置進(jìn)位標(biāo)志FC,在運(yùn)算結(jié)果輸出前，置ALU零標(biāo)志。

(2)ALU和外圍電路的連接如下圖所示：(圖中的小方框代表排針座)

。（3）運(yùn)算器的邏輯功能表如表所示:

運(yùn)算類型S3S2S1SO功能

0000F=A（直通）

0001F=B（直通）

邏輯運(yùn)算0010F二AB(FZ)

0011F=A+B(FZ)

0100F=/A(FZ)

0101F=人邏輯右移B（取低3位）位（FZ）

移位運(yùn)算0110F=A邏輯左移B（取低3位）位（FZ）

0111F=A算術(shù)右移B（取低3位）位（FZ）

1000F=人循環(huán)右移B（取低3位）位（FZ）

1001F=A加B(FC,FZ)

1010F=A力口B力口Cn(FC,FZ)

1011F=A減B(FC,FZ)

算術(shù)運(yùn)算

1100F=A減1(FC,FZ)

1101F=A力口1(FC,FZ)

1110（保存）

1111（保存）

2、靜態(tài)存儲器實(shí)驗(yàn)：

規(guī)定:實(shí)現(xiàn)靜態(tài)存儲器的讀寫操作，通過軟件中的數(shù)據(jù)通路圖來觀測實(shí)

驗(yàn)結(jié)果。

分析：

（1）實(shí)驗(yàn)原理圖如下圖所示：

地址總線

8位LED顯示燈

>||--------------------T2IOM

一

WT!「

CEA10...A8A7...AO_.upXI~-----I----

存儲器數(shù)據(jù)線接至數(shù)據(jù)總線，數(shù)據(jù)總線上接有8個(gè)LED燈顯示D

7…DO的內(nèi)容。地址線接至地址總線，地址總線上接有8個(gè)LED燈顯示

A7-A0的內(nèi)容，地址由地址鎖存器（74LS273,位于PC&AR單元）給出。

數(shù)據(jù)開關(guān)（位于IN單元）經(jīng)一個(gè)三態(tài)門（74LS245）連至數(shù)據(jù)總線，分時(shí)給

出地址和數(shù)據(jù)。地址寄存器為8位，接入6116的地址A7-A0,6116的

高三位地址A10-A8接地，所以其實(shí)際容量為256字節(jié)。

（2）實(shí)驗(yàn)中的讀寫控制邏輯如下圖所示：

WEOE功能

1XX不選擇

010讀

001寫

000寫

I0M用來選擇是對I/O還是對MEM進(jìn)行讀寫操作，RD=1時(shí)為讀,

WR=1時(shí)為寫。

四、具體實(shí)現(xiàn)：

1、基本運(yùn)算器實(shí)驗(yàn)：

（1）按下圖連接實(shí)驗(yàn)電路,并檢查無誤。圖中將用戶需要連接的信號用

圓圈標(biāo)明(其它實(shí)驗(yàn)相同)。

(2)將時(shí)序單元的狀態(tài)開關(guān)置為‘單步'檔，MEM單元的編程開關(guān)

置為‘運(yùn)營'檔。

(3)打開電源開關(guān)，假如聽到有‘嘀'報(bào)警聲，說明有總線競爭現(xiàn)象,

應(yīng)立即關(guān)閉電源，重新檢查接線，直到錯(cuò)誤排除。然后按動(dòng)CON單

元的CLR按鈕，將運(yùn)算器的A、B和FC、FZ清零。

(4)用輸入開關(guān)向暫存器A置數(shù)。

①撥動(dòng)CON單元的SD27-SD20數(shù)據(jù)開關(guān)，形成二進(jìn)制數(shù)011

00101(或其它數(shù)值)，數(shù)據(jù)顯示亮為'「，滅為‘0'。

②置LDA=1,LDB=0,按動(dòng)時(shí)序單元的TS按鈕，產(chǎn)生一個(gè)T2

上沿，則將二進(jìn)制數(shù)01100101置入暫存器A中，暫存器A的值

通過ALU單元的A7…A0八位LED燈顯示。

(5)用輸入開關(guān)向暫存器B置數(shù)。

①撥動(dòng)CON單元的SD27-SD20數(shù)據(jù)開關(guān)，形成二進(jìn)制數(shù)10

100111(或其它數(shù)值)。

②置LDA=0,LDB=1,按動(dòng)時(shí)序單元的TS按鈕，產(chǎn)生一個(gè)T2上

沿,則將二進(jìn)制數(shù)10100111置入暫存器B中，暫存器B的值通

過ALU單元的B7…B0八位LED燈顯示。

(6)改變運(yùn)算器的功能設(shè)立，觀測運(yùn)算器的輸出。置ALU_B=0、

LDA=0、LDB=0,然后按表1TT置S3、S2、SI、SO和Cn的

數(shù)值，并觀測數(shù)據(jù)總線LED顯示燈顯示的結(jié)果。如置S3、S2、S1、

S0為0010,運(yùn)算器作邏輯與運(yùn)算，置S3、S2、SI、S0為10

01,運(yùn)算器作加法運(yùn)算。

假如實(shí)驗(yàn)箱和PC聯(lián)機(jī)操作，則可通過軟件中的數(shù)據(jù)通路圖來觀測

實(shí)驗(yàn)結(jié)果，方法是：打開軟件，選擇聯(lián)機(jī)軟件的“【實(shí)驗(yàn)】一【運(yùn)

算器實(shí)驗(yàn)】"，打開運(yùn)算器實(shí)驗(yàn)的數(shù)據(jù)通路圖，如下圖所示。進(jìn)行

上面的手動(dòng)操作，每按動(dòng)一次TS按鈕，數(shù)據(jù)通路圖會(huì)有數(shù)據(jù)的流

動(dòng)，反映當(dāng)前運(yùn)算器所做的操作，或在軟件中選擇“【調(diào)試】一【單

周期】”，其作用相稱于將時(shí)序單元的狀態(tài)開關(guān)置為'單步'檔后

按動(dòng)了一次TS按鈕,數(shù)據(jù)通路圖也會(huì)反映當(dāng)前運(yùn)算器所做的操作。

2、靜態(tài)存儲器實(shí)驗(yàn)：

(1)關(guān)閉實(shí)驗(yàn)系統(tǒng)電源，按下圖連接實(shí)驗(yàn)電路，并檢查無誤，圖中將用

戶需要連接的信號用圓圈標(biāo)明。

(2)將時(shí)序單元的狀態(tài)開關(guān)置為‘單步'檔(時(shí)序單元的介紹見附錄

二)，MEM單元的編程開關(guān)置為‘運(yùn)營'檔。

(3)將CON單元的IOR開關(guān)置為1(使IN單元無輸出)，打開電源

開關(guān)，假如聽到有‘嘀'報(bào)警聲，說明有總線競爭現(xiàn)象應(yīng)立即關(guān)閉

電源，重新檢查接線，直到錯(cuò)誤排除。

(4)給存儲器的00H、01H、02H、03H、04H地址單元中分別寫入數(shù)

據(jù)11H、12H、13H、14H、15H。由前面的存儲器實(shí)驗(yàn)原理圖可以

看出，由于數(shù)據(jù)和地址由同一個(gè)數(shù)據(jù)開關(guān)給此因此數(shù)據(jù)和地址要

分時(shí)寫入，先寫地址，具體操作環(huán)節(jié)為:先關(guān)掉存儲器的讀寫(WR=

0,RD=O),然后運(yùn)用數(shù)據(jù)開關(guān)設(shè)定地址,輸出地址到數(shù)據(jù)總線

(I0R=0),最后打開地址寄存器門控信號(LDAR=1),按動(dòng)TS產(chǎn)

生T2脈沖，即將地址打入到AR中。再寫數(shù)據(jù)，具體操作環(huán)節(jié)為:

先關(guān)掉存儲器的讀寫(WR=0,RD=0)和地址寄存器門控信號(L

DAR=0),然后運(yùn)用數(shù)據(jù)開關(guān)給出要寫入的數(shù)據(jù)，輸出數(shù)據(jù)到數(shù)據(jù)

總線(I0R=0),最后使存儲器處在寫狀態(tài)(WR=1,RD=O,IOM

=0),按動(dòng)TS產(chǎn)生T2脈沖，即將數(shù)據(jù)打入到存儲器中。寫存

儲器的流程如下圖所示(以向00地址單元寫入11H為例)：

IN單元置地址地址打入ARIN單元置數(shù)據(jù)數(shù)據(jù)打入MEM

(00000000)(00000000)(00010001)(00010001)

\

\/WR=1、

=o

0

-oRD=0

WR0

M-oIOM=0

RDIOM=0

IOR-oIOR=0

-IOR=0

IO5OLDAR=0

AR/LDAR=0kT2=n/

\/

(5)依次讀出第00、01、02、03、04號單元中的內(nèi)容,觀測上

述各單元中的內(nèi)容是否與前面寫入的一致。同寫操作類似，也要

先給出地址,然后進(jìn)行讀，地址的給出和前面同樣，而在進(jìn)行讀

操作時(shí)，應(yīng)先關(guān)閉IN單元的輸出（IOR=1）,然后使存儲器處在

讀狀態(tài)（WR=O,RD=1,IOM=O）,此時(shí)數(shù)據(jù)總線上的數(shù)即為

從存儲器當(dāng)前地址中讀出的數(shù)據(jù)內(nèi)容。讀存儲器的流程如下圖

所示（以從00地址單元讀出11H為例）：

IN單元置地址地址打入AR關(guān)閉IN單元輸出讀出MEM數(shù)據(jù)

--->——>——>

（OOOOOOOO）(00000000)（********）(00010001)

/\/WR=0'/\/\

WR=0WR=0WR=0

RD=0

RD=0RD=0RD=1

I0M=0

I0M=0I0M=0I0M=0

I0R=0

I0R=0I0R=1I0R=1

LDAR=1

LDAR=0(T2LDAR=0LDAR=0,

\/\/\/

（6）假如實(shí)驗(yàn)箱和PC聯(lián)機(jī)操作，則可通過軟件中的數(shù)據(jù)通路圖來觀測

實(shí)驗(yàn)結(jié)果，方法是：打開軟件，選擇聯(lián)機(jī)軟件的“【實(shí)驗(yàn)】一【存

儲器實(shí)驗(yàn)】"，打開存儲器實(shí)驗(yàn)的數(shù)據(jù)通路圖，如下圖所示。

進(jìn)行上面的手動(dòng)操作，每按動(dòng)一次TS按鈕，數(shù)據(jù)通路圖會(huì)有數(shù)據(jù)

的流動(dòng),反映當(dāng)前存儲器所做的操作（即使是對存儲器進(jìn)行讀，也應(yīng)

按動(dòng)一次TS按鈕，數(shù)據(jù)通路圖才會(huì)有數(shù)據(jù)流動(dòng)），或在軟件中選擇

“【調(diào)試】一【單周期】"，其作用相稱于將時(shí)序單元的狀態(tài)開關(guān)

置為'單步'檔后按動(dòng)了一次TS按鈕,數(shù)據(jù)通路圖也會(huì)反映當(dāng)前存

儲器所做的操作。

3、用Verilog語言在Modelsim上實(shí)現(xiàn)：

源代碼：

modulelogic_operation

#(parameterISA_WIDTH=4,DATA_WIDTH=8)(

inputsys_c1ock,

inputsys_reset,

input[ISA_WIDTH-1:0]control,

input[DATA_WIDTH-1：0]data_a,

input[DAIA_WIDTH-1:0]data_b,

outputreg[DATA_WIDTH-1:0]resu1t

)；

integeri;

aIways@(posedgesys_clockorposedgesys_reset)begin

if(sys_reset==1'bO)begin

resuIt<=47b0；

end

elsebegin

case(control)

4ZbOOO0:begin

for(i=0;i<DATA_WIDTH；i=i+1)

resu1t[i]=data_a[i]；

end

4'b0001:begin

for(i=0;i<DATA_WIDTH;i=i+1)

resu1t[i]=data_b[i]；

end

4,bO010:begin

for(i=0;i<DATA_WIDTH;i=i+1)

resu1t[i]=data_a[i]&data_b[i];

end

4'b0011:begin

for(i=0；i<DATA__W|DTH;i=i+1)

result[i]=data_a[i]|data_b[i]；

end

4'b0100:begin

for(i=0；i<DATA_WIDTH;i=i+1)

resu1t[i]=~data_a[i];

end

default:;

endcase

end

end

endmodu1e

五、調(diào)試運(yùn)營結(jié)果:

實(shí)驗(yàn)結(jié)果以表格方式呈現(xiàn):

結(jié)果表

運(yùn)算類型ABS3S2SISOcn結(jié)果

65A70000XF=(65)FZ=(0)FC=(O)

65A70001XF=(A7)FZ=(O)FC=(0)

邏輯運(yùn)算65A70010XF=(25)FZ=(0)FC=(O)

65A70011XF=(E7)FZ=(O)FC=(O)

65A70100XF=(9A)FZ=(0)FC=(O)

65A70101XF=(CA)FZ=(O)FC=(O)

65A70F=(32)FZ=(O)FC=(1)

0110

移位運(yùn)算65A71F=(B2)FZ=(0)FC=(1)

65A70F=(CA)FZ=(0)FC=(0)

0111

65A71F=(CA)FZ=(O)FC=(O)

65A71000X(0)F=(CA)FZ=(O)FC=(O)

65AT1001XF=(0C)FZ=(0)FC=(1)

65A7101O(FC=O)X

65A7101O(FC=1)XF=(OD)FZ=(O)FC=(1)

算數(shù)運(yùn)算65A71011XF=(BE)FZ=(0)FC=(1)

65AT1100XF=(64)FZ=(0)FC=(0)

65A71101XF=(66)FZ=(O)FC=(O)

65A71110X保留

65A71111X保留

六、思考題的解答與分析：

1、基本運(yùn)算器實(shí)驗(yàn)：

(1)運(yùn)用上述運(yùn)算器能否實(shí)現(xiàn)大于8位二進(jìn)制數(shù)的算術(shù)運(yùn)算？假如

能，需要采用什么樣的措施？

答：可以運(yùn)用上述運(yùn)算器實(shí)現(xiàn)大于8位的二進(jìn)制算數(shù)運(yùn)算，前提是，

將上述兩個(gè)寄存器連接起來實(shí)現(xiàn)一個(gè)16位的寄存器，輸入與輸出都可以

運(yùn)用這個(gè)寄存器。

(2)給出一組數(shù)據(jù)，驗(yàn)證桶形移位器的功能。

答：設(shè)計(jì)了一個(gè)8位桶形移位器，能左右進(jìn)行循環(huán)移位，移位的數(shù)量

可以在0~7進(jìn)行變化。

以下是源代碼，3位選擇移位數(shù)，尚有一位是方向選擇：

modu1eshifter1(IN,S,d,out);

input[7：0]IN;Ainput[2:0]S;

inputd；Aoutput[7:0]out;

reg[7:0]out;

always@(INorSord)

beginAif(~d)Acase(S)3^bOOO：AbegincoutV=IN；Aend

3'bO01:Abegin

out[7]<=IN[0]；

out[6：0]<=IN[7：1];

endA3JbO10:

begiDAOUt[7:6]<=IN[1:0]；AOut[5:0]<=IN[7:2];

end

31b011：Abegin

out[7:5]<=IN[2:0];

out[4:0]<=IN[7:3]；Aend

3，bl00:

begin

out[7：4]<=IN[3:0];

out[3:0]<=IN[7:4]；

enWb101:

begin

out[7:3]<=IN[4:0]；AOut[2:0]<=IN[7:5]；Mnd

3'bl10：abegin

out[7：2]<=IN[5:0];

out[1:0]<=IN[7:6]；Aend

3'blll:

begin

out[7：1]<=IN[6:0]；AOut[0]<=IN[7]nd

endcaseAe1seif(d)ACase(S)

3'bO00:

beginAout<=IN；

end

3'bOO1:

beginsout[0]<=IN[7];

out[7:1]<=IN[6：0]；Aend

3^010：AbeginAout[l：0]<=IN[7：6];

out[7:2]<=IN[5：0]；Aend^35b011：Abegin

out[2：0]<=IN[7:5]；Aout[7:3]<=IN[4:0]；Mnd3A'b100：Abegin

out[3:0]<=IN[7:4];

out[7:4]<=IN[3:0]；Aend

3'bl01：

begin

out[4：0]<=IN[7:3];

out[7：5]<=IN[2:0];

end

3'bllO:

begin

out[5:0]<=IN[7:2]；

out[7:6]<=IN[1:0];