第6章邏輯門電路-ST-

？

內(nèi)部電路是什么樣的，如何實現(xiàn)相應(yīng)的邏輯功能？內(nèi)部電路不同，邏輯功能相同，如何正確使用？？問題的提出與非門的邏輯功能：輸入有“0”，輸出為“1”

輸入全為“1”，輸出才為“0”F1=AB本文檔共132頁；當(dāng)前第1頁；編輯于星期二\18點3分本章學(xué)習(xí)重點半導(dǎo)體二極管和三極管（包括雙極型和MOS型）開關(guān)狀態(tài)下的等效電路的外特性；理解TTL門電路結(jié)構(gòu)與工作原理，掌握TTL門電路外特性，正確使用TTL門電路；理解CMOS門電路結(jié)構(gòu)與工作原理，掌握CMOS門電路外特性，正確使用CMOS門電路。本文檔共132頁；當(dāng)前第2頁；編輯于星期二\18點3分門電路：實現(xiàn)基本運(yùn)算、復(fù)合邏輯運(yùn)算的單元電路。基本和常用門電路有：與門、或門、非門、與非門或非門、與或非門、異或門……門電路中以高/低電平表示邏輯狀態(tài)的1/06.1概述

獲得高、低電平的基本方法：利用半導(dǎo)體開關(guān)元件的

導(dǎo)通、截止（即開、關(guān)）兩種工作狀態(tài)。

邏輯1和邏輯0：電子電路中用高、低電平來表示。

高、低電平：指電壓的范圍。本文檔共132頁；當(dāng)前第3頁；編輯于星期二\18點3分電路中高、低電平的實現(xiàn)邏輯值的定義：1010正邏輯負(fù)邏輯高/低電平都允許有一定的變化范圍基本原理電路一般采用正邏輯本文檔共132頁；當(dāng)前第4頁；編輯于星期二\18點3分6.1概述電路中的高、低電平都有一定的范圍，而不是固定的值??！對電路元器件參數(shù)精度和供電電源的要求較模擬電路低！10100VVccVV本文檔共132頁；當(dāng)前第5頁；編輯于星期二\18點3分門(電子開關(guān))滿足一定條件時，電路允許信號通過開關(guān)接通。開門狀態(tài)：關(guān)門狀態(tài)：條件不滿足時，信號通不過開關(guān)斷開。6.1概述門（種類）半導(dǎo)體二極管門電路TTL門電路CMOS門電路PMOS和NMOS電路(略)其他類型的雙極型數(shù)字集成電路(略)本文檔共132頁；當(dāng)前第6頁；編輯于星期二\18點3分開關(guān)作用二極管反向截止：開關(guān)接通開關(guān)斷開三極管(C,E)飽和區(qū)：截止區(qū)：開關(guān)接通CEB開關(guān)斷開

正向?qū)ǎ篊EB本文檔共132頁；當(dāng)前第7頁；編輯于星期二\18點3分6.2半導(dǎo)體二極管門電路理想開關(guān)特性的靜態(tài)特性：閉合時電阻為0

實際上開關(guān)閉合時總是有一個很小的電阻，斷開時電阻不可能為∞，轉(zhuǎn)換過程總要花一定的時間。開關(guān)動作在瞬間完成斷開時電阻為∞本文檔共132頁；當(dāng)前第8頁；編輯于星期二\18點3分二極管具有單向?qū)щ娦远O管加正向電壓時導(dǎo)通，可以近似看作是一個閉合的開關(guān)二極管加反向電壓時截止，可以近似看作是一個斷開的開關(guān)導(dǎo)通時的等效電路截止時的等效電路+--+半導(dǎo)體二極管的開關(guān)特性：本文檔共132頁；當(dāng)前第9頁；編輯于星期二\18點3分半導(dǎo)體二極管的開關(guān)特性：VI=VIH

D截止，VO=VOH=VCCVI=VIL

D導(dǎo)通，VO=VOL=0.7V高電平：VIH=VCC低電平：VIL=0可以用VI的高、低電平控制二極管D

的開關(guān)狀態(tài)，并在輸出端Vo輸出相應(yīng)的高、低電平信號。本文檔共132頁；當(dāng)前第10頁；編輯于星期二\18點3分

靜態(tài)特性伏安特性加正向電壓時導(dǎo)通，伏安特性很陡，壓降很?。ü韫埽?.7V，鍺管0.6V）加反向電壓時截止，截止后的伏安特性具有飽和特性（反向電流幾乎不隨反向電壓的增大而增大）且反向電流很?。╪A級），Ui<VON時，二極管截止，iD=0。Ui>VON時，二極管導(dǎo)通。6.2半導(dǎo)體二極管門電路從伏安特性可見，二極管的正向電阻不是0，反向電阻也不是無窮大。VON：開啟電壓本文檔共132頁；當(dāng)前第11頁；編輯于星期二\18點3分可見，二極管在電路中表現(xiàn)為一個受外加電壓Vi控制的開關(guān)。當(dāng)外加電壓Vi為一脈沖信號時，二極管將隨著脈沖電壓的變化在“開”態(tài)與“關(guān)”態(tài)之間轉(zhuǎn)換。這個轉(zhuǎn)換過程就是二極管開關(guān)的動態(tài)特性。

三種近似方法：6.2半導(dǎo)體二極管門電路rD:正向電阻本文檔共132頁；當(dāng)前第12頁；編輯于星期二\18點3分存儲時間

動態(tài)特性

當(dāng)uI

為一矩形電壓時電流波形的不夠陡峭（不理想）tt00漏電流iDuIuIiD上升時間二極管VD的電流的變化過程上升時間、恢復(fù)時間都很小，基本上由二極管的制作工藝決定；存儲時間與正向電流，反向電壓有關(guān)。VDR這就限制了二極管的最高工作頻率6.2半導(dǎo)體二極管門電路反向恢復(fù)時間本文檔共132頁；當(dāng)前第13頁；編輯于星期二\18點3分？

內(nèi)部電路是什么樣的，如何實現(xiàn)相應(yīng)的邏輯功能？內(nèi)部電路不同，邏輯功能相同，如何正確使用？？問題的提出與非門的邏輯功能：輸入有“0”，輸出為“1”

輸入全為“1”，輸出才為“0”F1=AB本文檔共132頁；當(dāng)前第14頁；編輯于星期二\18點3分Y=AB6.1半導(dǎo)體二極管門電路

二極管與門&規(guī)定3V以上為10V以下為0本文檔共132頁；當(dāng)前第15頁；編輯于星期二\18點3分Y=A+B6.1半導(dǎo)體二極管門電路

二極管或門1規(guī)定2.3V以上為10V以下為0本文檔共132頁；當(dāng)前第16頁；編輯于星期二\18點3分

高低電平偏移0.7V1.4V

分立元件門電路存在的問題2.1V既非高電平也非低電平VCC=5VVCC=5VVCC=5V3V3V3V0V＆＆＆3V0V3V3V00001116.1半導(dǎo)體二極管門電路只能用于IC內(nèi)部電路本文檔共132頁；當(dāng)前第17頁；編輯于星期二\18點3分雙極型三極管的開關(guān)特性(掌握）TTL反相器的電路結(jié)構(gòu)和工作原理(理解)TTL反相器的靜態(tài)輸入特性和輸出特性(理解)TTL反相器的動態(tài)特性(理解)其他類型的TTL門電路(了解)TTL門電路本文檔共132頁；當(dāng)前第18頁；編輯于星期二\18點3分雙極型三極管的結(jié)構(gòu)管芯+三個引出電極+外殼雙極型半導(dǎo)體三極管的開關(guān)特性本文檔共132頁；當(dāng)前第19頁；編輯于星期二\18點3分基區(qū)薄低摻雜發(fā)射區(qū)高摻雜集電區(qū)低摻雜雙極型半導(dǎo)體三極管的內(nèi)部結(jié)構(gòu)（了解）摻雜：在本征半導(dǎo)體中摻入少量的雜質(zhì)元素，從而改善半導(dǎo)體的導(dǎo)電性能。本文檔共132頁；當(dāng)前第20頁；編輯于星期二\18點3分雙極型半導(dǎo)體三極管的摻雜摻雜：在本征半導(dǎo)體中摻入少量的雜質(zhì)元素，從而改變半導(dǎo)體的導(dǎo)電性能。N型半導(dǎo)體：在純凈的硅（或鍺）晶體中摻入少量的5價雜質(zhì)元素（如磷P、砷As、銻Sb等），形成N型半導(dǎo)體；P型半導(dǎo)體：在純凈的硅（或鍺）晶體中摻入少量的3價雜質(zhì)元素（如硼B(yǎng)、鋁Al、鎵Ga等），形成P型半導(dǎo)體。載流子：運(yùn)載電荷的粒子，包括帶負(fù)電的自由電子和帶正電的空穴。發(fā)射區(qū)高摻雜：以便于產(chǎn)生較多的載流子?；鶇^(qū)薄低摻雜，有利于發(fā)射區(qū)載流子穿過基區(qū)到達(dá)集電區(qū)；集電區(qū)低摻雜，但面積大，以保證盡可能多地收集到從發(fā)射區(qū)發(fā)出的載流子。本文檔共132頁；當(dāng)前第21頁；編輯于星期二\18點3分

圖2.2.5雙極型三極管的兩種類型(a)NPN型

(b)PNP型雙極型三極管的簡化結(jié)構(gòu)本文檔共132頁；當(dāng)前第22頁；編輯于星期二\18點3分

(a)輸入特性曲線

(b)輸出特性曲線返回雙極型三極管的特性曲線輸入特性和輸出特性VON:開啟電壓:

硅三級管：VON=0.5V～0.7V

鍺三極管：VON=0.2V～0.3V本文檔共132頁；當(dāng)前第23頁；編輯于星期二\18點3分三極管CE之間相當(dāng)于一個開關(guān)：在飽和區(qū)“閉合”，截止區(qū)“斷開”三極管是電流控制的電流源，在模擬電路中，工作在放大區(qū)在數(shù)字電路中工作在飽和區(qū)或截止區(qū)——開關(guān)狀態(tài)飽和區(qū)截止區(qū)放大區(qū)雙極型三極管的開關(guān)特性

輸入特性和輸出特性von本文檔共132頁；當(dāng)前第24頁；編輯于星期二\18點3分三極管的三種工作狀態(tài)

（1）截止?fàn)顟B(tài)：當(dāng)VI小于三極管發(fā)射結(jié)死區(qū)電壓(VON)時，IB≈0，IC≈0，VCE≈VCC，三極管工作在截止區(qū)，對應(yīng)圖中的A點。

三極管工作在截止?fàn)顟B(tài)的條件為：發(fā)射結(jié)反偏或小于死區(qū)電壓 (VBE<VON)雙極型三極管的開關(guān)特性iCIB1IB2B3IB4IB5IB=0=IBSABCDEvCEVCCVCC/RCICS0.7VI本文檔共132頁；當(dāng)前第25頁；編輯于星期二\18點3分

此時，若調(diào)節(jié)Rb↓，則IB↑，IC↑，VCE↓，工作點沿著負(fù)載線由A點→B點→C點→D點向上移動。在此期間，三極管工作在放大區(qū)，其特點為IC＝βIB。三極管工作在放大狀態(tài)的條件為：發(fā)射結(jié)正偏，集電結(jié)反偏

（2）放大狀態(tài)：當(dāng)VI為正值且大于死區(qū)電壓時，三極管導(dǎo)通。有

雙極型三極管的開關(guān)特性iCIB1IB2B3IB4IB5IB=0=IBSABCDEvCEVCCVCC/RCICS0.7VI本文檔共132頁；當(dāng)前第26頁；編輯于星期二\18點3分

若再減小Rb，IB會繼續(xù)增加，但I(xiàn)C已接近于最大值VCC/RC，不會再增加，三極管進(jìn)入飽和狀態(tài)。飽和時的VCE電壓稱為飽和壓降VCES，其典型值為：VCES≈0.3V。

（3）飽和狀態(tài)：VI繼續(xù)升高，RC上的壓降也隨之增大，當(dāng)RC上的壓降接近電源電壓VCC時，集電結(jié)變?yōu)榱闫?，稱為臨界飽和狀態(tài)，對應(yīng)圖中的E點。此時的集電極電流稱為集電極飽和電流，用ICS表示，此時基極電流稱為基極臨界飽和電流，用IBS表示，有:三極管工作在飽和狀態(tài)的電流條件為：IB＞IBS

電壓條件為：集電結(jié)和發(fā)射結(jié)均正偏雙極型三極管的開關(guān)特性本文檔共132頁；當(dāng)前第27頁；編輯于星期二\18點3分

三極管的基本開關(guān)電路VI=VIL，T截止，輸出高電平——“開關(guān)斷開”VI=vIH，T飽和導(dǎo)通，輸出低電平(飽和壓降)——“開關(guān)閉合”因此輸出與輸入的電平之間是反相關(guān)系，實際上就是一個反相器（非門）。雙極型三極管的開關(guān)特性iCIB1IB2B3IB4IB5IB=0=IBSABCDEvCEVCCVCC/RCICS0.7VIVO本文檔共132頁；當(dāng)前第28頁；編輯于星期二\18點3分解：根據(jù)飽和條件IB＞IBS解題。例1

電路及參數(shù)如圖所示，設(shè)輸入電壓VI=3V，三極管的VBE=0.7V。（2）將RC改為6.8k，重復(fù)以上計算?！逫B＞IBS∴三極管飽和。

IB不變，仍為0.023mA

∵IB＜IBS∴三極管處在放大狀態(tài)。+V-++-T123RRbCCIVC(+12V)OV10kΩ100kΩ（1）若β＝60，試判斷三極管是否飽和，并求出IC和VO的值。6.5.1雙極型三極管的開關(guān)特性本文檔共132頁；當(dāng)前第29頁；編輯于星期二\18點3分（3）RC=6.8k，將Rb改為60k，重復(fù)以上計算。由上例可見，Rb

、RC

、β等參數(shù)都能決定三極管是否飽和。三極管電路的飽和條件可寫為：即在VI一定（要保證發(fā)射結(jié)正偏）和VCC一定的條件下，Rb越小，β越大，RC越大，三極管越容易飽和。在數(shù)字電路中總是合理地選擇這幾個參數(shù)，使三極管在導(dǎo)通時為飽和導(dǎo)通。

IBS≈0.029mA∵IB＞IBS∴三極管飽和。

+V￡-++-T123RRbCCIVC(+12V)OV6.8kΩ60kΩ6.5.1雙極型三極管的開關(guān)特性本文檔共132頁；當(dāng)前第30頁；編輯于星期二\18點3分由上例可見:Rb

、RC

、β等參數(shù)都能決定三極管是否飽和。三極管電路的飽和條件可寫為：即:在VI一定要保證發(fā)射結(jié)和集電結(jié)同時正偏的條件下，Rb越小，β越大，RC越大，三極管越容易飽和。在數(shù)字電路中總是合理地選擇這幾個參數(shù)，確保：三極管截止時相當(dāng)于開關(guān)斷開(在開關(guān)電路的輸出端給出高電平）三極管飽和導(dǎo)通時相當(dāng)于開關(guān)閉合

(在開關(guān)電路的輸出端給出低電平）6.5.1雙極型三極管的開關(guān)特性本文檔共132頁；當(dāng)前第31頁；編輯于星期二\18點3分開關(guān)作用二極管反向截止：開關(guān)接通開關(guān)斷開三極管(C,E)飽和區(qū)：截止區(qū)：開關(guān)接通CEB開關(guān)斷開

正向?qū)ǎ篊EB本文檔共132頁；當(dāng)前第32頁；編輯于星期二\18點3分＋－RbRc+VCCbce＋－截止?fàn)顟B(tài)飽和狀態(tài)iB≥IBSui=UIL<0.5Vuo=+VCCui=UIHuo=0.3V＋－RbRc+VCCbce＋－＋＋－－0.7V0.3V三極管的開關(guān)等效電路開關(guān)斷開CEB開關(guān)接通CEB本文檔共132頁；當(dāng)前第33頁；編輯于星期二\18點3分截止?fàn)顟B(tài)飽和狀態(tài)三極管的開關(guān)等效電路開關(guān)斷開CEB開關(guān)接通CEBbecbec本文檔共132頁；當(dāng)前第34頁；編輯于星期二\18點3分uI

iC

uO

UIL

UIH

ICS

0

Ucc

UCES

tontoff在動態(tài)情況下，即三極管在截止與飽和兩種狀態(tài)間迅速切換時，三極管內(nèi)部電荷的建立和消散都需要一定時間，因此：集電極電流ic和輸出電壓uO的變化都滯后于輸入電壓UI的變化。當(dāng)基極施加一矩形電壓uI時

三極管三極管的動態(tài)開關(guān)特性TRcRBUCCiCuCEiBuOuI本文檔共132頁；當(dāng)前第35頁；編輯于星期二\18點3分當(dāng)基極施加一矩形電壓uI時截止到飽和所需的時間稱為開啟時間ton，它基本上由三極管自身決定。iC、uO波形不夠陡峭，iC、uO滯后于uI，即三極管在截止與飽和狀態(tài)轉(zhuǎn)換需要一定的時間。這是由三極管的結(jié)電容引起的，內(nèi)部載流子的運(yùn)動過程比較復(fù)雜。uI

iC

uO

UIL

UIL

ICS

0

Ucc

UCES

tontoff飽和到截止所需的時間稱為關(guān)閉時間toff，它與飽和深度S有直接關(guān)系，S越大toff越長。

三極管三極管的動態(tài)開關(guān)特性本文檔共132頁；當(dāng)前第36頁；編輯于星期二\18點3分TTL集成門電路概述集成邏輯門－－把晶體管、電阻及電路連線等制作在一塊半導(dǎo)體的芯片上，并封裝在一個殼體內(nèi)的邏輯門電路。

1961年美國德克薩斯儀器公司率先將數(shù)字電路元器件和連線作在同一硅片上，制成了集成電路（簡稱IC）。隨著工藝的完善和發(fā)展，集成電路按集成度（單位硅片中所含元、器件數(shù)）的高低可分為：

SSI→MSI→

LSI→

VLSI

本文檔共132頁；當(dāng)前第37頁；編輯于星期二\18點3分集成邏輯電路的發(fā)展(按集成度的高低)小規(guī)模集成電路SSI(SmallScaleIntegration)中規(guī)模集成電路MSI(MiddleScaleIntegration)大規(guī)模集成電路LSI(LargeScaleIntegration)超導(dǎo)大規(guī)模集成電路VLSI(VeryLargeScaleIntegration)邏輯門電路典型組合邏輯與時序邏輯電路可編程器件專用系統(tǒng)TTL集成門電路概述本文檔共132頁；當(dāng)前第38頁；編輯于星期二\18點3分集成邏輯門電路的分類TTL

(Transistor-TransistorLogic)：以雙極型三極管作為開關(guān)器件CMOS

(ComplementaryMetal-oxide-Semiconductor)：由NMOS和PMOS互補(bǔ)組合而成兩者性能比較：按基本組成元件可分為：TTL：電路速度較快，功耗較大CMOS：電路速度慢，功耗很低TTL集成門電路概述本文檔共132頁；當(dāng)前第39頁；編輯于星期二\18點3分DTLTTLH-TTLL-TTLLS-TTL被CMOS取代（速度低）（低功耗）（高速）（低功耗、高速）74XX，74HXX，74SXX，74LSXX不同：平均傳輸延遲時間和平均功耗有差異。相同：其他參數(shù)和外引線彼此相容，結(jié)構(gòu)特點相同，電氣參數(shù)基本相同。TTL集成電路的分類TTL產(chǎn)品系列：TTL集成門電路概述本文檔共132頁；當(dāng)前第40頁；編輯于星期二\18點3分

電路結(jié)構(gòu)：如圖所示，它由輸入級、中間級和輸出級三部分組成。6.5.2TTL反相器的電路結(jié)構(gòu)和工作原理所有的TTL電路工作電壓都是5V。反相器是最簡單的TTL集成門電路。本文檔共132頁；當(dāng)前第41頁；編輯于星期二\18點3分(1)輸入級：輸入級由三極管T1、D1和電阻R1組成；(2)中間級：中間級由T2、R2和R3組成。T2的集電極和發(fā)射極輸出兩個相位相反的信號，作為T4和T5的驅(qū)動信號；(3)輸出級：輸出級由D2、T4、T5和R4組成，這種電路形式稱為推拉式電路。TTL反相器的電路結(jié)構(gòu)和工作原理本文檔共132頁；當(dāng)前第42頁；編輯于星期二\18點3分（1）輸入低電平0.2V時T1發(fā)射結(jié)導(dǎo)通，VB1=0.9V，所以T2、T5都截止。由于T2截止，流過R2的電流較小，可以忽略，所以VB4≈VCC=5V，使T4和D2導(dǎo)通，則有：

VO≈VCC-VBE4-VD=5-0.7-0.7=3.6（V）

?！P(guān)態(tài)實現(xiàn)了非門的邏輯功能之一：輸入為低電平時，輸出為高電平。

工作原理：TTL反相器的電路結(jié)構(gòu)和工作原理本文檔共132頁；當(dāng)前第43頁；編輯于星期二\18點3分（2）輸入為高電平3.4V時

T2、T5導(dǎo)通，VB1=0.7×3=2.1（V），由于T5飽和導(dǎo)通，輸出電壓為：VO=VCES5≈0.3V，這時T2也飽和導(dǎo)通，故有VC2=VE2+VCE2=1V。使T4和二極管D2都截止?！_態(tài)實現(xiàn)了非門的邏輯功能的另一方面：輸入為高電平時，輸出為低電平。綜合上述兩種情況，該電路滿足非的邏輯功能，即：TTL反相器的電路結(jié)構(gòu)和工作原理本文檔共132頁；當(dāng)前第44頁；編輯于星期二\18點3分（1）采用三極管輸入級加快了存儲電荷的消散過程；（2）輸入端鉗位二極管D1：抑制輸入端負(fù)極性干擾、防止輸入電壓為負(fù)時T1發(fā)射極電流過大，起到保護(hù)作用。TTL輸入、輸出級作用TTL反相器的電路結(jié)構(gòu)和工作原理（略）本文檔共132頁；當(dāng)前第45頁；編輯于星期二\18點3分

（2）中間級：T2集電極輸出的電壓信號和發(fā)射極輸出的電壓信號變化 方向相反，故又稱倒相級。 TTL反相器的電路結(jié)構(gòu)和工作原理（略）（3）輸出級：在穩(wěn)定狀態(tài)下，一個導(dǎo)通而另一個截止，故又稱推拉式電路。采用了推拉式輸出級，靜態(tài)功耗減少、負(fù)載能力加大。本文檔共132頁；當(dāng)前第46頁；編輯于星期二\18點3分TTL反相器的電壓傳輸特性1．電壓傳輸特性曲線：Vo=f（Vi）TTL反相器的電路結(jié)構(gòu)和工作原理本文檔共132頁；當(dāng)前第47頁；編輯于星期二\18點3分TTL反相器的電路結(jié)構(gòu)和工作原理AB段稱截止區(qū)：

BC段稱線性區(qū)：CD段稱轉(zhuǎn)折區(qū)：DE段稱飽和區(qū)：0≤UI＜0.6V,T2、T5都截止，T4導(dǎo)通，U0≈3.6V0.6≤UI＜1.3V,T2導(dǎo)通、T5截止，T4導(dǎo)通，U0線性下降1.3V≤UI＜1.4V，

T2、T5都導(dǎo)通，T4截止,U0急劇下降UI≥1.4V，T2導(dǎo)通，T4截止，T5飽和導(dǎo)通，U0≈0.3V本文檔共132頁；當(dāng)前第48頁；編輯于星期二\18點3分

輸出高電平電壓VOH——在正邏輯體制中代表邏輯“1”的輸出電壓。VOH的理論值為3.6V，產(chǎn)品規(guī)定輸出高電壓的最小值VOH（min）=2.4V，即為輸出高電平的下限。2．幾個重要參數(shù)

輸出低電平電壓VOL——在正邏輯體制中代表邏輯“0”的輸出電壓。

VOL的理論值為0.3V，產(chǎn)品規(guī)定輸出低電壓的最大值VOL（max）=0.4V，

即為輸出低電平的上限。TTL反相器的電路結(jié)構(gòu)和工作原理本文檔共132頁；當(dāng)前第49頁；編輯于星期二\18點3分關(guān)門電平電壓VOFF——是指輸出高電壓下降到VOH（min）時對應(yīng)的輸入電壓，即輸入低電壓的最大值。在產(chǎn)品手冊中常稱為輸入低電平電壓，用VIL（max）（即輸入低電平上限）表示。產(chǎn)品規(guī)定VIL（max）=0.8V。開門電平電壓VON——是指輸出低電壓上升到VOL（max）時對應(yīng)的輸入電壓。即輸入高電壓的最小值。在產(chǎn)品手冊中常稱為輸入高電平電壓，用VIH（min）（即輸入高電平下限）表示。產(chǎn)品規(guī)定VIH（min）=2V。TTL反相器的電路結(jié)構(gòu)和工作原理本文檔共132頁；當(dāng)前第50頁；編輯于星期二\18點3分閾值電壓Vth——電壓傳輸特性的過渡區(qū)所對應(yīng)的輸入電壓，即決定電路截止和導(dǎo)通的分界線，也是決定輸出高、低電壓的分界線，用Vth表示。

即Vi＜Vth，非門關(guān)門，輸出高電平；

Vi＞Vth，非門開門，輸出低電平。

Vth又常被形象化地稱為門檻電壓。Vth的值為1.3V～1.４V。TTL反相器的電路結(jié)構(gòu)和工作原理本文檔共132頁；當(dāng)前第51頁；編輯于星期二\18點3分高電平噪聲容限：低電平噪聲容限：---表明電路抗干擾能力的大小。電壓V050.4“0”

2.4“1”050.8“0”

2.0“1”

VOH(min)

VIH(min)

VNH

VOL(max)

VIL(max)

VNL

典型值：

輸入端噪聲容限TTL門電路的輸出高低電平不是一個值，而是一個范圍。同樣，它的輸入高低電平也有一個范圍，即它的輸入信號允許一定的容差，稱為噪聲容限。TTL反相器的電路結(jié)構(gòu)和工作原理VOVi本文檔共132頁；當(dāng)前第52頁；編輯于星期二\18點3分（1）輸入低電平電流IIL——是指當(dāng)門電路的輸入端接低電平時，從門電路輸入端流出的電流。可以算出：產(chǎn)品規(guī)定IIL＜1.6mA。

輸入特性TTL反相器的靜態(tài)輸入特性和輸出特性本文檔共132頁；當(dāng)前第53頁；編輯于星期二\18點3分（2）輸入高電平電流IIH——是指當(dāng)門電路的輸入端接高

電平時，流入輸入端的電流。

由于βi的值遠(yuǎn)小于1，所以IIH的數(shù)值比較小，產(chǎn)品規(guī)定：IIH＜40uAT1倒置的放大狀態(tài)：如圖（b）所示。這時IIH=βiIB1，βi為倒置放大的電流放大系數(shù)。TTL反相器輸入特性曲線如下:TTL反相器的靜態(tài)輸入特性和輸出特性本文檔共132頁；當(dāng)前第54頁；編輯于星期二\18點3分

輸出特性---輸出特性顯示電路驅(qū)動負(fù)載能力的大?。?）高電平輸出特性輸出高電平時的等效電路UCCR2R4T4D2uoRLIOHT4工作在射極輸出器狀態(tài)，輸出電阻較小，帶拉電流負(fù)載能力較強(qiáng)，故拉電流IOH對輸出高電平影響不大。但考慮到門電路（主要是T4

工作在放大狀態(tài)）的功耗限制，74LS系列規(guī)定IOH=0.4mA。UCCR1R2R4T4D2T5R3D1T1T2uouIYA輸出高電平時，T2

、T5

，截止等效TTL反相器的靜態(tài)輸入特性和輸出特性本文檔共132頁；當(dāng)前第55頁；編輯于星期二\18點3分（2）低電平輸出特性輸出低電平時，T4

截止，T2、T5飽和當(dāng)我們發(fā)現(xiàn)門電路的輸出電平不正常時，應(yīng)從三個方面來考慮：1.輸入電平是否滿足要求；

2.負(fù)載是否太重；3.門電路本身損壞UCCR1R2R4T4D2T5R3D1T1T2uouIYAT5工作在飽和狀態(tài)，輸出電阻很?。ㄒ话阒挥?0Ω左右），故灌電流IOL對輸出低電平影響也很小。輸出低電平時的等效電路等效RLUCCT5uoIOL

考慮到門電路的功耗（主要是T4）限制，74××系列的IOL=16mA。TTL反相器的靜態(tài)輸入特性和輸出特性本文檔共132頁；當(dāng)前第56頁；編輯于星期二\18點3分----表明數(shù)字集成電路驅(qū)動負(fù)載能力的大小。扇出系數(shù)

通常以電路的一個輸出端能驅(qū)動同類門的輸入端數(shù)來表示。(1)輸出為高電平時1111“0”“1”(2)輸出為低電平時1111“1”“0”TTL反相器的靜態(tài)輸入特性和輸出特性本文檔共132頁；當(dāng)前第57頁；編輯于星期二\18點3分例、以下是用門電路來驅(qū)動LED（發(fā)光二極管）的兩種接法，哪一種較為合理？(發(fā)光二極管導(dǎo)通電流為10-20mA,導(dǎo)通電壓為1.6V左右）+5VLEDR1LEDR1TTL反相器的靜態(tài)輸入特性和輸出特性設(shè)反相器IOH=0.4mA，IOL=16mA，VOH=2.4V，VOL=0.4V本文檔共132頁；當(dāng)前第58頁；編輯于星期二\18點3分

輸入端負(fù)載特性

在具體使用門電路時，往往需要在輸入端與地之間或者輸入端與信號之間接入電阻，如圖所示。在Rp《R1時，vI與Rp成正比;vI>1.4V后，vI與Rp不再成正比TTL反相器的靜態(tài)輸入特性和輸出特性

保證門的輸入為邏輯“0”的最大電阻值.典型值:關(guān)門電阻開門電阻

保證門的輸入為邏輯“1”的最小電阻值.典型值:本文檔共132頁；當(dāng)前第59頁；編輯于星期二\18點3分結(jié)論：（1）懸空相當(dāng)于接高電平；

（2）當(dāng)輸出端通過一個電阻接到下級輸入時，當(dāng)這個電阻太大時，低電平可能無法傳送到下級電路。RvO2vI111＞0.8V0.2VTTL反相器的靜態(tài)輸入特性和輸出特性本文檔共132頁；當(dāng)前第60頁；編輯于星期二\18點3分導(dǎo)通延遲時間tPHL——從輸入波形上升沿的中點到輸出波形下降沿的中點所經(jīng)歷的時間。截止延遲時間tPLH——從輸入波形下降沿的中點到輸出波形上升沿的中點所經(jīng)歷的時間。非門的傳輸延遲時間tpd是tPHL和tPLH的平均值。即

一般TTL非門傳輸延遲時間tpd的值為幾納秒——

十幾個納秒。

傳輸延遲時間TTL反相器的動態(tài)特性本文檔共132頁；當(dāng)前第61頁；編輯于星期二\18點3分TTL非門舉例——74LS0474LS04是一種典型的TTL非門器件，內(nèi)部含有6個非門，共有14個引腳。引腳排列圖如圖所示。本文檔共132頁；當(dāng)前第62頁；編輯于星期二\18點3分1.與非門其他類型的TTL門電路

其他邏輯功能門電路本文檔共132頁；當(dāng)前第63頁；編輯于星期二\18點3分（1）有一個輸入端輸入低電平其他類型的TTL門電路本文檔共132頁；當(dāng)前第64頁；編輯于星期二\18點3分（2）兩個輸入高電平其他類型的TTL門電路(略)2.1VVV3.4V3.4VT2飽和T5深度飽和0.7V1.0VD3，T4截止0.3VABY+5VT1T2D3T4T5R1R2R3R44k1.6k130W1k本文檔共132頁；當(dāng)前第65頁；編輯于星期二\18點3分功能表真值表邏輯表達(dá)式輸入有低，輸出為高；輸入全高，輸出為低，實現(xiàn)與非邏輯功能。其他類型的TTL門電路本文檔共132頁；當(dāng)前第66頁；編輯于星期二\18點3分其他類型的TTL門電路74LS00內(nèi)含4個2輸入與非門，74LS20內(nèi)含2個4輸入與非門。本文檔共132頁；當(dāng)前第67頁；編輯于星期二\18點3分①A、B中只要有一個為1，即高電平，如A＝1，則iB1就會經(jīng)過T1集電結(jié)流入T2基極，使T2、T5飽和導(dǎo)通，輸出為低電平，即Y＝0。②A＝B＝0時，iB1、i'B1均分別流入T1、T'1發(fā)射極，使T2、T'2、T5均截止，D3、T4導(dǎo)通，輸出為高電平，即Y＝1。2.TTL或非門其他類型的TTL門電路本文檔共132頁；當(dāng)前第68頁；編輯于星期二\18點3分①A和B都為高電平（T2導(dǎo)通）、或C和D都為高電平（T‘2導(dǎo)通）時，T5飽和導(dǎo)通、T4截止，輸出Y=0。②A和B不全為高電平、并且C和D也不全為高電平（T2和T‘2同時截止）時，T5截止、T4飽和導(dǎo)通，輸出Y=1。3.TTL與或非門其他類型的TTL門電路本文檔共132頁；當(dāng)前第69頁；編輯于星期二\18點3分①A和B都為高電平時，T6、T9導(dǎo)通，T8截止，輸出Y=0；反之，A和B都為低電平時，T4

、T5截止，使T7

、T9導(dǎo)通，輸出Y=0。②A和B不同時、T1飽和導(dǎo)通，T6截止，又A、B中必有一個高電平，使T4、T5中有一個導(dǎo)通，使T7截止，T6、T7同時截止后，使T8導(dǎo)通，T9截止，輸出Y=1。4.TTL異或門其他類型的TTL門電路(略)本文檔共132頁；當(dāng)前第70頁；編輯于星期二\18點3分其他類型的TTL門電路例：已知門電路的參數(shù)

IOHmax=0.5mAIOLmax=－16mA試求門GP的扇出系數(shù)No應(yīng)為多少？

對門GP輸出高電平和低電平時的情況分別討論，然后取兩個數(shù)中一個較小的作為門的扇出系數(shù)。解：IIH=50AIIL=－1.6mA本文檔共132頁；當(dāng)前第71頁；編輯于星期二\18點3分扇出系數(shù)：與非門與或非門（P.133）本文檔共132頁；當(dāng)前第72頁；編輯于星期二\18點3分其他類型的TTL門電路解：當(dāng)門P輸出為低電平時，當(dāng)門P輸出為高電平時，N應(yīng)選取{NOL，NOH}min，即N＝5本文檔共132頁；當(dāng)前第73頁；編輯于星期二\18點3分與門Y=AB=AB或門Y=A+B=A+B5.其他其他類型的TTL門電路(略)本文檔共132頁；當(dāng)前第74頁；編輯于星期二\18點3分例:求下圖所示各電路的輸出F

&AF1

R≥1AF2

R解:“0”

“1”

其他類型的TTL門電路本文檔共132頁；當(dāng)前第75頁；編輯于星期二\18點3分

輸入端負(fù)載特性

在具體使用門電路時，往往需要在輸入端與地之間或者輸入端與信號之間接入電阻，如圖所示。TTL反相器的靜態(tài)輸入特性和輸出特性

保證門的輸入為邏輯“0”的最大電阻值.典型值:（1）關(guān)門電阻（2）開門電阻

保證門的輸入為邏輯“1”的最小電阻值.典型值:&F1

Rp（3）懸空相當(dāng)于接高電平；

本文檔共132頁；當(dāng)前第76頁；編輯于星期二\18點3分例:求下圖所示各電路的輸出F

&AF1

R≥1AF2

R解:(1)若R<0.8KΩ“0”

(2)若R>2KΩ“1”

解:(1)若R<0.8KΩ“0”

(2)若R>2KΩ“1”

若輸入端”懸空”,等效為什么?其他類型的TTL門電路本文檔共132頁；當(dāng)前第77頁；編輯于星期二\18點3分例：在使用常用TTL門電路時，會遇到多余輸入端的問題，處理方法是：&&&AABAB&YBUCCABYUCCYY與門、與非門的處理辦法是一樣的，并聯(lián)使用或接電源其他類型的TTL門電路本文檔共132頁；當(dāng)前第78頁；編輯于星期二\18點3分例：在使用常用TTL門電路時，會遇到多余輸入端的問題，處理方法是：BAAB≥1ABY≥1≥1≥1YYBA或門、或非門的處理辦法是一樣的，并聯(lián)使用或接地其他類型的TTL門電路本文檔共132頁；當(dāng)前第79頁；編輯于星期二\18點3分

在工程實踐中，有時需要將幾個門的輸出端并聯(lián)使用，以實現(xiàn)與邏輯，稱為線與。普通的TTL門電路不能進(jìn)行線與。TTL與非門直接線與的情況其他類型的TTL門電路

集電極開路的門電路（OC門）

與非門的線與連接圖為此，專門生產(chǎn)了一種可以進(jìn)行線與的門電路——集電極開路門。本文檔共132頁；當(dāng)前第80頁；編輯于星期二\18點3分1、推拉式輸出電路結(jié)構(gòu)的局限性①輸出電平不可調(diào)②負(fù)載能力不強(qiáng)，尤其是高電平輸出③輸出端不能并聯(lián)使用

OC門其他類型的TTL門電路此時負(fù)載電流可能很大本文檔共132頁；當(dāng)前第81頁；編輯于星期二\18點3分OC(OpenCollector)門，其電路及符號如圖所示。其他類型的TTL門電路(略)以集電極開路的與非門為例，就是原與非門去掉T4、D2，T5的集電極內(nèi)部開路。（如，這樣就可以驅(qū)動一些小型的繼電器）實際上這種電路必須接上拉電阻才能工作，負(fù)載的電源UCC2一般可工作在12—30V。本文檔共132頁；當(dāng)前第82頁；編輯于星期二\18點3分

T5的集電極是斷開的，必須經(jīng)外接電阻RL接通電源后，電路才能實現(xiàn)與非邏輯及線與功能。

圖是實現(xiàn)線與邏輯的OC門，其邏輯表達(dá)式為其他類型的TTL門電路本文檔共132頁；當(dāng)前第83頁；編輯于星期二\18點3分（1）實現(xiàn)線與電路如右圖所示，邏輯關(guān)系為:

0C門主要有以下幾方面的應(yīng)用：（2）實現(xiàn)電平轉(zhuǎn)換如圖示，可使輸出高電平變?yōu)?0V。（3）用做驅(qū)動器如圖是用來驅(qū)動發(fā)光二極管的電路。其他類型的TTL門電路線與本文檔共132頁；當(dāng)前第84頁；編輯于星期二\18點3分

OC門進(jìn)行線與時，外接上拉電阻RP的選擇：其他類型的TTL門電路(略)假設(shè)有n個OC門接成線與的形式，其輸出負(fù)載為m個TTL與非門，如圖所示。本文檔共132頁；當(dāng)前第85頁；編輯于星期二\18點3分（1）當(dāng)所有OC門都為截止?fàn)顟B(tài)時，輸出電壓UO為高電平，為保證輸出的高電平不低于規(guī)定值，RL不能太大。根據(jù)圖（a）所示的情況，RL的最大值為

式中,n為OC門并聯(lián)的個數(shù)，m為并聯(lián)負(fù)載門的個數(shù)，IOH為OC門輸出管截止時的漏電流，IIH為負(fù)載門輸入端為高電平時的輸入漏電流。其他類型的TTL門電路(略)本文檔共132頁；當(dāng)前第86頁；編輯于星期二\18點3分

（2）當(dāng)有一個OC門處于導(dǎo)通狀態(tài)時，輸出電壓UO為低電平。而且應(yīng)保證在最不利的情況下，所有負(fù)載電流全部流入唯一的一個導(dǎo)通門時，所以RL不可太小，以確保流入導(dǎo)通OC門的電流不至超過最大允許的電流ILmax。根據(jù)上圖所示的情況，RL的最小值為

式中,ILmax是導(dǎo)通OC門所允許的最大電流，IIS為負(fù)載門的輸入短路電流。綜合以上兩種情況，RL的選取應(yīng)滿足：RLmin＜RL＜RLmax其他類型的TTL門電路(略)本文檔共132頁；當(dāng)前第87頁；編輯于星期二\18點3分

三態(tài)輸出門電路（TS門）0.7V0.9V截止截止本文檔共132頁；當(dāng)前第88頁；編輯于星期二\18點3分三態(tài)門的用途本文檔共132頁；當(dāng)前第89頁；編輯于星期二\18點3分

TSL門典型的應(yīng)用：

三態(tài)門在計算機(jī)總線結(jié)構(gòu)中有著廣泛的應(yīng)用。其他類型的TTL門電路（a）組成單向總線，實現(xiàn)信號的分時單向傳送.分時控制電路依次使三態(tài)門G0、G1

……G7使能（且任意時刻使能一個），就將D0、D1

……D7（以反碼的形式）分時送到總線上1EN1EN1EN分時控制電路D0D1D7G0G1G7在一些復(fù)雜的數(shù)字系統(tǒng)中（如計算機(jī)）為了減少各單元電路之間的連線，使用了“總線”

011101110總線本文檔共132頁；當(dāng)前第90頁；編輯于星期二\18點3分(b)組成雙向總線，實現(xiàn)信號的分時雙向傳送其他類型的TTL門電路(略)當(dāng)E=0時，門1工作，門2禁止，數(shù)據(jù)從A送到B；E=1時，門1禁止，門2工作，數(shù)據(jù)從B送到A。本文檔共132頁；當(dāng)前第91頁；編輯于星期二\18點3分TTL系列集成電路及主要參數(shù)①74××

：標(biāo)準(zhǔn)系列，前面介紹的TTL門電路都屬于74系列，其典型電路非門的平均傳輸時間tpd＝10ns，平均功耗P＝10mW。②74H××：高速系列，是在74系列基礎(chǔ)上改進(jìn)得到的，其典型電路非門的平均傳輸時間tpd＝6ns，平均功耗P＝22mW。③74S××：肖特基系列，是在74H系列基礎(chǔ)上改進(jìn)得到的，其典型電路非門的平均傳輸時間tpd＝4ns，平均功耗P＝20mW。④74LS××：低功耗肖特基系列，是在74S系列基礎(chǔ)上改進(jìn)得到的，其典型電路與非門的平均傳輸時間tpd＝10ns，平均功耗P＝2mW。74LS系列產(chǎn)品具有最佳的綜合性能，是TTL集成電路的主流，是應(yīng)用最廣的系列。說明：只要××的數(shù)字相同邏輯功能就相同本文檔共132頁；當(dāng)前第92頁；編輯于星期二\18點3分CMOS集成電路是集成電路家族中的后起之秀。它以MOS管作為開關(guān)元件，由于MOS管的輸入電阻極高（可達(dá)1010Ω以上），是一種電壓控制型器件，故MOS電路具有功耗低的明顯特征。在速度要求不高的場合中，CMOS電路已基本取代TTL電路。高速的CMOS器件也被廣泛應(yīng)用，目前市面上的74HC系列的CMOS器件，其平均傳輸延遲時間約9ns，與TTL的74LS系列的傳輸延遲時間相當(dāng)，并且74HC系列器件的管腳、功能與74LS兼容，在應(yīng)用74LS系列器件的場合都可用74HC系列代替。低功耗器件不僅在便攜式設(shè)備或儀器中廣泛應(yīng)用，而且低功耗器件的使用壽命也長于高功耗器件，因此，在數(shù)字電子技術(shù)中CMOS器件是數(shù)字集成電路發(fā)展的主流。6.3CMOS門電路本文檔共132頁；當(dāng)前第93頁；編輯于星期二\18點3分

場效應(yīng)半導(dǎo)體三極管是僅由一種載流子參與導(dǎo)電的半導(dǎo)體器件，是一種用輸入電壓控制輸出電流的的半導(dǎo)體器件。MOS管是金屬氧化物半導(dǎo)體又稱為絕緣柵型場效應(yīng)三極管（Metal-Oxide-SemiconductorFieldEffectTransisteor,MOSFET）MOS管分為增強(qiáng)型和耗盡型兩大類，從參與導(dǎo)電的載流子來劃分，每類又有N溝道和P溝道之分；它們的工作原理基本相同。管開關(guān)特性MOS管概念本文檔共132頁；當(dāng)前第94頁；編輯于星期二\18點3分一、MOS管的結(jié)構(gòu)S(Source)：源極G(Gate)：柵極D(Drain)：漏極B(Substrate):襯底金屬層氧化物層半導(dǎo)體層PN結(jié)6.3.1MOS管開關(guān)特性MOSD管的結(jié)構(gòu)與工作原理本文檔共132頁；當(dāng)前第95頁；編輯于星期二\18點3分6.3.1MOS管開關(guān)特性增強(qiáng)型NMOS管基本開關(guān)電路

取一塊P型半導(dǎo)體作為襯底,用B表示。用氧化工藝生成一層SiO2薄膜絕緣層。用光刻工藝腐蝕出兩個孔。擴(kuò)散兩個高摻雜的N型區(qū)。從而形成兩個PN結(jié)。（綠色部分）從N型區(qū)引出電極，一個是漏極D,一個是源極S。在源極和漏極之間的絕緣層上鍍一層金屬鋁作為柵極G。N溝道增強(qiáng)型MOSFET的結(jié)構(gòu)和符號本文檔共132頁；當(dāng)前第96頁；編輯于星期二\18點3分N溝道增強(qiáng)型MOSFET的工作原理MOS管開關(guān)特性

2．vDS＞

0，vGS（th)

＞

vGS＞0vGS＞0將在絕緣層產(chǎn)生電場，襯底少數(shù)載流子（電子）聚集到柵極下面，但數(shù)量有限，不足以形成溝道，將漏極和源極溝通，所以不能形成漏極電流ID。反型層

產(chǎn)生有漏極電流ID；這說明vGS對ID的控制作用。

3．vDS＞0，vGS＞vGS（th)漏源之間相當(dāng)兩個背靠背的二極管，在D、S之間加上電壓不會在D、S間形成電流。

1．vDS＞

0，vGS=0加上+VGS，且足夠大至VGS>VGS(th),足夠多的電子聚集到柵極下方，D-S間形成導(dǎo)電溝道（N型層）IDVGS(th):MOS管的開啟電壓本文檔共132頁；當(dāng)前第97頁；編輯于星期二\18點3分MOS管開關(guān)特性

（1）當(dāng)vGS=0時，RDS可達(dá)到109Ω。當(dāng)vGS增加時，RDS減小，最小可達(dá)到10Ω左右，因此，MOS管可看成由電壓控制的電阻。（2）MOS管的門極有非常高的輸入阻抗。DSvGSRDS

GDSvGS+－N溝道增強(qiáng)型MOS管的電路模型本文檔共132頁；當(dāng)前第98頁；編輯于星期二\18點3分管開關(guān)特性

增強(qiáng)型NMOS管和PMOS管的通斷條件GDSvGS+－NMOS當(dāng)vGS＞VGS(th)

時導(dǎo)通當(dāng)vGS＜VGS(th)時截止GDSvGS－+PMOS當(dāng)∣vGS∣＞∣VGS(th)∣時導(dǎo)通當(dāng)∣vGS∣＜∣VGS(th)∣時截止VDS極性正VDS極性負(fù)本文檔共132頁；當(dāng)前第99頁；編輯于星期二\18點3分MOS管的四種類型增強(qiáng)型耗盡型大量正離子導(dǎo)電溝道本文檔共132頁；當(dāng)前第100頁；編輯于星期二\18點3分關(guān)于場效應(yīng)管符號的說明：N溝道增強(qiáng)型MOS管，襯底箭頭向里。漏、襯底和源、分開，表示零柵壓時溝道不通。表示襯底在內(nèi)部沒有與源極連接。N溝道耗盡型MOS管。漏、襯底和源不斷開表示零柵壓時溝道已經(jīng)連通。

如果是P溝道，箭頭則向外MOS管的四種類型本文檔共132頁；當(dāng)前第101頁；編輯于星期二\18點3分輸入特性：直流電流為0，看進(jìn)去有一個輸入電容CI，對動態(tài)有影響。輸出特性：

iD=f(VDS)對應(yīng)不同的VGS下得一族曲線。MOS管的輸入特性和輸出特性本文檔共132頁；當(dāng)前第102頁；編輯于星期二\18點3分漏極特性曲線（分三個區(qū)域）截止區(qū)恒流區(qū)可變電阻區(qū)MOS管的輸入特性和輸出特性本文檔共132頁；當(dāng)前第103頁；編輯于星期二\18點3分漏極特性曲線（分三個區(qū)域）截止區(qū)：VGS<VGS(th)，iD=0,ROFF>109ΩMOS管的輸入特性和輸出特性本文檔共132頁；當(dāng)前第104頁；編輯于星期二\18點3分漏極特性曲線（分三個區(qū)域）恒流區(qū)：iD

基本上由VGS決定，與VDS

關(guān)系不大MOS管的輸入特性和輸出特性本文檔共132頁；當(dāng)前第105頁；編輯于星期二\18點3分漏極特性曲線（分三個區(qū)域）可變電阻區(qū)：當(dāng)VDS

較低（近似為0），VGS

一定時， ，這個電阻受VGS

控制、可變。MOS管的輸入特性和輸出特性本文檔共132頁；當(dāng)前第106頁；編輯于星期二\18點3分MOS管的基本開關(guān)電路本文檔共132頁；當(dāng)前第107頁；編輯于星期二\18點3分MOS管的開關(guān)等效電路OFF，截止?fàn)顟B(tài)

ON，導(dǎo)通狀態(tài)本文檔共132頁；當(dāng)前第108頁；編輯于星期二\18點3分漏極相連做輸出端PMOSNMOS柵極相連做輸入端vIP1VDDvON1

電路結(jié)構(gòu)6.3.2CMOS反相器的電路結(jié)構(gòu)與工作原理CMOS電路工作電壓范圍為3-18V本文檔共132頁；當(dāng)前第109頁；編輯于星期二\18點3分

CMOS非門的工作原理

如果將0V定義為0，邏輯VDD定義為邏輯1，將實現(xiàn)邏輯“非”功能。vIP1VDDvON11.當(dāng)VI=0V時，vGSN=0，N1截止，∣vGSP∣=VDD

，P1導(dǎo)通，VO≈VDD，門電路輸出輸出高電平；2.當(dāng)VI=VDD時，VGSN=VDD

，N1導(dǎo)通，∣VGSP∣=0，P1截止，VO≈0V，門電路輸出低電平。6.3.2CMOS反相器的電路結(jié)構(gòu)與工作原理本文檔共132頁；當(dāng)前第110頁；編輯于星期二\18點3分

CMOS非門的工作原理vIP1VDDvON16.3.2CMOS反相器的電路結(jié)構(gòu)與工作原理無論VI是高電平還是低電平，P1和N1總是一個導(dǎo)通而另一個截止，即所謂互補(bǔ)狀態(tài)，所以這種電路稱為CMOS電路.(互補(bǔ)對稱式MOS電路）。同時由于截止內(nèi)阻非常大，因此流過P1和N1的靜態(tài)電流極小，因此CMOS反相器的靜態(tài)功率極小。（CMOS電路最突出的特點。)MOS電路的另一個優(yōu)點是尺寸小。僅為雙極性晶體管面積的1/50。本文檔共132頁；當(dāng)前第111頁；編輯于星期二\18點3分

電壓傳輸特性

用來描述輸出電壓隨輸入電壓變化的曲線，就稱為門電路的電壓傳輸特性。V2vIvOV11vI5.03.51.5AB5.01.53.50CDvO測量電路

6.3.2CMOS反相器的電路結(jié)構(gòu)與工作原理假設(shè)工作電壓VDD=5V，VGS(th)N=︱VGS(th)P︱=1.5V本文檔共132頁；當(dāng)前第112頁；編輯于星期二\18點3分AB段：VI≤1.5V，N1截止，P1導(dǎo)通，輸出電壓VO≈VDD

CD段：VI≥3.5V，N1導(dǎo)通，P1截止，輸出電壓VO≈0VBC段：1.5V≤VI≤3.5V，P1、N1均導(dǎo)通。當(dāng)VI

=VDD/2時，N1和P1導(dǎo)通程度相當(dāng)。vI5.03.51.5AB5.01.53.50CDvO

6.3.2CMOS反相器的電路結(jié)構(gòu)與工作原理VGS(th)N=|VGS(th)P|=1.5VvIP1VDDvON1本文檔共132頁；當(dāng)前第113頁；編輯于星期二\18點3分AB段：VI≤1.5V，N1截止，P1導(dǎo)通，輸出電壓VO≈VDD

CD段：VI≥3.5V，N1導(dǎo)通，P1截止，輸出電壓VO≈0VBC段：1.5V≤VI≤3.5V，P1、N1均導(dǎo)通。當(dāng)VI

=VDD/2時， N1和P1導(dǎo)通程度相當(dāng)。vI5.03.51.5AB5.01.53.50CDvO

6.3.2CMOS反相器的電路結(jié)構(gòu)與工作原理VGS(th)N=|VGS(th)P|=1.5VvIP1VDDvON1本文檔共132頁；當(dāng)前第114頁；編輯于星期二\18點3分CMOS門電路幾個重要的參數(shù)(CD4000系列）1、高電平輸出電壓VOH

，VOHmin=4.6V2、低電平輸出電壓VOL

，VOLmax=0.05V3、高電平輸入電壓VIH

，VIHmin=3.5V4、低電平輸入電壓VIL，VILmax=1.5V5、閥值電壓VTH=1/2VDD以上極限參數(shù)均在器件手冊中給出，測試條件為VDD=5V。

6.3.2CMOS反相器的電路結(jié)構(gòu)與工作原理本文檔共132頁；當(dāng)前第115頁；編輯于星期二\18點3分

輸入端噪聲容限低電平噪聲容限高電平噪聲容限VNL=VILmax－VOLmaxVNH=VOHmin-VIHminG111G2VOLmaxVIHminVOHminVILmaxCMOS反相器的電壓傳輸特性和電流傳輸特性本文檔共132頁；當(dāng)前第116頁；編輯于星期二\18點3分VNL=VILmax－VOLmax=1.5V－0.1V=1.4V

例：某集成電路芯片，查手冊知其最大輸出低電平VOLmax=0.1V，最大輸入低電平VILmax=1.5V，最小輸出高電平VOHmin=4.9V，最小輸入高電平VIHmin=3.5V，則其低電平噪聲容限VNL=

。（1）2.0V（2）1.4V（3）1.6V（4）1.2V

CMOS反相器的電壓傳輸特性和電流傳輸特性本文檔共132頁；當(dāng)前第117頁；編輯于星期二\18點3分結(jié)論：可以通過提高VDD來提高噪聲容限

VNH＝VNL≈0.3VDDCMOS反相器的電壓傳輸特性和電流傳輸特性（a）不同VDD下的電壓傳輸特性（b）VNH、VNL隨VDD變化本文檔共132頁；當(dāng)前第118頁；編輯于星期二\18點3分CMOS門電路的靜態(tài)輸入特性（從輸入端看輸入電壓與輸入電流的關(guān)系）CMOS門電路的輸入阻抗非常大。

優(yōu)點：幾乎不吸收電流。一般來說，高電平輸入電流IIH≤0.1μA，低電平輸入電流IIL≤0.1μA。

缺點：容易接收干擾甚至損壞門電路。

措施：輸入級一般都加了保護(hù)電路。

vIP1VDDvON1D1D2絕緣層(非常薄)CMOS反相器的靜態(tài)輸入特性和輸出特性輸入保護(hù)電路本文檔共132頁；當(dāng)前第119頁；編輯于星期二\18點3分1、當(dāng)門電路輸出低電平時

結(jié)論：灌電流負(fù)載提高了低電平輸出電壓VOL。

IOLmax：使輸出電壓不大于VOLmax時的最大灌電流值， 典型值0.51mA；

IOLCMOS反相器的靜態(tài)輸入特性和輸出特性

CMOS門電路的靜態(tài)輸出特性（從輸出端看輸出電壓與輸出電流的關(guān)系）

VI=VIHVI=VIH本文檔共132頁；當(dāng)前第120頁；編輯于星期二\18點3分2、當(dāng)門電路輸出高電平時

結(jié)論：拉電流負(fù)載降低了高電平輸出電壓VOH。

IOHmax：使輸出電壓不小于VOHmin時的最大拉電流值， 典型值0.51mA。

IOHCMOS反相器的靜態(tài)輸入特性和輸出特性VI=0VI=0本文檔共132頁；當(dāng)前第121頁；編輯于星期二\18點3分

扇出系數(shù)：CMOS電路的輸入電流極小，在規(guī)定條件下測試時（即VDD=5V，TA=25℃），IImax=0.1μA，實際電路輸入電流還要小于該值，因此CMOS電路具有極大的扇出系數(shù)。

傳輸延遲時間tpd：CMOS電路的輸出電阻比TTL大得多，所以其傳輸