第二章微機(jī)的基本組成電路

第二章微機(jī)的基本組成電路第一頁，共三十三頁，編輯于2023年，星期四§2.2觸發(fā)器一.特性:1).記憶裝置的基本單元;2).用晶體管元件制成----可制成大規(guī)模的集成電路,減小體積.

二.類型:RS,D,JK.D觸發(fā)器:

。QQSRDD=1,(即刻)Q=1__置位D=0,Q=0__復(fù)位｛(輸入)(輸出)D的記憶功能:①D狀態(tài)不變,Q狀態(tài)不變_____記憶.②D狀態(tài)改變,Q狀態(tài)改變_____觸發(fā).D的初始狀態(tài):預(yù)先給D置位(置1,Q=1____預(yù)置(PRESET=1)

預(yù)先給D清零(置0,Q=0____清除(CLEAR=1)(復(fù)位)D與其它部件協(xié)調(diào)工作:加時標(biāo)脈沖CLK.即D=1,且CLK=1時,Q才等于1.D=0,且CLK=1時,Q才等于0.第二頁，共三十三頁，編輯于2023年，星期四時標(biāo)脈沖CLK:

1)CLK=1時,Q翻轉(zhuǎn);2)CLK=0時,Q狀態(tài)不變;3)在高電平處,仍存在時間段,D都有可能翻轉(zhuǎn)(Q狀態(tài)改變)______仍不準(zhǔn)確.所以:常有邊緣觸發(fā),即使邊緣后有D信號也不動作,須等到下一個邊緣到來.

DQQDQQDQQpresetpresetpreset=0clearclearclear=0CLKCLKCLK。。正邊緣觸發(fā)負(fù)邊緣觸發(fā)低電平預(yù)置及清除第三頁，共三十三頁，編輯于2023年，星期四§2.3寄存器由觸發(fā)器組成:一個觸發(fā)器是一個一位的寄存器八個觸發(fā)器是一個八位的寄存器十六個觸發(fā)器是一個十六位的寄存器

8086/8088中寄存器均為16位(16位數(shù)據(jù)總線,16位機(jī))常用寄存器:緩沖寄存器:暫存數(shù)據(jù),適時I/O;移位寄存器:將所存數(shù)據(jù)逐位移動,判0或1;計數(shù)器:把存儲在其中的數(shù)字加1;累加器:不進(jìn)行加法運(yùn)算,只作為ALU運(yùn)算的臨時存儲處.

觸觸觸觸觸觸觸……(八位)(十六位)(一位)觸第四頁，共三十三頁，編輯于2023年，星期四三.寄存器中各量的意義:時標(biāo)CLK:正前沿有效,作用同前述;復(fù)位信號CLR:“1”有效,使其輸出數(shù)據(jù)為0(初始狀態(tài));左移SHL:將寄存器中所存數(shù)據(jù)逐位向左移動;右移SHR:將寄存器中所存數(shù)據(jù)逐位向右移動;裝入門L門:“1”時數(shù)據(jù)裝入,保證數(shù)據(jù)有效送到D端?！?”時數(shù)據(jù)自鎖其中:即既有的數(shù)據(jù)可靠的存在其中而不丟失.

有效｝判某位為“0”或“1”LOAD＆＆≥1CLKQ0D0CLRX0○L＝0，Q0仍為原值（自鎖）L=1,Q0=X0(裝入）第五頁，共三十三頁，編輯于2023年，星期四注：多位的寄存器需要多個L門，只不過可以共用一個非門且只有一個LOAD端。（P11Fig2-8）四.特別：環(huán)形計數(shù)器不用來計數(shù)，而用來發(fā)出順序控制信號的。

（∵每一個CLK周期，其僅有唯一的一個為高電位）五.各寄存器框圖：2-9，2-11，2-14，2-16，2-17,2-18。

第六頁，共三十三頁，編輯于2023年，星期四§2.4三態(tài)輸出電路通常:A端有輸入,B端有輸出.AB即B端的傳輸線只傳輸A端的1或0信號.①當(dāng)A端無信號時,B端傳輸線不工作----可與另端信號相連并傳送之-----提高傳輸線的利用率.②當(dāng)A端有信號時.也可使其不輸出----加一控制信號E(門電路),將數(shù)據(jù)鎖在觸發(fā)器中不輸出----讓出線路----即E端決定該信號線(B線)與哪個觸發(fā)器相連.●第七頁，共三十三頁，編輯于2023年，星期四E門各端狀態(tài):EABG1G2T1T2

00高阻00截止截止01高阻00截止截止10

01導(dǎo)通(VB≈0)11

110導(dǎo)通(VB≈VDD)截止。。。≥1≥1BG1G2T1T2AE（ENABLE）VDDE門：控制數(shù)據(jù)輸出（E=1有效，AB。單向輸出。L門：控制數(shù)據(jù)裝入（L=1有效）E輸入輸出第八頁，共三十三頁，編輯于2023年，星期四三態(tài)門:一般邏輯電路有兩種狀態(tài):1或0.三態(tài)邏輯電路是除了上述兩種狀態(tài)外,還有第三種狀態(tài)------高阻狀態(tài)(或稱浮動,浮離,斷開狀態(tài)).(上述的E門就是三態(tài)門,或稱三態(tài)電路)

處于高阻狀態(tài)時,雖然仍連接在總線上,但它對總線的狀態(tài)不發(fā)生任何影響,這時總線上的電平完全由CPU和工作著的部件所支配.第九頁，共三十三頁，編輯于2023年，星期四§2.5總線結(jié)構(gòu)一.總線定義:連接各部件信息流通的公共通道.由信息的類別得:數(shù)據(jù)總線(DW)---流通數(shù)據(jù)信息地址總線(AW)---流通地址信息控制總線(CW)---流通控制信息二.示意圖:①:四個寄存器A,B,C,D,每個寄存器為4位----則DW為4位;②:均裝L和E門,則有8條控制線----CW為8位---來自控制器,使L或E適時有效.③:CON=LAEALBEBLCECLDED

物義:為高電位時,數(shù)據(jù)將由E門L門eg:EB=1,LA=1.數(shù)據(jù)由BAEA=1,LB=1.ABEC=1,LA=1.CA

第十頁，共三十三頁，編輯于2023年，星期四④每一寄存器動作仍由CLK控制(正半周),在任一CLK正半周,只有一個L門和另一個E門

為高電位,其余一定是低電位------保證信息有序流動.⑤各總線用一條粗線畫出,標(biāo)出位數(shù).第十一頁，共三十三頁，編輯于2023年，星期四圖:ACBDLACLKEALCCLKEC444注:各寄存器輸入有4位線,輸出有4位線,即數(shù)據(jù)是有方向的.BW見P17圖2-22.第十二頁，共三十三頁，編輯于2023年，星期四§2.6

譯碼器將有限的地址譯成無限多的地址--------減少存儲器對外的引線。例。2-4譯碼器3-8譯碼器第十三頁，共三十三頁，編輯于2023年，星期四

§2.7存儲器(寄存器堆)1.存儲器是用來存放系統(tǒng)工作時的程序和數(shù)據(jù)的。在機(jī)器內(nèi)部，程序和數(shù)據(jù)都是用二進(jìn)制代碼的形式表示,.故存儲器中的內(nèi)容均為若干個0和1。2.在微機(jī)中，一般用8位二進(jìn)制代碼作為一個字節(jié)（Byte）。用兩個或幾個字節(jié)組成一個字（記憶字）（Word）。如果用字表示一個數(shù)，稱為數(shù)據(jù)字；表示一條指令，稱為指令字。數(shù)據(jù)字和指令字也可以用雙倍字長或多倍字長表示。3.一個存儲器可劃分為很多存儲單元。存儲單元中的內(nèi)容為數(shù)據(jù)或指令。為了能識別不同的單元，我們分別賦予每個單元一個編號。這個編號稱之為地址。顯然，各存儲單元的地址與該地址中存放的內(nèi)容是完全不同的意思，不可混淆。地址也以二進(jìn)制代碼表示。第十四頁，共三十三頁，編輯于2023年，星期四4.存儲器通用寫法:存儲單元個數(shù)*每單元二進(jìn)制數(shù)位數(shù)存儲器常有:m*n存儲器例:16*8存儲器.即表示該存儲器有16個單元,每單元儲存8個二進(jìn)制碼(位)則只需要4根地址線(A3A2A1A0)8086存儲器以8位為一個存儲單元第十五頁，共三十三頁，編輯于2023年，星期四5.地址譯碼器:將有限的地址線譯成無線多的地址------減少存儲器對外的引線.N根地址線2N根地址線(號)例:N=2,則可譯出的地址號數(shù)為4;N=8,----------------------------256;N=10,---------------------------1024(1K)N=20,-----------------------------1K*1K=1M譯碼器A0A1：An-1：：：0122n-1M8086/8088-----20條第十六頁，共三十三頁，編輯于2023年，星期四6.M的分類1).按用途分:內(nèi)存:主機(jī)的一部分;存放當(dāng)前運(yùn)行的程序和數(shù)據(jù);由半導(dǎo)體材料制成,集成度高,體積小,速度快,成本低;但容量有限;可直接被CPU訪問.外存:放在主機(jī)外;存放當(dāng)前暫時不參于運(yùn)行的程序和數(shù)據(jù)以及某些需要永久保存的信息;非導(dǎo)體體材料,速度慢;容量大;其信息必須先成組調(diào)入內(nèi)內(nèi)存后,方可被CPU訪問;外存相當(dāng)于系統(tǒng)中一個外部設(shè)備,需要配備專門的I/O接口裝置(驅(qū)動器),才可完成對外存的的讀/寫操作.第十七頁，共三十三頁，編輯于2023年，星期四2).內(nèi)存分類(信息存取方式)

靜態(tài)RAM(SRAM)動態(tài)RAM(DRAM)固定的,掩膜式ROM可編程PROM可擦除的EPROM可擦除的E2PROM(電)M的屬性之一:關(guān)閉電源后,其內(nèi)容能否保存下去,如能,稱非易失性,否則,稱易失性.微機(jī)中大部分存儲器是易失性的.ROM:非易失性;RAM:易失性.隨機(jī)存儲器RAM只讀存儲器ROM半導(dǎo)體存儲器第十八頁，共三十三頁，編輯于2023年，星期四3)．存儲器的組織結(jié)構(gòu)：1).字結(jié)構(gòu):一個存儲單元存放一個字，即這個字的各位來自于同一芯片的各個基本存儲電路中。（非大容量存儲器使用）

2).位結(jié)構(gòu):一個8位信息分屬8個芯片的同一位，即每一芯片為不同字的同一位。3).存儲器矩陣(方陣)排列`選址例子:第十九頁，共三十三頁，編輯于2023年，星期四7.只讀存儲器ROM存儲內(nèi)容已定,不可更改.即只能“讀出”不能“寫”進(jìn)新新的內(nèi)容------制造者配置.常用來存放固定程序(管理,監(jiān)控,匯編程序),常數(shù),表格等.1).ROM的工作原理:8*4ROM(P21圖2—27)ROM的符號:一般:8*4ROMA2A1A0ED3D2D1D0AEDnm*nROM第二十頁，共三十三頁，編輯于2023年，星期四2).ROM的附件----MAR①功能:將所需尋址的存儲單元的地址暫存下來,以備下一條指令使用.②結(jié)構(gòu):有L門:控制地址的裝入.有CLK:(MAR為可控緩沖寄存器)③MAR與ROM的關(guān)系:雙態(tài)的(不受E門控制)地址一進(jìn)入MAR即被送到ROM中(選中某一單元)④框圖:

LCLKAEDnMARm*nROM第二十一頁，共三十三頁，編輯于2023年，星期四3).程序計數(shù)器PC:(指令地址指示器)

是一個多位的寄存器:存放指令(數(shù)據(jù))的地址碼.①計算機(jī)執(zhí)行某次操作前,要把程序(數(shù)據(jù))用I裝置送入M中,執(zhí)行時再依次取出---取出時必須先知道該數(shù)的地址碼;②為了給出被尋址單元的地址,指令中設(shè)置了地址碼;操作碼地址碼③∵地址碼較長,∴增加了指令的長度,∴不采用此法給出M的地址;④將M地址放于某個專用的寄存器R中,則指令中只出現(xiàn)R的代碼,------減少指令的長度.

R稱指示器或變址寄存器(間接給出地址)

第二十二頁，共三十三頁，編輯于2023年，星期四例:當(dāng)PC=0000H,則計算機(jī)把指令1取到CPU中識別并執(zhí)行相應(yīng)操作;當(dāng)PC=0001H,---------------------2------------------------------------------;①當(dāng)取出一條指令后,PC自動加1,保證程序順序執(zhí)行;②每次運(yùn)行前,PC自動復(fù)位至0000H;③PC的內(nèi)容可用指令控制予以改寫---即改變程序執(zhí)行的順序;④以上操作都須經(jīng)過總線W;⑤PC的控制信號:CLK,CLR,EP,CP(使PC加1的信號)⑥P22例2-1.指令1指令2指令3000000010010……………..M第二十三頁，共三十三頁，編輯于2023年，星期四8.隨機(jī)存儲器RAM

CPU能在相同的時間里訪問M的任一單元(讀出或?qū)懭?且訪問時間一樣)

①RAM的特點:ⅰ.存儲單元的內(nèi)容根據(jù)需要隨時讀出或?qū)懭?ⅱ.斷電后,所存信息隨之丟失(易失性器件.恢復(fù)供電,原信號無法恢復(fù))ⅲ.暫存I/O數(shù)據(jù)﹑計算的中間結(jié)果﹑斷電后無影響的用戶程序.②RAM的分類:從制造工藝分:第二十四頁，共三十三頁，編輯于2023年，星期四雙極型:存取速度快,集成度低,(一個基本存儲單元所用管子多),功耗大,成本高-----高速專用機(jī)用;

單極型:工藝簡單,功耗低,成本低,集成度高---微機(jī)中使用.

靜態(tài)RAM:每存儲單元包括的MOS管多(6只),存存儲容量小,功耗大,不需“刷新”,工作穩(wěn)定,有電一直保持信息.----微機(jī)中用.動態(tài)RAM:每存儲單元包括的MOS少(3只),依靠

MOS管柵極電容的電荷記憶信息,

電容會漏電,需定時“刷新”,集成度高,功耗小,價格低,但增加“刷新”電路.----大容量存儲系統(tǒng)用.

第二十五頁，共三十三頁，編輯于2023年，星期四③.常用芯片:Inter2114﹑Inter6116﹑Inter6264

(1K*4)(2K*8)(8K*8)④.RAM的符號:WEAMEDinDoutM*nRAM注:ME為此RAM的選中門ME=1,此RAM被選中;ME=0,----------未選中.

WE為讀寫控制信號WE=1,寫操作;WE=0,讀操作.即當(dāng)ME=1時,WE才有意義.Din,Dout在實際中是同一線,既可輸出又可輸入數(shù)據(jù)(雙向的)第二十六頁，共三十三頁，編輯于2023年，星期四⑤.RAM的附件-----MDRⅰ.作用:將要寫入RAM的數(shù)暫存,以等待WE=1命令的到來;ⅱ.RAM與MAR﹑MDR的關(guān)系:P24Fig2—32例。2-2

第二十七頁，共三十三頁，編輯于2023年，星期四

8位隨機(jī)存取存儲器地址譯碼器××××××××┇┇××××00010203FEFF控制電路數(shù)據(jù)緩沖器DR從CPU來的R/W信號存儲體地址寄存器AR第二十八頁，共三十三頁，編輯于2023年，星期四25HDB

8位

隨機(jī)存取存儲器地址譯碼器××××××00100101┇┇××××0001