3D集成電路中的TSV技術(shù)概要

3DTSV技術(shù)概要TSV技術(shù)簡介

北京航空航天大學(xué) 電子信息工程學(xué)院馬志才TSV(throughsiliconvia)技術(shù)是穿透硅通孔技術(shù)的縮寫，一般簡稱硅通孔TSV能夠使芯片在三維方向堆疊的密度最大、芯片之間的互連線最短、外形尺寸最小，并且大大改善芯片速度和低功耗的性能，成為目前電子封裝技術(shù)中1.14層芯片承受帶載封裝方法(tapecarrierpackagTCP)見圖1.1(a)和承受TSV方法(見圖1.1(b))業(yè)內(nèi)人士將TSV稱為繼引線鍵合(wirebonding)、載帶鍵合(TAB)和倒裝芯片(FC)4代封裝技術(shù)。1.1TSV封裝外形比較TSV及其技術(shù)優(yōu)勢縮小封裝尺寸；高頻特性精彩，減小傳輸延時、降低噪聲；降低芯片功耗，據(jù)稱，TSV40%；熱膨脹牢靠性高。TSV的主要技術(shù)環(huán)節(jié)通孔的形成TSV技術(shù)的核心，目前通孔加工的技術(shù)主要有兩種，一種是深反響離子刻蝕，另一種是激光打孔。激光技術(shù)作為一種不需掩模的工藝，避開了光刻膠涂布、光刻曝光、顯影TSV的尺寸通孔降到lOUm以下時，激光鉆孔就面臨著的挑戰(zhàn)。目前這兩種技術(shù)的細節(jié)及其選擇照舊在探究中，不過一些先期進入的廠商已經(jīng)推出相應(yīng)的加工設(shè)備。此外，形成通孔后還有絕緣層、阻擋層和種子層的淀積以及孔金屬化等工3.16個芯片堆疊承受TSV封裝的存儲器示意圖。3.1TSV封裝的存儲器示意圖晶片減薄3D0.3～0.4mm的晶片厚度沒有問題，但假設(shè)晶片用3D封裝則需要減薄，以保證形成通孔的孔徑與厚度比例在合理范圍，并且最終封裝的厚度可以承受。即使不考慮層堆疊的要求，單是芯片間的通孔互連技術(shù)20～30μm，這是現(xiàn)有等離子開孔及金屬沉積技術(shù)比較適用的厚度。目前較為先進的多層封裝使用的芯片厚度都在100μm以下。將來25μm甚至更小。晶片減薄技術(shù)中需要解決磨削過程晶片始終保持平坦?fàn)顟B(tài)，減薄后不發(fā)生翹曲、下垂、外表損傷擴大、晶片裂開等問題。TSV鍵合完成通孔金屬化和連接端子的晶片之間的互連通常稱為TSV鍵合技術(shù)。這金屬鍵合技術(shù)為主要方式，由于這種技術(shù)可以同時實現(xiàn)機械和電學(xué)的接觸界面。350～4000C溫度下施加確定壓力并保持一段時間，接著在氮氣退火爐中經(jīng)過確定時間退火而完成TSV鍵合?，F(xiàn)在這種TSV鍵合已經(jīng)有相應(yīng)設(shè)備問世。3.2是已經(jīng)完成通孔處理并將多層芯片鍵合的TSV封裝剖面圖。的技術(shù)關(guān)鍵

3.2TSV封裝剖面圖3DIC3DIC互連尚待解決的關(guān)鍵技術(shù)之一是通孔的刻蝕。TSV穿孔主要有兩種工藝取向——先通孔(viafirst)和制作通孔。先通孔工藝又分為兩種——前道互連型和后道互連型。前者是在全部CMOS工藝開頭之前在空白的硅晶圓上，通過深度離子蝕刻(DRIE)實現(xiàn)，由于穿孔后必需承受后續(xù)工藝的熱沖擊〔1000℃〕，因而多使用多晶硅作為通孔填充材料；而后道互連型則是在制造流程中在制造廠實現(xiàn)的，一般使用金屬鎢或銅作為填充材料。明顯，先通孔方法必需在設(shè)計IC布IC一般承受激光鉆孔的方式，通過電鍍鍍銅實現(xiàn)孔金屬化，因而具有更好的導(dǎo)電性能。這兩種方法哪個會占據(jù)主導(dǎo)地位，以及其中諸多技術(shù)細節(jié)照舊需要探究爭論。在晶圓制造CMOS或BEOL步驟之前完成硅通孔通常被稱作Via-first。此時，TSV的制作可以在金屬互連之前進展，實現(xiàn)core-to-core的連接。該方案目前在微處理器等高性能器件領(lǐng)域爭論較多，主要作為SoC的替代方案。Via-first也可以在CMOS完成之后再進展TSV的制作，然后完成器件制造和后優(yōu)勢是可以不轉(zhuǎn)變現(xiàn)有集成電路流程和設(shè)計。目前，局部廠商已開頭在高端的Flash和DRAM領(lǐng)域承受Via-last技術(shù),即在芯片的周邊進展通孔，然后進展芯片或晶圓的層疊。Aviza公司DavidButler10月在SEMICONEuropa上兩種最根本的集成方案〔1〕?？梢钥闯觯琕ia-first工藝的設(shè)計需要在IC設(shè)〔CD〕Via-last制程更為嚴(yán)格。LamResearch3DIC刻蝕產(chǎn)品線資深產(chǎn)品經(jīng)理SteveLassig則認為，對于TSV工藝開發(fā)，目前最需要的是業(yè)界盡早就最正確工藝集成方案達成共識。正是由于業(yè)界未能到達共識，目前硅通孔技術(shù)可以說還處于開發(fā)的早期階段。1硅通孔方法比較此外，3DTSV的關(guān)鍵技術(shù)難題還包括：通孔的形成；堆疊形式〔晶圓到晶圓、芯片到晶圓或芯片到芯片〕；鍵合方式〔直接Cu-Cu鍵合、粘接、直接熔合、焊接〕；絕緣層、阻擋層和種子層的淀積；銅的填克〔電鍍〕、去除；再分布引線(RDL)電鍍；晶圓減?。粶y量和檢測等。展望據(jù)國際半導(dǎo)體技術(shù)路線圖ITRS的推想，TSV技術(shù)將在垂直方向堆疊層數(shù)、硅品圓片厚度、硅穿孔直徑、引腳間距等方面連續(xù)向微細化方向進展。在垂直方3～7層裸芯片(DIE)14層裸芯片的堆疊；141mm20～50μm8μm4.0μm縮1.6μm10μm3.3μm。此外，TSV技術(shù)的進展重點還包括制造工藝開發(fā)、3DIC設(shè)計測試、多尺寸穿孔技術(shù)、靜電保護等。TSV5.1所示：5.1TSV技術(shù)的進展趨勢推想圖DIGITIMESResearch指出，隨芯片集成度提高，除讓芯片設(shè)計本錢與時間隨之增加外，芯片面積亦隨芯片簡潔度的提升而增加，在終端產(chǎn)品持續(xù)朝短小輕薄與節(jié)能省電方向進展下，更促使半導(dǎo)體廠商于制程微縮研發(fā)的持續(xù)投入。依據(jù)摩爾定律(Moore`sLaw)的預(yù)期，隨芯片制程技術(shù)升級，芯片密度及產(chǎn)出數(shù)量每隔181進展速度放慢的聲音就始終未曾停過。事實上，從6545納米制程，即長達24個月的時間，從4528納米制程，更是歷經(jīng)33個18個月，且制程升級所需時間也明顯拉長。如何能夠MoreMoore及MorethanMoore，研發(fā)出兼顧高度集成與芯片效能，同時具經(jīng)濟效益的先進制程并導(dǎo)入量產(chǎn)，能夠在一樣制程下，供給更小IC面積，與更高度的集成，硅穿孔(ThroughSiliconVia；TSV)3DIC制程技術(shù)即成(SamsungElectronics)、高通(Qualcomm)、美光(Micron)、臺積電(TSMC)、日月光(ASE)等半導(dǎo)體大廠，皆先后投入TSV3DICTSV3DIC期望將來能在TSV3DIC市場爭得一席之地。在終端產(chǎn)品持續(xù)朝向高度集成、小型化方向進展，亦將推動半導(dǎo)體技術(shù)更往更高集成度持續(xù)投入研發(fā)，因此，半