jtag口的原理圖設(shè)計(jì)要串電阻

jtag口的原理圖設(shè)計(jì)要串電阻JTAG電路的工作原理1．JTAG電路簡(jiǎn)介JTAG的全稱是JointTestActionGroup，即聯(lián)合測(cè)試行動(dòng)小組。目前，JTAG已成為一種國(guó)際標(biāo)準(zhǔn)測(cè)試協(xié)議，主要用于各類芯片的內(nèi)部測(cè)試?，F(xiàn)在大多數(shù)高級(jí)器件（包括FPGA、MCU、DSP以及CPU等）都支持JTAG協(xié)議，如FPGA、DSP器件等。標(biāo)準(zhǔn)的JTAG接口是4線接口：TMS、TCK、TDI以及TDO，分別為模式選擇、時(shí)鐘、數(shù)據(jù)輸入和數(shù)據(jù)輸出信號(hào)線。JTAG電路的功能模塊如圖5-4所示。圖5-4JTAG電路的內(nèi)部結(jié)構(gòu)示意圖JTAG最初是用來(lái)對(duì)芯片進(jìn)行測(cè)試的，基本原理是在器件內(nèi)部定義一個(gè)TAP（TestAccessPort，測(cè)試訪問口）端口，通過(guò)專用的JTAG測(cè)試工具對(duì)進(jìn)行內(nèi)部節(jié)點(diǎn)進(jìn)行測(cè)試。此外，JTAG協(xié)議允許多個(gè)器件通過(guò)JTAG接口串聯(lián)在一起，形成一個(gè)JTAG鏈，能實(shí)現(xiàn)對(duì)各個(gè)器件分別測(cè)試。此外，JTAG接口還常用于實(shí)現(xiàn)ISP（In-SystemProgrammable，在線編程），對(duì)FLASH等器件進(jìn)行編程。JTAG在線編程的特征也改變了傳統(tǒng)生產(chǎn)流程，將以前先對(duì)芯片進(jìn)行預(yù)編程再裝到板上的工藝簡(jiǎn)化為：先固定器件到電路板上，再用JTAG編程，從而大大加快工程進(jìn)度。2．JTAG邊界掃描電路邊界掃描測(cè)試（BST：BOUNDARYSEANTEST）一般采用4線接口（在5線接口中，有一條為主復(fù)位信號(hào)）。也可以通過(guò)PC機(jī)的RS-232接口就能模擬BST的功能。BST標(biāo)準(zhǔn)接口是用來(lái)對(duì)電路板進(jìn)行測(cè)試的，可在器件正常工作時(shí)捕獲功能數(shù)據(jù)。器件的邊界掃描單元能夠迫使邏輯追蹤引腳信號(hào)，或從器件核心邏輯信號(hào)中捕獲數(shù)據(jù)，再?gòu)?qiáng)行加入的測(cè)試數(shù)據(jù)串行第移入邊界掃描單元，捕獲的數(shù)據(jù)串行移出并在器件外不同預(yù)期的結(jié)果進(jìn)行比較，根據(jù)比較結(jié)果給出掃描狀態(tài)，以提示用戶電路設(shè)計(jì)是否正確。典型邊界掃描測(cè)試電路的結(jié)構(gòu)如圖5-5所示。圖5-5JTAG鏈掃描結(jié)構(gòu)示意圖邊界掃描測(cè)試提供了一個(gè)串行掃描路徑，遵守IEEE規(guī)范的器件之間的引腳連接情況。IEEE1149.1標(biāo)準(zhǔn)所規(guī)定的BST結(jié)構(gòu)為：當(dāng)器件工作在JTAGBST模式時(shí)，使用4個(gè)專用的I/O引腳和一個(gè)可選引腳TRST作為JTAG引腳。這4個(gè)專用I/O引腳為：TDI、TDO、TMS和TCK。所有JTAG引腳的核心功能如表5-2所列。表5-2JTAG管腳說(shuō)明3．JTAG電路時(shí)序JTAG電路的時(shí)序如圖5-6所示，所有基于JTAG的操作都必須同步于JTAG時(shí)鐘信號(hào)TCK。在TCK的上升沿讀取或輸出有效數(shù)據(jù)，有嚴(yán)格的建立、保持時(shí)間要求，因此一般情況下JTAG的時(shí)鐘不會(huì)太高。圖5-6JTAG電路的時(shí)序關(guān)系示意圖4．FPGA芯片中JTAG掃描電路的工作流程JTAG邊界掃描測(cè)試由測(cè)試訪問端口的控制器管理，只要FPGA上電后電壓正確，且JTAG鏈路完整，則JTAG電路可立即正常工作，清空J(rèn)TAG配置寄存器等待外界響應(yīng)，整體流程如圖5-7所示。圖5-7JTAG邊界掃描流程示意圖TMS、TRST和TCK引腳管理TAP控制器的操作，TDI和TDO為數(shù)據(jù)寄存器提供串行通道。TDI也為指令寄存器提供數(shù)據(jù)，然后為數(shù)據(jù)寄存器產(chǎn)生控制邏輯。對(duì)于選擇寄存器、裝載數(shù)據(jù)、檢測(cè)和將結(jié)果移出的控制信號(hào)，由測(cè)試時(shí)鐘（TCK）和測(cè)試模式（TMS）選擇兩個(gè)控制信號(hào)決定。在四線接口標(biāo)準(zhǔn)中，利用TDI，TDO，TCK，TMS四個(gè)信號(hào)，它們合成為TAP測(cè)試處理端口（TestAccessPort），測(cè)試復(fù)位信號(hào)（TRST,一般以低電平有效）一般作為可選的第五個(gè)端口信號(hào)。5.2.2XilinxJTAG下載線下載線一端以JTAG的方式和FPGA/PROM芯片相連，另一端則通過(guò)USB/并口和計(jì)算機(jī)相連，為設(shè)計(jì)人員提供了由PC機(jī)配置FPGA/PROM芯片數(shù)據(jù)鏈路。本節(jié)介紹目前常用的Xilin下載線，以及簡(jiǎn)易下載線的制作坊法。1．Xilinx下載線介紹根據(jù)下載線和PC機(jī)連接方式的不同，可以將其分為USB下載線和并口下載線兩大類。USB下載線速度快，穩(wěn)定度高，當(dāng)然價(jià)格也比較昂貴，目前Xilinx公司提供的USB下載線的價(jià)格為149美元。并口下載線根據(jù)下載速度的不同，可分為ParallelCableIV（簡(jiǎn)稱為PC4）和ParallelCableIII兩類（簡(jiǎn)稱為PC3）：其中PC4可適于Xilinx公司所有芯片，速度比PC3快8倍，價(jià)格大約為USB下載線的1/3；PC3采用簡(jiǎn)單的EPP模式，透過(guò)式實(shí)現(xiàn)，成本低廉，但下載速度緩慢，且不具備配置電壓自適應(yīng)的功能，已經(jīng)不能用于Xilinx公司新型FPGA的開發(fā)，存在一定的應(yīng)用局限性。無(wú)論那種下載線，在FPGA端都具有標(biāo)準(zhǔn)的4根JTAG接口、電源管腳以及地（VCC、GND、TCK、TMS、TDI以及TDO），共6個(gè)信號(hào)端口，也被稱為JTAG連接器。也有一種常見的10腳JTAG連接器，其中多了1個(gè)GND信號(hào)以及3根懸空信號(hào)（NC）。在實(shí)際工程中，有一條性能穩(wěn)定的下載線，不僅能避免配置錯(cuò)誤（如利用PC3并口下載線配置Spartan-3E等最新系列芯片時(shí)會(huì)經(jīng)常出現(xiàn)錯(cuò)誤），還能提高配置的成功率和時(shí)間（在實(shí)際中，完整正確的配置電路也不能保證每次配置都成功）。下面對(duì)Xilinx各種下載線的特點(diǎn)和性能進(jìn)行簡(jiǎn)要總結(jié)，如表5-3所列，供讀者參考。表5-3Xilinx下載線性能的簡(jiǎn)要總結(jié)2．PC3并行下載的電路原理圖首先對(duì)PC的打印機(jī)口進(jìn)行簡(jiǎn)單介紹。PC機(jī)上的打印接口共有25根連線（一般也成為DB25），如圖M所示。其中18-25都是地線，因此實(shí)際共有17根線，分成三類：8根數(shù)據(jù)線，可進(jìn)行數(shù)據(jù)輸出；5根狀態(tài)線，輸入；4根控制線，輸出。這三組線分別由打印口的三個(gè)寄存控制器控制，即數(shù)據(jù)口，狀態(tài)口，控制口，只要對(duì)這三個(gè)寄存器度或?qū)?，就可以輸入或輸出?shù)據(jù)。并口下載線主要完成PC并口和FPGA芯片JTAG接口之間的數(shù)據(jù)適配。Xilinx公司PC3并口下載電纜的原理圖是公開的，結(jié)構(gòu)簡(jiǎn)單，成本簡(jiǎn)單，不超過(guò)10元，完全可以自己動(dòng)手制作，在電子市場(chǎng)上則一般需要數(shù)十元。下載電纜的接口電路比較簡(jiǎn)單，如圖5-11所示，制作時(shí)間非常短，半天時(shí)間即可。接口電路只完成了電平轉(zhuǎn)換，不涉及信號(hào)時(shí)序的改變。圖5-11Xilinx下載線接口電路圖其中74HC125為Philips公司生產(chǎn)的4輸入3態(tài)驅(qū)動(dòng)器，用來(lái)增強(qiáng)信號(hào)強(qiáng)度；LED用來(lái)給出下載信息指示。詳細(xì)的元件清單如表5-12所列。表5-1