智能化傳感器實驗報告

FPGA的光電編碼器測軸轉(zhuǎn)物體轉(zhuǎn)速名目TOC\o“1-2“\h\z\u\l“_TOC_250013“一、試驗?zāi)康?1\l“_TOC_250012“二、傳感器介紹 1\l“_TOC_250011“三、系統(tǒng)整體設(shè)計方案 2\l“_TOC_250010“四、驅(qū)動步進電機模塊 2\l“_TOC_250009“脈沖生成模塊 2\l“_TOC_250008“電機驅(qū)動模塊 3\l“_TOC_250007“五、光電編碼器將物理量轉(zhuǎn)化為電量模塊 4\l“_TOC_250006“六、脈沖信號處理與數(shù)碼管顯示模塊 6\l“_TOC_250005“設(shè)計原理 6\l“_TOC_250004“FPGA數(shù)字頻率計系統(tǒng)框圖 6\l“_TOC_250003“七、測量與分析數(shù)據(jù) 7\l“_TOC_250002“測量步進電機的頻率 7\l“_TOC_250001“傳感器各個指標分析 8\l“_TOC_250000“八、總結(jié)與展望 9名目FPGA的光電編碼器測軸轉(zhuǎn)物體轉(zhuǎn)速一、試驗?zāi)康腇PGA轉(zhuǎn)速這個物理量轉(zhuǎn)化為電量，再通過現(xiàn)場可編輯門陣列〔FPGA〕的實現(xiàn)的硬件分析傳感器各共性能指標與誤差。FPGA電源、穩(wěn)壓模塊模塊等。二、傳感器介紹設(shè)計的光電編碼器；這種光電編碼器每轉(zhuǎn)100360°/100，在3.6°左右，可以滿足一般的使用。它的主要特點是：構(gòu)造簡潔、制作簡潔、本錢低、牢靠耐用、單片機掌握、輸出敏捷，可使用在低本錢的機電設(shè)備中。碼盤參數(shù)：

圖1 光電編碼器照片1“智能化傳感器”課程設(shè)計——基于FPGA的光電編碼器測軸轉(zhuǎn)物體轉(zhuǎn)速線數(shù)：100線；外直徑：22mm3.5mm厚度：0.3mm材料：合金鋼；5v；輸出脈沖高電平：5v三、系統(tǒng)整體設(shè)計方案驅(qū)動步進電機轉(zhuǎn)動模塊光電編碼器將物理量轉(zhuǎn)化為電量模塊FPGA數(shù)據(jù)處理與數(shù)碼管顯示驅(qū)動步進電機轉(zhuǎn)動模塊光電編碼器將物理量轉(zhuǎn)化為電量模塊FPGA數(shù)據(jù)處理與數(shù)碼管顯示四、驅(qū)動步進電機模塊LCD顯示

脈沖生成模塊單片機 按鍵驅(qū)動 步進電機轉(zhuǎn)動模塊電機電源 電機驅(qū)動

光電編碼器脈沖生成模塊1、頻率生成電機需要的頻率是通過單片機定時器對IO口電平置高置低生成的，通過對2“智能化傳感器”課程設(shè)計——基于FPGA的光電編碼器測軸轉(zhuǎn)物體轉(zhuǎn)速定時器的延時，每次定時時間到了IO口就會轉(zhuǎn)變電平，從而生成所要的是脈沖頻率。電機在0~1200HZ時電機可以直接啟動，超過1200HZ時電機需要逐步加速，逐步啟動，本設(shè)計是用直接啟動的方法，頻率掌握在0~1200HZ。每次增加1000HZ。本設(shè)計是利用按鍵觸發(fā)單片機的外部脈沖，每次當按鍵按下的時候外部脈沖檢測到信號，然后頻率依次相加。2、液晶顯示在單片機的人機溝通界面中，一般的輸出方式有以下幾種：發(fā)光管、LED數(shù)碼管、液晶顯示器。發(fā)光管和LED數(shù)碼管比較常用，軟硬件都比較簡潔，本1602液晶屏把單片機生成的頻率和電機所轉(zhuǎn)的圈數(shù)，顯示在上面。在鍵盤中按鍵數(shù)量較多時，為了削減I/O在鍵盤中按鍵數(shù)量較多時，為了削減I/O矩陣形式。在矩陣式鍵盤中，每條水平線和垂直線在穿插處不直接連通，〔P1口就可以構(gòu)成4*4=16個按鍵，比之直接將端口線用于鍵盤多出了一倍，而且線數(shù)越多，區(qū)分越明顯，比方再多加一條線就可以構(gòu)成 20鍵的鍵盤，而直接用端口線則只能多出一鍵〔9鍵。由此可見，在需要的鍵數(shù)比較多時，承受矩陣法來做鍵只需要用到兩個鍵所以說本設(shè)計的按鍵承受矩陣按鍵。電機驅(qū)動模塊1、電機42系列兩相步進電機，步進電機是一種將電脈沖轉(zhuǎn)化為角位移的執(zhí)設(shè)定的方向轉(zhuǎn)動一個固定的角度〔及步進角?？梢酝ㄟ^掌握脈沖個數(shù)來掌握角的速度和加速度，從而到達調(diào)速的目的。2、電源大都是溝通電壓，當溝通供電電壓的電壓或輸出負載電阻變化時，穩(wěn)壓器的直接輸出電壓都能保持穩(wěn)定。穩(wěn)壓器的參數(shù)有電壓穩(wěn)定度、紋波系數(shù)和3“智能化傳感器”課程設(shè)計——基于FPGA的光電編碼器測軸轉(zhuǎn)物體轉(zhuǎn)速經(jīng)整流、濾波，獲得不穩(wěn)定的直流電源，再經(jīng)穩(wěn)壓電路得到穩(wěn)定電壓 (或電流)。3、驅(qū)動電路驅(qū)動是集成的。SM-202A細分驅(qū)動器承受美國高性能專用微步距電腦掌握芯片,細分數(shù)可依據(jù)用戶需求特地設(shè)計,開放式微電腦可依據(jù)用戶要求把掌握功能設(shè)計到驅(qū)動器中,組成最小掌握系統(tǒng)。該掌握器適合驅(qū)動中小型的任何兩相或四,振動小,噪聲低,運行平穩(wěn)。五、光電編碼器將物理量轉(zhuǎn)化為電量模塊兩側(cè)，如圖圖2 光電編碼器與步進電機用示波器測得輸出波形A、B為標準正玄波且正交，如下圖4“智能化傳感器”課程設(shè)計——基于FPGA的光電編碼器測軸轉(zhuǎn)物體轉(zhuǎn)速圖3 光電編碼器輸出波形5vFPGA引腳的接入最A(yù)MS1117系列穩(wěn)壓芯片，如下圖：圖4 5v轉(zhuǎn)3.3v電壓轉(zhuǎn)換模塊5“智能化傳感器”課程設(shè)計——基于FPGA的光電編碼器測軸轉(zhuǎn)物體轉(zhuǎn)速六、脈沖信號處理與數(shù)碼管顯示模塊〔FPGA〕測量并顯示傳感器產(chǎn)生的脈沖頻率。設(shè)計原理測定信號的頻率必需有一個脈寬為1秒的對輸入信號脈沖計數(shù)允許的信號〔以下均以“閘門”代替；1秒計數(shù)完畢后，計數(shù)值鎖入鎖存器的鎖存信號和為下一測頻計數(shù)周期作預(yù)備的計數(shù)器清00信號可以由一個測頻掌握(TESTCTL)產(chǎn)生，它的設(shè)計要求是，TESTCTL的計數(shù)使能信號CNT_EN能產(chǎn)生一個1秒脈寬的周期信號，并對頻率計的每一計數(shù)器CNT10的LOAD的上1一清零信號RST_CNT對計數(shù)器進展清零，為下1秒鐘的計數(shù)操作作預(yù)備。最終將每位的鎖存信號輸入數(shù)碼顯示模塊，顯示最終頻率。光電編碼器生成的輸入脈沖閘門計數(shù)器鎖存器數(shù)碼管動態(tài)顯光電編碼器生成的輸入脈沖閘門計數(shù)器鎖存器數(shù)碼管動態(tài)顯示FPGAFPGA系統(tǒng)時鐘〔50Mhz〕掌握信號發(fā)生器〔TESTCTL〕quartusII軟件上設(shè)計的頂層文件原理圖如下圖：6FPGA的光電編碼器測軸轉(zhuǎn)物體轉(zhuǎn)速圖5 FPGA頻率計原理圖頂層文件將頻率計輸入端接入示波器供給的1Khz標準頻率，數(shù)碼管顯示為998，誤0.2%七、測量與分析數(shù)據(jù)測量步進電機的頻率FPGA試驗板，記錄測的頻率，并與預(yù)設(shè)數(shù)值頻率比照，如下：FPGA顯示測步進電機預(yù)設(shè)對應(yīng)預(yù)設(shè)轉(zhuǎn)動對應(yīng)測得電機對應(yīng)測得角速得脈沖頻率轉(zhuǎn)動頻〔hz〕角速度〔°/s〕 轉(zhuǎn)動頻〔hz〕 度〔°/s〕〔hz〕000000.50180600.60216.01.003601151.15414.01.505401861.86669.6...............6.0021606746.742426.48.0028808938.933214.810.00360011220 12.20預(yù)設(shè)值與測量結(jié)果43927“智能化傳感器”課程設(shè)計——基于FPGA的光電編碼器測軸轉(zhuǎn)物體轉(zhuǎn)速傳感器各個指標分析1、精度：0.01hz.2、零點與量程：4位，而且后兩位為小數(shù)局部，所以最99.99hz。但由于步進電機的驅(qū)動限制，只能10.00hz,0.00hz10.00hz3、誤差分析：5%10%，誤差偏大，產(chǎn)生如此大的誤差緣由有三方面：A、單片機驅(qū)動步進電機時產(chǎn)生肯定的誤差。的震驚或光電編碼器位置稍有傾斜，影響光電編碼器產(chǎn)生脈沖。C、FPGA0.5%，影響不大而且無法避開。4、外部環(huán)境對傳感器的影響4321-40 -20 0 20 40 60 80T(°C)可見在光敏三極管產(chǎn)生的光電流在-40°C—80°C范圍內(nèi)變化范圍為1mA—2.3mA，不會因溫度過低或過高影響傳感器的工作。因此傳感器不受溫度8“智能化傳感器”課程設(shè)計——基于FPGA的光電編碼器測軸轉(zhuǎn)物體轉(zhuǎn)速承受到紅外線。八、總結(jié)與展望本課程設(shè)計經(jīng)2023年10FPGA測得數(shù)據(jù)。最終的誤差處理、性能分析等由兩個人共同完成。FPGA測頻電8888verilog代，逐個排解問題，最終查出問題消滅在兩個地方：12