v第6章時(shí)序邏輯電路

第6章時(shí)序邏輯電路一、主要內(nèi)容：1、時(shí)序電路的功能特點(diǎn)、電路組成特點(diǎn)和功能描述方法；2、時(shí)序電路分析：存放器、移位存放器、同步計(jì)數(shù)器和異步計(jì)數(shù)器3、時(shí)序電路設(shè)計(jì)：〔1〕采用小規(guī)模集成器件設(shè)計(jì)〔2〕采用中規(guī)模集成器件設(shè)計(jì)二、重點(diǎn)1、時(shí)序電路的特點(diǎn)和一般分析方法2、采用中規(guī)模集成器件實(shí)現(xiàn)任意模值計(jì)數(shù)〔分頻〕器。三、目的與要求1、掌握時(shí)序電路的功能特點(diǎn)、電路組成特點(diǎn)和功能描述方法。2、掌握時(shí)序電路中存放器、移位存放器、同步計(jì)數(shù)器、異步計(jì)數(shù)器的功能特點(diǎn)和一般分析方法。3、掌握采用中規(guī)模集成器件設(shè)計(jì)任意模值計(jì)數(shù)〔分頻〕器。

時(shí)序邏輯電路:任何時(shí)刻的輸出不僅取決于當(dāng)時(shí)的輸入信號，而且還取決于電路原先的工作狀態(tài)，即與以前的輸入信號及輸出也有關(guān)系。6.1時(shí)序邏輯電路概述1TC1CPQ&X&Z圖6-1-1

簡單時(shí)序電路分析圖6-1-1所示時(shí)序電路。T'由T觸發(fā)器的狀態(tài)方程和電路的輸出方程，可以畫出電路的工作波形圖。CPXQZQZ(a)(b)(c)(d)圖6-1-2圖6-1-1所示電路工作波形

時(shí)序邏輯電路的結(jié)構(gòu)特點(diǎn)：1、包含組合邏輯電路和存儲電路兩局部。2、組合電路至少有一個(gè)輸出反響到存儲電路的輸入端，存儲電路的狀態(tài)至少有一個(gè)作為組合電路的輸入，與其他輸入共同決定電路的輸出。存儲電路組合邏輯電路Z(z1,z2,···zj)W(w1,w2,···wk)Y(y1,y2,···yl)X(x1,x2,···xi)Z(tn)＝F［X(tn),Y(tn)］ 輸出函數(shù)W(tn)＝G［X(tn),Y(tn)］ 存儲電路的激勵(lì)函數(shù)Y(tn+1)＝H［W(tn),Y(tn)］存儲電路的狀態(tài)方程圖6-1-3

時(shí)序電路方框圖時(shí)序電路可分為同步時(shí)序邏輯電路和異步時(shí)序邏輯電路。同步時(shí)序邏輯電路：存儲電路的狀態(tài)變更是由時(shí)鐘脈沖同步更新的。異步時(shí)序邏輯電路：存儲電路的狀態(tài)變更不是同時(shí)發(fā)生的。6.2時(shí)序邏輯電路的分析6.2.1時(shí)序邏輯電路的分析步驟6.2.2存放器、移位存放器6.2.3同步計(jì)數(shù)器6.2.4異步計(jì)數(shù)器時(shí)序邏輯電路的分析步驟1.根據(jù)給定的時(shí)序邏輯電路，寫出存儲電路〔如觸發(fā)器〕的驅(qū)動(dòng)方程〔輸入信號的邏輯表達(dá)式〕。2.寫出存儲電路的狀態(tài)轉(zhuǎn)移方程，并根據(jù)輸出電路，寫出輸出函數(shù)表達(dá)式。3.由狀態(tài)轉(zhuǎn)移方程和輸出函數(shù)表達(dá)式，列出狀態(tài)轉(zhuǎn)移表，或畫出狀態(tài)轉(zhuǎn)移圖。4.畫工作波形圖〔時(shí)序圖〕。5.歸納時(shí)序邏輯電路的邏輯功能。1J1K1Q1Q1C1&1J1K2Q2Q2C1&1J1K3Q3Q3C1&&&圖6-2-1例6-1邏輯圖CPZ

例6-1分析如圖6-2-1所示的同步時(shí)序邏輯電路。解(1)寫出各級觸發(fā)器的驅(qū)動(dòng)方程〔鼓勵(lì)函數(shù)〕

(2)根據(jù)驅(qū)動(dòng)方程和觸發(fā)器特征方程，寫出各級觸發(fā)器的狀態(tài)轉(zhuǎn)移方程；寫出輸出表達(dá)式。狀態(tài)轉(zhuǎn)移方程：輸出方程：各觸發(fā)器在驅(qū)動(dòng)方程和時(shí)鐘的驅(qū)動(dòng)下的狀態(tài)轉(zhuǎn)移情況，就是電路的狀態(tài)轉(zhuǎn)移情況，分析時(shí)序電路的邏輯功能，就是要從電路的狀態(tài)轉(zhuǎn)移情況中找出變化的規(guī)律，進(jìn)行歸納和總結(jié)。

(3)列寫狀態(tài)轉(zhuǎn)移表，畫出狀態(tài)轉(zhuǎn)移圖001011010000101110111100/0/1/0/0/0/1/0/0Q3Q2Q1/Z圖6-2-2例6-1電路狀態(tài)轉(zhuǎn)移圖00011001100111偏離狀態(tài)100010150101110401100103001001120011001100010000Z序號表6-2-1例6-1狀態(tài)轉(zhuǎn)移表

(4)畫工作波形圖

(5)功能歸納每經(jīng)過６個(gè)脈沖，電路狀態(tài)循環(huán)一次，且輸出一個(gè)高電平。該時(shí)序邏輯電路是6分頻器。Q3ZCP圖6-2-3例6-1工作波形Q2Q100000001001100101010110100001D4Q4C11DQQC1D1存數(shù)指令圖6-2-41位數(shù)存放單元D4圖6-2-54位數(shù)碼存放器1D1Q1C1D11D2Q2C1D21D3Q3C1D3CP１．?dāng)?shù)碼存放器數(shù)碼存放器是能夠存放二進(jìn)制數(shù)碼的電路。由于觸發(fā)器具有記憶功能，因此可以作為數(shù)碼存放器電路。圖6-2-4和圖6-2-5分別為由D觸發(fā)器構(gòu)成的1位和4位數(shù)碼存放器。存放器、移位存放器圖6-2-6左移移位存放器1D4Q4C11D3Q3C11D2Q2C11D1Q1C1vI移存脈沖CP２．移位存放器具有移位〔左移、右移、雙向〕功能的存放器。在移存脈沖的作用下，第i-1級觸發(fā)器的狀態(tài)存入到第i級觸發(fā)器，實(shí)現(xiàn)了數(shù)碼向左逐位移存。1D4C1&&≥11D3C1&&≥11D2C1&&≥11D1Q4Q3Q2Q1C1&&≥11移存脈沖CP右移輸入A控制M左移輸入B圖6-2-7雙向移位存放器M=0：左移；M=1：右移1D4Q4C1圖6-2-8五單位信息串－并行轉(zhuǎn)換邏輯圖1D1Q1C11D2Q2C11D3Q3C11D5Q5C1&&&&&D5D4D3D2D1移存脈沖CP串行輸入并行輸出指令

(1)

實(shí)現(xiàn)數(shù)碼串－并行轉(zhuǎn)換a.串行轉(zhuǎn)換成并行所謂五單位信息，是由５位二進(jìn)制數(shù)碼組成一個(gè)信息的代碼。電路中的移存脈沖與代碼的碼元同步，并行讀出脈沖必須在經(jīng)過５個(gè)移存脈沖后出現(xiàn)，并且與移存脈沖出現(xiàn)的時(shí)間互相錯(cuò)開。假設(shè)串行輸入五單位數(shù)碼為〔10011〕〔左邊先入〕。在移存脈沖作用下，５位移位存放器的狀態(tài)變化情況如下：10011并出100115－10014－－1003－－－102－－－－11－－－－－0Q5Q4Q3Q2Q1序號表6-2-2串－并行轉(zhuǎn)換波狀態(tài)表100111001D5D4D3D2D1圖6-2-9串－并行轉(zhuǎn)換波形舉例并行輸出移存脈沖Q1Q2Q3Q4Q5b.并行轉(zhuǎn)換成串行1D1C11D21D31D4Q1Q2Q3Q4CP圖6-2-10并入串出邏輯圖&DI1&1&&&&&1D5Q5&&RDDI2DI3DI4DI5并行取樣MRC1RC1RC1RC1R串出序號Q1Q2Q3Q4Q5000000清零111001并入201100串出300110400011500001610101并入701010串出8001019000101000001表6-2-3五單位數(shù)碼并行轉(zhuǎn)換成串行的狀態(tài)轉(zhuǎn)移情況清零→取樣〔并入〕→串出→取樣〔并入〕→串出······0001Q1Q2Q3Q4Q5圖6-2-11并－串轉(zhuǎn)換波形舉例12345678910D11D12D13D14D151001111011CP并行取樣RD0101并行取樣脈沖與移存脈沖之間必須滿足關(guān)系：其中fCP為移存脈沖頻率，fSA為并行取樣脈沖頻率，n為觸發(fā)器個(gè)數(shù)。并行取樣脈沖的寬度應(yīng)大于移存脈沖的寬度。(2)移位存放器用于脈沖節(jié)拍延遲當(dāng)移位存放器串行輸入、串行輸出時(shí)，輸出信號比輸入信號延遲了n個(gè)移存脈沖周期，起到了節(jié)拍延遲的作用。延遲時(shí)間為(4)移位存放器實(shí)現(xiàn)乘法或除法運(yùn)算。100二進(jìn)制數(shù)４1000二進(jìn)制數(shù)８左移補(bǔ)零，乘以２其中TCP為移存脈沖的周期，n為移存器的位數(shù)。(3)移位存放器還可構(gòu)成計(jì)數(shù)分頻電路、序列信號發(fā)生器等。３．集成移位存放器例6-2分析圖6-2-13所示4位右移移位存放器電路。解根據(jù)D觸發(fā)器的狀態(tài)方程和鼓勵(lì)函數(shù)，可以寫出：此時(shí)的串行數(shù)據(jù)由Q0端輸入，取決于J和K端的取值情況。邏輯圖CRSH/LDCPJKD0D1D2D3Q0Q1Q2Q3Q30××××××××0000110↑××d0d1d2d3d0d1d2d3d311↑01××××11↑00××××011↑10××××11↑11××××1110××××××表6-2-4圖6-2-13所示電路功能表同步置數(shù)JKD0D1D2D3SH/LDCPCRQ3Q3Q2Q1Q02,3D2,3D1,3K1,3JC3/1→M2[LOAD]M1[SHIFT]RSRG4圖6-2-14

CT54S195/74S195邏輯符號JD0D1D2D3CPSH/LDCRKQ3Q3Q2Q1Q0→ⅠSRG4圖6-2-15

7位串行－并行轉(zhuǎn)換器Q3Q2Q1Q0JD0D1D2D3CPSH/LDCRKQ3Q3Q2Q1Q0→ⅡSRG4Q6Q5Q4串行輸入DI01●CPCR并行輸出

(1)

串行－并行轉(zhuǎn)換Q7標(biāo)志碼CP↑D00111111→······D6D5D4D3D2D1D00→Q0～Q7：清零00000000

→取樣操作：6CP↑移存并出CP↑D00111111→···取樣演示JD0D1D2D3CPSH/LDCRKQ3Q3Q2Q1Q0→ⅠSRG4圖6-2-16

7位并行－串行轉(zhuǎn)換器JD0D1D2D3CPSH/LDCRKQ3Q3Q2Q1Q0→ⅡSRG40●CPCR串行輸出&1&G1G2啟動(dòng)DI0DI1DI2DI3DI4DI5DI6

(2)并行－串行轉(zhuǎn)換A12345678910CP啟動(dòng)DI6串行輸出DI5DI4DI3DI2DI1DI0ADI6DI5DI4啟動(dòng)、取樣移存、串出取樣移存、串出演示CRM1M0CPDSLDSRD0D1D2D3Q0Q1Q2Q3功能0×××××××××0000清零1××0××××××不工作111↑××d0d1d2d3d0d1d2d3取樣101↑×1××××1右移101↑×0××××0右移110↑1×××××1左移110↑0×××××0左移100×××××××保持表6-2-5

CT54194/CT74194功能表集成4位雙向移位存放器CT54194/CT74194DSL為左移串行數(shù)據(jù)輸入端；DSR為右移串行數(shù)據(jù)輸入端；

M1、M0為工作方式控制端。概念：對時(shí)鐘脈沖的個(gè)數(shù)進(jìn)行計(jì)數(shù)。原理：觸發(fā)器具有記憶功能，存儲１位二進(jìn)制數(shù)。應(yīng)用：定時(shí)、分頻和執(zhí)行數(shù)字運(yùn)算等。分類：根據(jù)計(jì)數(shù)脈沖引入的方式分為：同步和異步計(jì)數(shù)器；根據(jù)計(jì)數(shù)過程中數(shù)字的增減趨勢分為：加法、減法和可逆計(jì)數(shù)器；根據(jù)計(jì)數(shù)器計(jì)數(shù)模值〔數(shù)制〕不同分為：二進(jìn)制和非二進(jìn)制計(jì)數(shù)器。同步計(jì)數(shù)器是將計(jì)數(shù)脈沖同時(shí)引入到各級觸發(fā)器，當(dāng)輸入計(jì)數(shù)脈沖觸發(fā)時(shí)，各級觸發(fā)器的狀態(tài)同時(shí)發(fā)生轉(zhuǎn)移。同步計(jì)數(shù)器1Q1C11J1K2Q2C1R&1J1K3Q3C1&R&1J1K4Q4C1&R1J1KR&ZCPRD●●●圖6-2-17同步二進(jìn)制加法計(jì)數(shù)器１．同步二進(jìn)制計(jì)數(shù)器根據(jù)各觸發(fā)器的輸入鼓勵(lì)和特征方程，寫出狀態(tài)轉(zhuǎn)移方程和輸出方程：序號原狀態(tài)[S(t)]次態(tài)[N(t)]輸出ZQ4Q3Q2Q1Q4Q3Q2Q10000000010100010010020010001103001101000401000101050101011006011001110701111000081000100109100110100101010101101110111100012110011010131101111001411101111015111100001表6-2-6

4位二進(jìn)制加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)移表由狀態(tài)轉(zhuǎn)移表可以看出：每輸入16個(gè)計(jì)數(shù)脈沖，計(jì)數(shù)器狀態(tài)循環(huán)一次，輸出端輸出一個(gè)脈沖〔模16計(jì)數(shù)器〕；計(jì)數(shù)器完成的是加法〔遞增〕計(jì)數(shù)功能，Z為計(jì)數(shù)器的進(jìn)位輸出信號。由狀態(tài)轉(zhuǎn)移表還可看出：最低位觸發(fā)器每輸入一個(gè)脈沖翻轉(zhuǎn)一次；其它各觸發(fā)器都是在所有低位觸發(fā)器狀態(tài)全為1時(shí)，在下一個(gè)時(shí)鐘脈沖的觸發(fā)沿到來時(shí)狀態(tài)改變一次。CPM1J1K1Q1Q1C1&&&1J1K2Q2Q2C1&&&1J1K3Q3Q3C11圖6-2-18

3位同步二進(jìn)制加/減計(jì)數(shù)器假設(shè)M=1，進(jìn)行加法計(jì)數(shù)；假設(shè)M=0，進(jìn)行減法計(jì)數(shù)。

區(qū)別：加法計(jì)數(shù)時(shí)，高位觸發(fā)器輸入信號由所有低位觸發(fā)器Q端引出；減法計(jì)數(shù)時(shí)，高位觸發(fā)器輸入信號由所有低位觸發(fā)器Q端引出。1Q1C11J1K2Q2C1R&1J1K3Q3C1&R&1J1K4Q4C1R1J1KR&ZCPRD●●圖6-2-19同步二－十進(jìn)制加法計(jì)數(shù)器&Q4２．同步二－十進(jìn)制計(jì)數(shù)器輸出方程：驅(qū)動(dòng)方程狀態(tài)轉(zhuǎn)移方程序號原狀態(tài)[S(t)]次態(tài)[N(t)]輸出ZS(t)代表的十進(jìn)制數(shù)碼Q4Q3Q2Q1Q4Q3Q2Q100000000100100010010012001000110230011010003401000101045010101100560110011106701111000078100010010891001000019偏離態(tài)101010110101101001110011010110101001111011110111100001表6-2-7同步二－十進(jìn)制加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)移表無效狀態(tài)，正常工作時(shí)不會(huì)出現(xiàn)。01111000100100100001000001010110/0/0/0/0/0/0/0/1Q4Q3Q2Q1/Z圖6-2-20同步二－十進(jìn)制加法計(jì)數(shù)器狀態(tài)轉(zhuǎn)移圖0011/00100/0101111011010110011101111/0/1/0/1/1/0有效狀態(tài)偏離狀態(tài)假設(shè)計(jì)數(shù)器受到某種干擾，錯(cuò)誤地進(jìn)入到偏離狀態(tài)后，計(jì)數(shù)器在時(shí)鐘脈沖的驅(qū)動(dòng)下能夠自動(dòng)回到有效狀態(tài)的特性，稱為具有自啟動(dòng)特性。根據(jù)狀態(tài)轉(zhuǎn)移表作狀態(tài)轉(zhuǎn)移圖。CPQ1Q2Q3Q4Z圖6-2-21同步二－十進(jìn)制加法計(jì)數(shù)器工作波形CTRDIVm……圖6-2-22循環(huán)長度〔?！碁閙的計(jì)數(shù)器通用符號10由圖可知：輸出信號Z是十進(jìn)制計(jì)數(shù)器的進(jìn)位信號，而輸出信號的周期為計(jì)數(shù)脈沖CP周期的10倍，因此輸出信號也可以視為計(jì)數(shù)脈沖CP的十分頻信號。模10〔十進(jìn)制〕計(jì)數(shù)器也可看作是十分頻器。根據(jù)狀態(tài)轉(zhuǎn)移表〔圖〕或狀態(tài)轉(zhuǎn)移方程作工作波形圖。輸入輸出CRLDCTTCTPCPD0D1D2D3Q0Q1Q2Q30××××××××000010××↑d0d1d2d3d0d1d2d31111↑××××計(jì)數(shù)1101×××××觸發(fā)器保持，CO=01110×××××保持表6-2-9

CT54161/CT74161(CT54160/CT74160)功能表３．集成同步計(jì)數(shù)器(1)CT54161/CT74161(CT54160/CT74160)由表可見，該計(jì)數(shù)器具有：異步清零、同步置數(shù)、同步計(jì)數(shù)、保持功能。邏輯圖CTRDIV16CT=0M1M2G3G4C5/2,3,4+┐3CT=15D0Q0LDCPCRCTTCTPCO1,5D[1][2][4][8]圖6-2-24

CT54/74161邏輯符號CT54161/CT74161(CT54160/CT74160)具有異步清零的功能，具有同步清零功能的計(jì)數(shù)器有：4位二進(jìn)制同步計(jì)數(shù)器CT54163/CT74163、CT54S163/CT74S163等。Q1Q2Q3D1D2D3輸入輸出CRLDCPUCPDD0D1D2D3Q0Q1Q2Q31×××××××000000××d0d1d2d3d0d1d2d301↑1××××加法計(jì)數(shù)011↑××××減法計(jì)數(shù)0111××××保持表6-2-10同步加/減計(jì)數(shù)器(雙時(shí)鐘)功能表

(2)雙時(shí)鐘加/減計(jì)數(shù)器CT54193/CT74193減法計(jì)數(shù)脈沖加法計(jì)數(shù)脈沖異步置數(shù)控制信號，低電平有效異步清零信號，高電平有效保持××××××11減法計(jì)數(shù)××××↑101加法計(jì)數(shù)××××↑001d3d2d1d0d3d2d1d0×××0Q3Q2Q1Q0D3D2D1D0CPU/DCTLD輸出輸入表6-2-11同步加/減計(jì)數(shù)器功能表

(3)

4位二進(jìn)制同步加/減計(jì)數(shù)器加/減計(jì)數(shù)方式控制信號計(jì)數(shù)控制信號，低電平有效異步置數(shù)控制信號，低電平有效CTRDIV16

CT54/74161Q0Q1Q2Q3LDCTP圖6-2-25

CT54/74161構(gòu)成12位二進(jìn)制加法計(jì)數(shù)器ⅠCOCTTCP1248CTRDIV16

CT54/74161Q4Q5Q6Q7LDCTPⅡCOCTTCP1248CTRDIV16

CT54/74161Q8Q9Q10Q11LDCTPⅢCOCTTCP12481CP

(4)集成計(jì)數(shù)器功能擴(kuò)展對于某一片計(jì)數(shù)器，只有當(dāng)所有的低位片都計(jì)滿〔狀態(tài)循環(huán)一周〕并輸出為1時(shí)，才計(jì)入一個(gè)計(jì)數(shù)脈沖。異步計(jì)數(shù)器中的各級觸發(fā)器的時(shí)鐘脈沖，不一定都是計(jì)數(shù)輸入脈沖，各級觸發(fā)器的狀態(tài)轉(zhuǎn)移不是在同一時(shí)鐘作用下同時(shí)發(fā)生的。所以，在分析異步計(jì)數(shù)器時(shí)，必須注意各級觸發(fā)器的時(shí)鐘信號。圖6-2-26

4位二進(jìn)制異步計(jì)數(shù)器1T1Q1C1CP1T2Q2C11T3Q3C11T4Q4C1RD

例6-3分析圖6-2-26所示的異步計(jì)數(shù)器電路。

異步計(jì)數(shù)器解確定各級觸發(fā)器的輸入鼓勵(lì)和時(shí)鐘信號，寫出狀態(tài)轉(zhuǎn)移方程。各級觸發(fā)器的時(shí)鐘信號。

根據(jù)狀態(tài)轉(zhuǎn)移方程列狀態(tài)轉(zhuǎn)移表。序號原狀態(tài)[S(t)]次態(tài)[N(t)]Q4Q3Q2Q1Q4Q3Q2Q1000000001100010010200100011300110100401000101501010110601100111701111000810001001910011010101010101111101111001211001101131101111014111011111511110000表6-2-12

4位二進(jìn)制異步計(jì)數(shù)器狀態(tài)轉(zhuǎn)移表

特點(diǎn)：最低位觸發(fā)器，來一個(gè)脈沖翻轉(zhuǎn)一次；其他觸發(fā)器在所有相鄰低位觸發(fā)器由1變0時(shí)，翻轉(zhuǎn)一次。異步計(jì)數(shù)器的工作特點(diǎn)：１．電路結(jié)構(gòu)簡單；以4位二進(jìn)制異步計(jì)數(shù)器為例，當(dāng)各級觸發(fā)器狀態(tài)處于1111時(shí)，在下一個(gè)計(jì)數(shù)脈沖的作用下，各級觸發(fā)器狀態(tài)依次由1變0。在這個(gè)過程中，計(jì)數(shù)器狀態(tài)由1111變?yōu)?000所需要的時(shí)間為4倍的觸發(fā)器延遲時(shí)間，這就要求在這段時(shí)間內(nèi)不能出現(xiàn)下一個(gè)時(shí)鐘脈沖，否那么將使計(jì)數(shù)器狀態(tài)出現(xiàn)混亂。因此，異步計(jì)數(shù)器對計(jì)數(shù)脈沖的頻率有嚴(yán)格的要求。２．工作速度慢。隨著位數(shù)的增加，計(jì)數(shù)器從受時(shí)鐘觸發(fā)到穩(wěn)定狀態(tài)的建立，時(shí)延也大大增加。1Q1C11J1KRCPRD2Q2C11J1KR3Q3C11J1KR&&&圖6-2-27例6-4邏輯電路

例6-4分析圖6-2-27所示的異步計(jì)數(shù)器電路。解根據(jù)電路寫出各級觸發(fā)器的鼓勵(lì)方程及時(shí)鐘信號。根據(jù)鼓勵(lì)方程寫出各級觸發(fā)器的狀態(tài)轉(zhuǎn)移方程：111011000111010101偏離狀態(tài)00000140011103110010201010011000000Q1Q2Q3Q1Q2Q3N(t)S(t)序號表6-2-13例6-4狀態(tài)轉(zhuǎn)移表CPQ1Q2Q3CP3CP2CP1圖6-2-28例6-4工作波形根據(jù)狀態(tài)轉(zhuǎn)移方程作狀態(tài)轉(zhuǎn)移表和工作波形圖：000001010100011101110111圖6-2-29例6-4狀態(tài)轉(zhuǎn)移圖經(jīng)分析可知：該計(jì)數(shù)器電路有５個(gè)有效序列產(chǎn)生循環(huán)，偏離態(tài)能自動(dòng)轉(zhuǎn)移到有效序列中，故該電路是一個(gè)具有自啟動(dòng)特性的模５異步計(jì)數(shù)器。根據(jù)狀態(tài)轉(zhuǎn)移表作狀態(tài)轉(zhuǎn)移圖。異步計(jì)數(shù)器的分析與同步計(jì)數(shù)器分析的方法、步驟是相同的，只是由于異步計(jì)數(shù)器各級觸發(fā)器的時(shí)鐘不同，在作狀態(tài)轉(zhuǎn)移方程和狀態(tài)轉(zhuǎn)移表時(shí)，必須考慮各級觸發(fā)器的觸發(fā)信號，因此，比同步計(jì)數(shù)器的分析略為復(fù)雜。圖6-2-30十進(jìn)制異步計(jì)數(shù)器SQT(11)CP1(13)R0B1JQC1R&RQT&R1JQC1&R1KSFF0FF1FF2FF3&&(12)R0A(10)CP0(1)S9A(3)S9BQ0(9)Q1(5)Q2(4)Q3(8)集成異步計(jì)數(shù)器

(1)十進(jìn)制異步計(jì)數(shù)器CT54LS290/CT74LS290CP0作用于觸發(fā)器FF0，完成二分頻；CP1作用于觸發(fā)器FF1、FF2、FF3構(gòu)成的五分頻計(jì)數(shù)器。輸入輸出R0AR0BS9AS9BCPQ3Q2Q1Q0110××000011×0×00000×11×1001×011×1001×0×0↓計(jì)數(shù)×00×↓0××0↓0×0×↓表6-2-14

CT54LS290功能表置0輸入端，高電平有效置9輸入端，高電平有效4個(gè)信號綜合作用才能完成相應(yīng)的功能。1001000111100110101000101100010010000000Q0Q1Q2Q3表6-2-15

8421BCD計(jì)數(shù)如果計(jì)數(shù)脈沖由CP0輸入，Q0接CP1端，則按8421BCD碼進(jìn)行十進(jìn)制計(jì)數(shù)。0011110101011001000100101100010010000000Q0Q1Q2Q3表6-2-16

5421BCD計(jì)數(shù)如果計(jì)數(shù)脈沖由CP1輸入，Q3接CP0端，則按5421BCD碼進(jìn)行十進(jìn)制計(jì)數(shù)。輸入輸出CRCT/LDCPD0D1D2D3Q0Q1Q2Q30××××××000010×d0d1d2d3d0d1d2d311↓××××加法計(jì)數(shù)表6-2-17

CT54196功能表(2)CT54196/CT74196異步清零輸入端，低電平有效計(jì)數(shù)控制端/異步置數(shù)控制端時(shí)序邏輯電路分析的根本思路邏輯功能輸出方程各觸發(fā)器狀態(tài)方程狀態(tài)轉(zhuǎn)移圖狀態(tài)轉(zhuǎn)移表工作波形圖電路狀態(tài)及電路輸出各觸發(fā)器激勵(lì)方程時(shí)鐘信號異步邏輯電路1DRC1&≥1&&1DRC11DRC1Q3(12)Q3(11)1DRC1&≥1&&≥1&&≥1&1111(2)J(3)K(4)D0(5)D1(6)D2(7)D3(9)SH/LD(10)CP(1)CRQ2(13)Q1(14)Q0(15)圖6-2-134位移位存放器邏輯圖返回&1J1KQ0(14)C1&R≥1&&&1J1KC1&R≥1&&&&1J1KC1&R≥1&&&&1J1KC1&R≥1&&&&&111Q1(13)Q2(12)Q3(11)CO(15)(9)LD(3)D0(4)D1(2)CP(5)D2(6)D3(1)CR(7)CTP(10)CTT圖6-2-234位二進(jìn)制同步計(jì)數(shù)器〔CT54161/CT74161〕返回6.3時(shí)序邏輯電路的設(shè)計(jì)同步時(shí)序邏輯電路設(shè)計(jì)的一般步驟采用小規(guī)模集成器件設(shè)計(jì)同步計(jì)數(shù)器采用小規(guī)模集成器件設(shè)計(jì)異步計(jì)數(shù)器采用中規(guī)模集成器件實(shí)現(xiàn)任意模值計(jì)數(shù)〔分頻〕器

采用中規(guī)模集成器件實(shí)現(xiàn)任意模值計(jì)數(shù)(分頻)器應(yīng)用N進(jìn)制中規(guī)模集成器件實(shí)現(xiàn)任意模值M(M<N)計(jì)數(shù)分頻器時(shí)，主要是從N進(jìn)制計(jì)數(shù)器的狀態(tài)轉(zhuǎn)移表中跳躍(N－M)個(gè)狀態(tài)，從而得到M個(gè)狀態(tài)轉(zhuǎn)移的M計(jì)數(shù)分頻器。１．利用去除端復(fù)位法當(dāng)中規(guī)模N進(jìn)制計(jì)數(shù)器從S0狀態(tài)開始計(jì)數(shù)時(shí)，計(jì)數(shù)脈沖輸入M個(gè)脈沖后，N進(jìn)制計(jì)數(shù)器處于SM狀態(tài)。如果利用SM狀態(tài)產(chǎn)生一個(gè)去除信號，加到去除端，使計(jì)數(shù)器返回到S0狀態(tài)，這樣就跳躍了(N－M)個(gè)狀態(tài)，從而實(shí)現(xiàn)模值為M的計(jì)數(shù)分頻。

例6-9

利用４位二進(jìn)制同步計(jì)數(shù)器實(shí)現(xiàn)模10計(jì)數(shù)分頻。解模10計(jì)數(shù)分頻要求在輸入10個(gè)脈沖后返回到0000，且輸出一個(gè)脈沖。４位二進(jìn)制同步計(jì)數(shù)器共有16個(gè)狀態(tài)，因此需要在計(jì)數(shù)器的根底上增加判別和清零信號產(chǎn)生電路。當(dāng)電路狀態(tài)為1010時(shí)，產(chǎn)生清零信號，使得計(jì)數(shù)器清零，回到0000狀態(tài)。CTRDIV16

CT54/74161LDCTPCTT+CPQ3Q2Q1Q01CPCRD3D2D1D0&&&G1vO1G2G3QQZ圖6-3-20例6-9邏輯圖判別電路清零信號產(chǎn)生電路當(dāng)?shù)?0個(gè)脈沖上升沿輸入后，計(jì)數(shù)器狀態(tài)為1010，vO1=0，使得觸發(fā)器Q端為0，從而將計(jì)數(shù)器清零。當(dāng)計(jì)數(shù)脈沖下降沿到達(dá)后，Q端變?yōu)?，清零信號被撤除，且Z端輸出一個(gè)脈沖。CPQ0Q1Q2Q3vO1圖6-3-21例6-9時(shí)序圖10987654321CR(Q)電路的工作時(shí)序：觸發(fā)器置0計(jì)數(shù)器清0清0信號被撤除，Z端輸出一個(gè)進(jìn)位脈沖觸發(fā)器保持

思考：為什么不用vO1直接加到計(jì)數(shù)器清零端，而要采用觸發(fā)器作為清零信號產(chǎn)生電路？

思考題解答：

將vO1直接加到計(jì)數(shù)器清零端是可以實(shí)現(xiàn)清零的。但是如果集成器件各觸發(fā)器在翻轉(zhuǎn)過程中，由于速度不等，就可能不能使全部觸發(fā)器置0。采用觸發(fā)器后，Q端輸出的清零信號寬度和計(jì)數(shù)脈沖CP=1的持續(xù)時(shí)間相同，可確保計(jì)數(shù)器可靠清零。去除端復(fù)位法歸納：這種方法比較簡單，復(fù)位信號的產(chǎn)生電路是一種固定的結(jié)構(gòu)形式。只需將計(jì)數(shù)模值M的二進(jìn)制代碼中1的輸出連接至判別電路的輸入端，即可實(shí)現(xiàn)模值為M的計(jì)數(shù)分頻。這種方法對于分頻比要求較大的情況下，應(yīng)用更加方便。思考：假設(shè)計(jì)數(shù)器為同步清零，該如何處理？演示CTRDIV10

CT54/74160LDCTP圖6-3-22采用3片CT54/74160同步二-十進(jìn)制計(jì)數(shù)器構(gòu)成853計(jì)數(shù)分頻電路ⅠCOCTT+CP8421CTRDIV10

CT54/74160LDCTPⅡCOCTT8421CTRDIV10

CT54/74160LDCTPⅢCOCTT84211CP+CP+CPCRCRCR&&&G3G2G1Q●÷853個(gè)位十位百位３５８２．利用置入控制端的置位法利用中規(guī)模集成器件的置入控制端，以置入某一固定二進(jìn)制數(shù)值的方法，從而使N進(jìn)制計(jì)數(shù)跳躍(N－M)個(gè)狀態(tài)，實(shí)現(xiàn)模值為M的計(jì)數(shù)分頻。

例6-10應(yīng)用４位二進(jìn)制同步計(jì)數(shù)器CT54161，實(shí)現(xiàn)模10計(jì)數(shù)分頻。解CT54161共有16個(gè)狀態(tài)，因此要跳躍(16-10)=6個(gè)狀態(tài)。假設(shè)以計(jì)數(shù)器滿值輸出CO作為置入控制信號，由于該計(jì)數(shù)器為同步置數(shù)，所以數(shù)據(jù)輸入端D3～D0應(yīng)接數(shù)據(jù)為0110(6)。CTRDIV16

CT54/74161LDCTPCTT+CPQ3Q2Q1Q01CPCRD3D2D1D01圖6-3-23例6-10電路結(jié)構(gòu)84210110CO●11119011181011700116110150101410013000121110101100Q0Q1Q2Q3序號表6-3-12圖6-3-23所示電路狀態(tài)轉(zhuǎn)移表狀態(tài)轉(zhuǎn)移情況：歸納：①該置位預(yù)置方法中的電路結(jié)構(gòu)是一種固定結(jié)構(gòu)。②如果需要改變模值M，只要改變置數(shù)輸入端D3～D0的輸入數(shù)據(jù)為(2n-M)的二進(jìn)制代碼。③該種方法的計(jì)數(shù)順序不是從0000開始的，所跳躍的狀態(tài)是從0000開始跳躍的。置數(shù)演示11111101111010119001181101701016100150001411103011021置數(shù)010100000Q0Q1Q2Q3序號表6-3-13圖6-3-24所示電路狀態(tài)轉(zhuǎn)移表CTRDIV16

CT54/74161LDCTPCTT+CPQ3Q2Q1Q01CPCRD3D2D1D0≥1圖6-3-24例6-11電路結(jié)構(gòu)之一84210101CO●

例6-11應(yīng)用４位二進(jìn)制同步計(jì)數(shù)器CT54161，實(shí)現(xiàn)模12計(jì)數(shù)分頻，要求計(jì)數(shù)器從0000開始計(jì)數(shù)。解1根據(jù)要求，置入控制信號應(yīng)由全0判別電路產(chǎn)生。結(jié)論：置入端輸入的數(shù)據(jù)應(yīng)為(2n-M+1)的二進(jìn)制代碼。11111101111010119001181置數(shù)101700016111050110410103001021置數(shù)100100000Q0Q1Q2Q3序號表6-3-14圖6-3-25所示電路狀態(tài)轉(zhuǎn)移表CTRDIV16

CT54/74161LDCTPCTT+CPQ3Q2Q1Q01CPCRD3D2D1D0≥1圖6-3-25例6-11電路結(jié)構(gòu)之二8421011CO●÷12解2

采用圖6-3-25所示電路結(jié)構(gòu)，在Q3～Q0輸出端可得到方波信號。D2D1D0的并行輸入數(shù)據(jù)為的二進(jìn)制代碼。CTRDIV16

CT54/74161LDCTPCTT+CP1CPCRD3D2D1D0圖6-3-26利用CT54161/74161實(shí)現(xiàn)模6的計(jì)數(shù)分頻8421110CO●÷6(a)模６計(jì)數(shù)Q3Q2Q1Q000000110置數(shù)011110001110置數(shù)1111表6-3-15圖6-3-26所示電路狀態(tài)轉(zhuǎn)移表其他置位方案：〔一〕圖6-3-26利用CT54161/74161實(shí)現(xiàn)模10的計(jì)數(shù)分頻CTRDIV16

CT54/74161LDCTPCTT+CP1CPCRD3D2D1D08421100CO●÷10模10計(jì)數(shù)Q3Q2Q1Q000000100置數(shù)01010110011110001100置數(shù)110111101111表6-3-15圖6-3-26所示電路狀態(tài)轉(zhuǎn)移表其他置位方案：〔二〕圖6-3-26利用CT54161/74161實(shí)現(xiàn)模12的計(jì)數(shù)分頻CTRDIV16

CT54/74161LDCTPCTT+CP1CPCRD3D2D1D0842110CO●÷12表6-3-15圖6-3-26所示電路狀態(tài)轉(zhuǎn)移表模12計(jì)數(shù)Q3Q2Q1Q000000010置數(shù)001101000110置數(shù)011110001010置數(shù)101111001110置數(shù)1111其他置位方案：〔三〕JD0D1D2D3C→SH/LDCRKQ3Q3Q2Q1Q0SRG4

CT54/74195圖6-3-27移位寄存器構(gòu)成環(huán)形計(jì)數(shù)器1CP1011啟動(dòng)３．用集成移位存放器實(shí)現(xiàn)任意模值M的計(jì)數(shù)分頻移位存放器的狀態(tài)轉(zhuǎn)移是按移存規(guī)律進(jìn)行的，因此構(gòu)成任意模值計(jì)數(shù)分頻器的狀態(tài)轉(zhuǎn)移必然符合移存規(guī)律，一般稱為移存型計(jì)數(shù)器。常用移存型計(jì)數(shù)器有環(huán)形計(jì)數(shù)器和扭環(huán)計(jì)數(shù)器。0111101111011110Q3Q2Q1Q0表6-3-16環(huán)形計(jì)數(shù)(1)環(huán)形計(jì)數(shù)器的構(gòu)成：11110111001100010000100011001110Q3Q2Q1Q0表6-3-17扭環(huán)計(jì)數(shù)JD0D1D2D3C→SH/LDCRKQ3Q3Q2Q1Q0SRG4

CT54/74195移位存放器構(gòu)成扭環(huán)計(jì)數(shù)器1CP1011啟動(dòng)(2)扭環(huán)計(jì)數(shù)器的構(gòu)成：JD0D1D2D3C→SH/LDCRKQ3Q3Q2Q1Q0SRG4

CT54/74195圖6-3-28移位存放器構(gòu)成模12計(jì)數(shù)器CP10&●例6-12用4位移位存放器CT54195，實(shí)現(xiàn)模12同步計(jì)數(shù)。解電路構(gòu)成如圖6-3-28000001110111011101110111011101110110011011100110011001100110010001010101010111010101010100010011000100010000Q0Q1Q2Q3Q0Q1Q2Q3N(t)SH/LDS(t)表6-3-18例6-12狀態(tài)轉(zhuǎn)移表計(jì)數(shù)模值D3D2D1D0151110141100131000120000110001100010901018101070100610015001140110311012101110111表6-3-19不同模值輸入數(shù)據(jù)如果構(gòu)成其余不同模值時(shí)，只需改變并行輸入數(shù)據(jù)即可，其他結(jié)構(gòu)不變。JD0D1D2D3C→SH/LDCRKQ3Q3Q2Q1Q0SRG4

CT54/74195圖6-3-29程序計(jì)數(shù)分頻器CP0JD0D1D2D3C→SH/LDCRKQ3Q3Q2Q1Q0SRG4

CT54/74195BIN/OCT76543210210CBACR輸出ⅢⅡⅠ輸出CP12345678應(yīng)用移位存放器和譯碼器可以構(gòu)成程序計(jì)數(shù)分頻器，其分頻比由譯碼器輸入信號決定。表6-3-9例6-8狀態(tài)轉(zhuǎn)移表序號Z(t)N(t)S(t)1000010019010010001800001111070111001106000000000000543210001110101010010001110011001000101000100000返回6.4序列信號發(fā)生器

設(shè)計(jì)給定序列信號的產(chǎn)生電路根據(jù)序列循環(huán)長度M的要求設(shè)計(jì)發(fā)生器電路

設(shè)計(jì)給定序列信號的產(chǎn)生電路序列信號：在每個(gè)循環(huán)周期中，1和0數(shù)碼按一定的規(guī)那么順序排列的一種串行周期性信號。１．移存型序列信號發(fā)生器

序列信號發(fā)生器：產(chǎn)生序列信號的電路。根本思路：采用移位存放器作為主要存儲部件。將給定長度為M的序列信號，按移存規(guī)律組成M個(gè)狀態(tài)組合，完成狀態(tài)轉(zhuǎn)移，然后求出移位存放器的串行輸入鼓勵(lì)函數(shù)，即構(gòu)成該序列信號的產(chǎn)生電路。

主要應(yīng)用：作為數(shù)字系統(tǒng)的同步信號，或作為地址碼等。1100011000···序列信號：

例6-13設(shè)計(jì)產(chǎn)生序列信號11000、11000···的發(fā)生器電路。解依題意，序列的循環(huán)長度為M=5，因此確定移位存放器的位數(shù)為n=3，依次取3位序列碼元，構(gòu)成5個(gè)狀態(tài)的循環(huán)。11041003000200110110Q1Q2Q3序號表6-4-1例6-13狀態(tài)轉(zhuǎn)移表由于狀態(tài)轉(zhuǎn)移符合移存規(guī)律，因此只需設(shè)計(jì)第１級的鼓勵(lì)信號。通常采用D觸發(fā)器構(gòu)成移位存放器，由卡諾圖得：100100001111001圖6-4-1例6-13卡諾圖110011100001000010101111有效狀態(tài)圖6-4-2例6-13狀態(tài)轉(zhuǎn)移圖檢查自啟動(dòng)特性。根據(jù)鼓勵(lì)方程和移存規(guī)律，求得偏離態(tài)的狀態(tài)轉(zhuǎn)移，得到狀態(tài)轉(zhuǎn)移圖。由狀態(tài)轉(zhuǎn)移圖可見，該發(fā)生器電路具有自啟動(dòng)特性。1D1Q1C1R1D2Q2Q2C1S1D3Q3C1S&CP預(yù)置圖6-4-3例6-13邏輯圖

作發(fā)生器電路邏輯圖。必須指出，根據(jù)給定的序列信號列狀態(tài)轉(zhuǎn)移表時(shí)，可能出現(xiàn)同一狀態(tài)的下一狀態(tài)發(fā)生兩種不同的轉(zhuǎn)移情況，在沒有外加控制信號的條件下，是無法實(shí)現(xiàn)的。只有通過增加位數(shù)n直至得到M個(gè)獨(dú)立狀態(tài)構(gòu)成循環(huán)為止。增加的位數(shù)越多，偏離態(tài)也越多，電路越不節(jié)省，工作越不可靠。２．計(jì)數(shù)型序列信號發(fā)生器根本思路：在同步計(jì)數(shù)器的根底上增加輸出組合電路。

例6-14設(shè)計(jì)產(chǎn)生序列1111000100、1111000100、···的計(jì)數(shù)型序列信號發(fā)生器電路。01001000011111000110010100001011100101001100010000FQ0Q1Q2Q3表6-4-2例6-14輸出真值表由于給定序列長度為M=10，因此選用一個(gè)模10同步計(jì)數(shù)器如CT54160。令其狀態(tài)轉(zhuǎn)移過程中，每一狀態(tài)穩(wěn)定時(shí)，輸出符合給定序列要求的信號，得出真值表。10010000011110000111101110圖6-4-4例6-14輸出卡諾圖經(jīng)卡諾圖化簡得到輸出表達(dá)式。根據(jù)輸出方程得到邏輯電路。CTRDIV16

CT54/74161LDCTPCTT+CP1CPCR8421CO1&1&&F圖6-4-5例6-14計(jì)數(shù)型序列信號發(fā)生器電路

注意：采用中規(guī)模器件設(shè)計(jì)電路時(shí)，必須給器件的所有控制端提供必要的信號，使之能夠正常工作，如圖中的CTP等。對于計(jì)數(shù)型序列信號發(fā)生器電路，在同一計(jì)數(shù)器根底上，加上不同的輸出電路，可以得到循環(huán)長度相同的多組序列信號輸出，但是由于輸出是組合電路，因此在輸出的序列中有可能產(chǎn)生“冒險(xiǎn)〞的毛刺。異或網(wǎng)絡(luò)1D1Q1C11D2Q2C11Dn－1Qn-1C11DnQnC1c1c2cn-1cnCPf圖6-4-6最長線性序列信號發(fā)生器一般結(jié)構(gòu)

根據(jù)序列循環(huán)長度M的要求設(shè)計(jì)發(fā)生器電路１．最長線性序列信號〔M=2n-1長度的序列〕發(fā)生器根本思路：在n位移位存放器的根底上，加上異或反響電路構(gòu)成。1D1Q1C1S1D2Q2C1S1D3C1=1CP圖6-4-7

M=15的序列信號發(fā)生器SS1D4C1SQ3Q4SD當(dāng)ci=1時(shí)，表示第i級觸發(fā)器輸出參與反響，否那么不參與反響。例如，c4=1，c3=1，其余為0，那么當(dāng)初始狀態(tài)為1111時(shí)，在時(shí)鐘CP作用下，Q4端輸出序列為，循環(huán)長度為24-1=15。nfnfnfnf111414,13,11,92727,26,25,224040,37,36,3522,11515,142828,254141,3833,21616,14,13,112929,274242,41,40,39,38,3744,31717,143030,29,26,244343,40,39,3755,31818,17,16,133131,284444,42,39,3866,51919,18,17,143232,3