數(shù)字系統(tǒng)設(shè)計(jì)

第一次作業(yè)1.1EDA的英文全稱是什么？EDA的中文含義是什么？答：ED自動(dòng)化A即ElectronicDesignAutomation的縮寫(xiě)，直譯為：電子設(shè)計(jì)。1.2什么叫EDA技術(shù)？利用EDA技術(shù)進(jìn)行電子系統(tǒng)的設(shè)計(jì)有什么特點(diǎn)？答：EDA技術(shù)有狹義和廣義之分，狹義EDA技術(shù)就是以大規(guī)?？删幊踢壿嬈骷樵O(shè)計(jì)載體，以硬件描述語(yǔ)言為系統(tǒng)邏輯描述的主要表達(dá)方式，以計(jì)算機(jī)、大規(guī)?？删幊踢壿嬈骷拈_(kāi)發(fā)軟件及實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)為設(shè)計(jì)工具，通過(guò)有關(guān)的開(kāi)發(fā)軟件，自動(dòng)完成用軟件的方式設(shè)計(jì)的電子系統(tǒng)到硬件系統(tǒng)的邏輯編譯、邏輯化簡(jiǎn)、邏輯分割、邏輯綜合及優(yōu)化、邏輯布局布線、邏輯仿真，直至完成對(duì)于特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等工作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒囊婚T(mén)新技術(shù)，或稱為IES/ASIC自動(dòng)設(shè)計(jì)技術(shù)。①用軟件的方式設(shè)計(jì)硬件；②用軟件方式設(shè)計(jì)的系統(tǒng)到硬件系統(tǒng)的轉(zhuǎn)換是由有關(guān)的開(kāi)發(fā)軟件自動(dòng)完成的；③設(shè)計(jì)過(guò)程中可用有關(guān)軟件進(jìn)行各種仿真；④系統(tǒng)可現(xiàn)場(chǎng)編程，在線升級(jí)；⑤整個(gè)系統(tǒng)可集成在一個(gè)芯片上，體積小、功耗低、可靠性高。1.3從使用的角度來(lái)講，EDA技術(shù)主要包括幾個(gè)方面的內(nèi)容？這幾個(gè)方面在整個(gè)電子系統(tǒng)的設(shè)計(jì)中分別起什么作用？答：EDA技術(shù)的學(xué)習(xí)主要應(yīng)掌握四個(gè)方面的內(nèi)容：①大規(guī)模可編程邏輯器件；②硬件描述語(yǔ)言；③軟件開(kāi)發(fā)工具；④實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)。其中，硬件描述語(yǔ)言是重點(diǎn)。對(duì)于大規(guī)?？删幊踢壿嬈骷饕橇私馄浞诸?、基本結(jié)構(gòu)、工作原理、各廠家產(chǎn)品的系列、性能指標(biāo)以及如何選用，而對(duì)于各個(gè)產(chǎn)品的具體結(jié)構(gòu)不必研究過(guò)細(xì)。對(duì)于硬件描述語(yǔ)言，除了掌握基本語(yǔ)法規(guī)定外，更重要的是要理解VHDL的三個(gè)“精髓”：軟件的強(qiáng)數(shù)據(jù)類型與硬件電路的惟一性、硬件行為的并行性決定了VHDL語(yǔ)言的并行性、軟件仿真的順序性與實(shí)際硬件行為的并行性；要掌握系統(tǒng)的分析與建模方法，能夠?qū)⒏鞣N基本語(yǔ)法規(guī)定熟練地運(yùn)用于自己的設(shè)計(jì)中。對(duì)于軟件開(kāi)發(fā)工具，應(yīng)熟練掌握從源程序的編輯、邏輯綜合、邏輯適配以及各種仿真、硬件驗(yàn)證各步驟的使用。對(duì)于實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)，主要能夠根據(jù)自己所擁有的設(shè)備，熟練地進(jìn)行硬件驗(yàn)證或變通地進(jìn)行硬件驗(yàn)證。1.4什么叫可編程邏輯器件(簡(jiǎn)稱PLD)？FPGA和CPLD的中文含義分別是什么？國(guó)際上生產(chǎn)FPGA/CPLD的主流公司，并且在國(guó)內(nèi)占有較大市場(chǎng)份額的主要有哪幾家？其產(chǎn)品系列有哪些？其可用邏輯門(mén)/等效門(mén)數(shù)大約在什么范圍？答：可編程邏輯器件(簡(jiǎn)稱PLD)是一種由用戶編程以實(shí)現(xiàn)某種邏輯功能的新型邏輯器件。FPGA和CPLD分別是現(xiàn)場(chǎng)可編程門(mén)陣列和復(fù)雜可編程邏輯器件的簡(jiǎn)稱。國(guó)際上生產(chǎn)FPGA/CPLD的主流公司，并且在國(guó)內(nèi)占有市場(chǎng)份額較大的主要是Xilinx，Altera，Lattice三家公司。Xilinx公司的FPGA器件有XC2000，XC3000，XC4000，XC4000E，XC4000XLA，XC5200系列等，可用門(mén)數(shù)為1200～18000；Altera公司的CPLD器件有FLEX6000，F(xiàn)LEX8000，F(xiàn)LEX10K，F(xiàn)LEX10KE系列等，提供門(mén)數(shù)為5000～25000；Lattice公司的ISP-PLD器件有ispLSI1000，ispLSI2000，ispLSI3000，ispLSI6000系列等，集成度可多達(dá)25000個(gè)PLD等效門(mén)。第二次作業(yè)1.8目前比較流行的、主流廠家的EDA的軟件工具有哪些？這些開(kāi)發(fā)軟件的主要區(qū)別是什么？答：目前比較流行的、主流廠家的EDA的軟件工具有Altera的MAX+plusII、Lattice的ispEXPERT、Xilinx的FoundationSeries。1.10對(duì)于目標(biāo)器件為FPGA/CPLD的VHDL設(shè)計(jì)，其工程設(shè)計(jì)包括幾個(gè)主要步驟？每步的作用是什么？每步的結(jié)果是什么？答：第一:需要進(jìn)行“源程序的編輯和編譯”—用一定的邏輯表達(dá)手段將設(shè)計(jì)表達(dá)出來(lái);第二：要進(jìn)行“邏輯綜合”---將用一定的邏輯表達(dá)手段將表達(dá)出來(lái)的設(shè)計(jì)經(jīng)過(guò)一系列的操作，分解成一系列的邏輯電路及對(duì)應(yīng)的關(guān)系（電路分解）；第三：要進(jìn)行目標(biāo)器件的“布線/適配”---在選用的目標(biāo)器件中建立這些基本邏輯電路的對(duì)應(yīng)關(guān)系（邏輯實(shí)現(xiàn)）第四：目標(biāo)器件的編程下載---將前面的軟件設(shè)計(jì)經(jīng)過(guò)編程變成具體的設(shè)計(jì)系統(tǒng)（物理實(shí)現(xiàn)）；最后要進(jìn)行硬件仿真/硬件測(cè)試---驗(yàn)證所設(shè)計(jì)的系統(tǒng)是否符合要求。同時(shí)，在設(shè)計(jì)過(guò)程中要進(jìn)行有關(guān)仿真”---模擬有關(guān)設(shè)計(jì)結(jié)果與設(shè)計(jì)構(gòu)想是否相符。1.11 名詞解釋：邏輯綜合、邏輯適配、行為仿真、功能仿真、時(shí)序仿真。答：邏輯綜合：邏輯綜合器的功能就是將設(shè)計(jì)者在EDA平臺(tái)上完成的針對(duì)某個(gè)系統(tǒng)項(xiàng)目的HDL、原理圖或狀態(tài)圖形的描述，針對(duì)給定硬件結(jié)構(gòu)組件進(jìn)行編譯、優(yōu)化、轉(zhuǎn)換和綜合，最終獲得門(mén)級(jí)電路甚至更底層的電路描述文件。由此可見(jiàn)，綜合器工作前，必須給定最后實(shí)現(xiàn)的硬件結(jié)構(gòu)參數(shù)，它的功能就是將軟件描述與給定硬件結(jié)構(gòu)用某種網(wǎng)表文件的方式聯(lián)系起來(lái)。顯然，綜合器是軟件描述與硬件實(shí)現(xiàn)的一座橋梁。綜合過(guò)程就是將電路的高級(jí)語(yǔ)言描述轉(zhuǎn)換成低級(jí)的，可與FPGA/CPLD或構(gòu)成ASIC的門(mén)陣列基本結(jié)構(gòu)相映射的網(wǎng)表文件。邏輯適配：適配器的功能是將由綜合器產(chǎn)生的網(wǎng)表文件配置于指定的目標(biāo)器件中，產(chǎn)生最終的下載文件，如JEDEC格式的文件。適配所選定的目標(biāo)器件(FPGA/CPLD芯片)必須屬于原綜合器指定的目標(biāo)器件系列。行為仿真：在綜合以前可以先對(duì)VHDL所描述的內(nèi)容進(jìn)行行為仿真，即將VHDL設(shè)計(jì)源程序直接送到VHDL仿真器中仿真，這就是所謂的VHDL行為仿真。因?yàn)榇藭r(shí)的仿真只是根據(jù)VHDL的語(yǔ)義進(jìn)行的，與具體電路沒(méi)有關(guān)系。功能仿真：僅對(duì)VHDL描述的邏輯功能進(jìn)行測(cè)試模擬，以了解其實(shí)現(xiàn)的功能是否滿足原設(shè)計(jì)的要求，仿真過(guò)程不涉及具體器件的硬件特性，如延時(shí)特性。時(shí)序仿真：時(shí)序仿真是接近真實(shí)器件運(yùn)行的仿真，仿真過(guò)程中已將器件特性考慮進(jìn)去了，因而，仿真精度要高得多。但時(shí)序仿真的仿真文件必須來(lái)自針對(duì)具體器件的布線/適配器所產(chǎn)生的仿真文件。綜合后所得的EDIF/XNF門(mén)級(jí)網(wǎng)表文件通常作為FPGA布線器或CPLD適配器的輸入文件。通過(guò)布線/適配的處理后，布線/適配器將生成一個(gè)VHDL網(wǎng)表文件，這個(gè)網(wǎng)表文件中包含了較為精確的延時(shí)信息，網(wǎng)表文件中描述的電路結(jié)構(gòu)與布線/適配后的結(jié)果是一致的。此時(shí)，將這個(gè)VHDL網(wǎng)表文件送到VHDL仿真器中進(jìn)行仿真，就可以得到精確的時(shí)序仿真結(jié)果了。1.12 談?wù)勀銓?duì)EDA技術(shù)應(yīng)用的展望。1.EDA技術(shù)將廣泛應(yīng)用于高校電類專業(yè)實(shí)踐教學(xué)工作中；2.EDA技術(shù)將廣泛應(yīng)用于科研工作和新產(chǎn)品的開(kāi)發(fā)中；3.EDA技術(shù)將廣泛應(yīng)用于專用集成電路的開(kāi)發(fā)中；4.EDA技術(shù)將廣泛應(yīng)用于傳統(tǒng)機(jī)電設(shè)備的升級(jí)換代和技術(shù)改造中。第三次作業(yè)2.1簡(jiǎn)述PLD的基本類型和分類方法。答：常見(jiàn)的PLD產(chǎn)品有：PROM、EPROM、EEPROM、PLA、FPLA、PAL、GAL、CPLD、EPLD、EEPLD、HDPLD、FPGA、pLSI、ispLSI、ispGDS。分類方法有：1、從結(jié)構(gòu)的復(fù)雜度分類；2、從互連結(jié)構(gòu)樹(shù)上分類；3、從可編程特性上分類；4、從可編程元件上分類；2.2 CPLD和FPGA是如何進(jìn)行標(biāo)識(shí)的？舉例進(jìn)行說(shuō)明。答：FPGA與CPLD的辨別和分類主要是根據(jù)其結(jié)構(gòu)特點(diǎn)和工作原理。通常的分類方法是：將以乘積項(xiàng)結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為CPLD，如Lattice的ispLSI系列、Xilinx的XC9500系列、Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。將以查表法結(jié)構(gòu)方式構(gòu)成邏輯行為的器件稱為FPGA，如Xilinx的SPARTAN系列、Altera的FLEX10K或ACEX1K系列等。第四次作業(yè)2.3Altera公司、Xilinx公司、Lattice公司有哪些器件系列？這些器件各有什么性能指標(biāo)？答：這些公司有CPLD器件系列、FPGA系列、ispLSI和pLSI邏輯器件系列;CPLD器件系列提高了芯片的利用率和工作頻率；FPGA系列具有高密度、高速率、系列化、標(biāo)準(zhǔn)化、小型化、多功能、低功耗、低成本，設(shè)計(jì)靈活方便，可無(wú)限次反復(fù)編程，并可現(xiàn)場(chǎng)模擬調(diào)試等優(yōu)點(diǎn)。ispLSI和pLSI邏輯器件系列即有低密度PLD使用方便、性能可靠等優(yōu)點(diǎn)，又有FPGA器件的高密度和靈活性。2.4CPLD的英文全稱是什么？CPLD的結(jié)構(gòu)主要由哪幾部分組成?每一部分的作用如何？答：ComplexProgrammableLogicDevices;主要由宏單元、可編程連線、I/O控制塊組成；宏單元是基本結(jié)構(gòu)、可編程連線負(fù)責(zé)信號(hào)傳遞，連線所有的宏單元。I/O控制塊負(fù)責(zé)輸入輸出的電氣特性控制。2.7什么叫FPGA的配置模式？FPGA器件有哪幾種配置模式？每種配置模式有什么特點(diǎn)？FPGA的配置流程如何？答：FPGA的配置模式是指FPGA用來(lái)完成設(shè)計(jì)時(shí)的邏輯配置和外部連接方式；FPGA器件有三類配置下載方式：主動(dòng)配置方式（AS）和被動(dòng)配置方式（PS）和最常用的(JTAG)配置方式。AS由FPGA器件引導(dǎo)配置操作過(guò)程，它控制著外部存儲(chǔ)器和初始化過(guò)程，EPCS系列.如EPCS1,EPCS4配置器件專供AS模式，目前只支持

Cyclone系列。使用Altera串行配置器件來(lái)完成。Cyclone期間處于主動(dòng)地位，配置期間處于從屬地位。配置數(shù)據(jù)通過(guò)DATA0引腳送入

FPGA。配置數(shù)據(jù)被同步在DCLK輸入上，1個(gè)時(shí)鐘周期傳送1位數(shù)據(jù)。PS則由外部計(jì)算機(jī)或控制器控制配置過(guò)程。通過(guò)加強(qiáng)型配置器件（EPC16，EPC8，EPC4）等配置器件來(lái)完成，在PS配置期間，配置數(shù)據(jù)從外部?jī)?chǔ)存部件，通過(guò)DATA0引腳送入FPGA。配置數(shù)據(jù)在DCLK上升沿鎖存，1個(gè)時(shí)鐘周期傳送1位數(shù)據(jù)。JTAG接口是一個(gè)業(yè)界標(biāo)準(zhǔn),主要用于芯片測(cè)試等功能,使用IEEE

Std

1149.1聯(lián)合邊界掃描接口引腳，支持JAM

STAPL標(biāo)準(zhǔn)，可以使用Altera下載電纜或主控器來(lái)完成；FPGA的配置流程一般包括芯片的初始化、配置和啟動(dòng)等幾個(gè)過(guò)程；2.8什么叫系統(tǒng)可編程？是不是只有Lattice公司的產(chǎn)品具有系統(tǒng)可編程的特性？答：系統(tǒng)可編程就是當(dāng)系統(tǒng)上電并正常工作時(shí)，計(jì)算機(jī)通過(guò)系統(tǒng)中的CPLD擁有ISP接口并直接對(duì)其進(jìn)行編程，器件在編程后立即進(jìn)入工作狀態(tài)。不是；第五次作業(yè)3.2VHDL程序一般包括幾個(gè)組成部分？每部分的作用是什么？答：（1）三個(gè)基本組成部分：庫(kù)、程序包使用說(shuō)明，實(shí)體描述和實(shí)體對(duì)應(yīng)的結(jié)構(gòu)體描述。（2）庫(kù)、程序包使用說(shuō)明：用于打開(kāi)調(diào)用本設(shè)計(jì)實(shí)體將用到的庫(kù)、程序；實(shí)體描述：用于描述該設(shè)計(jì)實(shí)體與外界的接口信號(hào)說(shuō)明；結(jié)構(gòu)體描述：用于描述該設(shè)計(jì)實(shí)體內(nèi)部的組成及內(nèi)部工作的邏輯關(guān)系，結(jié)構(gòu)體配置語(yǔ)句主要用于層次化的方式對(duì)特定的設(shè)計(jì)實(shí)體進(jìn)行元件的例化，或是為實(shí)體選定某個(gè)特定的結(jié)構(gòu)體。3.4庫(kù)由哪些部分組成？在VHDL語(yǔ)言中常見(jiàn)的有幾種庫(kù)？編程人員怎樣使用現(xiàn)有的庫(kù)？答：設(shè)計(jì)庫(kù)由若干程序包組成，每個(gè)程序包都有一個(gè)包聲明和一個(gè)可選的包體聲明。在設(shè)計(jì)庫(kù)中，包聲明和包體聲明是分別編譯的；常用的庫(kù)有四種IEEE庫(kù)、STD庫(kù)、WORK庫(kù)、VITAL庫(kù)；庫(kù)、程序包的使用格式如下:LIBRARY庫(kù)名；USE庫(kù)名.程序包名.項(xiàng)目名/ALL第六次作業(yè)1什么叫標(biāo)識(shí)符？VHDL的基本標(biāo)識(shí)符是怎樣規(guī)定的？答：標(biāo)識(shí)符是指用來(lái)為常數(shù)、變量、信號(hào)、端口、子程序或者參數(shù)等命名，由英文字母、數(shù)字和下劃線組成。

遵從的規(guī)則：（1）首字符必須是英文字母。（2）不連續(xù)使用下劃線“_”，不以下劃線“_”結(jié)尾的。（3）大小寫(xiě)英文字母等效，可以大小寫(xiě)混合輸入。（4）標(biāo)識(shí)符中不能有空格。（5）VHDL的保留字不能用于作為標(biāo)識(shí)符使用。

第七次作業(yè)3.10VHDL語(yǔ)言中的標(biāo)準(zhǔn)數(shù)據(jù)類型有哪幾類？用戶可以自己定義的數(shù)據(jù)類型有哪幾類？并簡(jiǎn)單介紹各數(shù)據(jù)類型。（1）標(biāo)量型：屬單元素最基本的數(shù)據(jù)類型，通常用于描述一個(gè)單值數(shù)據(jù)對(duì)象，它包括實(shí)數(shù)類型、整數(shù)類型、枚舉類型和時(shí)間類型。復(fù)合類型：可以由細(xì)小的數(shù)據(jù)類型復(fù)合而成，如可有標(biāo)量復(fù)合而成。復(fù)合類型主要有數(shù)組型和記錄型。存取類型：為給定的數(shù)據(jù)類型的數(shù)據(jù)對(duì)象提供存取方式。文件類型：用于提供多值存取類型。用戶可自定義的數(shù)據(jù)類型：枚舉類型、整數(shù)類型、數(shù)組類型、記錄類型、時(shí)間類型、實(shí)數(shù)類型等。3.8

如TYPEWEEKIS(SON,MON,TUE,WED,THU,FRI,SA3.13

VHDL語(yǔ)言有哪幾類操作符？在一個(gè)表達(dá)式中有多種操作符時(shí)應(yīng)按怎樣的準(zhǔn)則進(jìn)行運(yùn)算？下列三個(gè)表達(dá)式是否等效：①

A<=NOT

B

AND

C

OR

D;

②

A<=(NOT

B

AND

C)

OR

D;

③

A<=NOT

B

AND

(C

OR

D).

答：（1）主要有四種操作符邏輯運(yùn)算符，關(guān)系運(yùn)算符，算術(shù)運(yùn)算符，符號(hào)運(yùn)算符此外還有重載運(yùn)算符。（2）按照操作符的優(yōu)先級(jí)高低進(jìn)行運(yùn)算（3）這三個(gè)表達(dá)式不等效。1式表達(dá)錯(cuò)誤，對(duì)同一優(yōu)先級(jí)的不同運(yùn)算符應(yīng)加上括號(hào)。2和3式的運(yùn)算順序不同。

3.22

在CASE

語(yǔ)句中在什么情況下可以不要WHEN

OTHERS語(yǔ)句？在什么情況下一定要WHEN

OTHERS語(yǔ)句？

答：case語(yǔ)句執(zhí)行時(shí)，根據(jù)選擇表達(dá)式的值來(lái)選擇執(zhí)行哪個(gè)順序語(yǔ)句，要求對(duì)于選擇表達(dá)式的每個(gè)可能取值，有且僅有一個(gè)選擇值與之匹配。因此，當(dāng)已列出的選擇值能夠覆蓋選擇表達(dá)式的所有可能取值時(shí)，可以不要when

others語(yǔ)句。否則，要用

when

others表示其它未列出的選擇值。1）if

條件表達(dá)式1

then

順序語(yǔ)句;

elsif

條件表達(dá)式2

then

順序語(yǔ)句;

else

條件表達(dá)式n

then

順序語(yǔ)句;

end

if;

if語(yǔ)句可根據(jù)一個(gè)或多個(gè)布爾條件，有選擇的執(zhí)行指定的順序語(yǔ)句。

使用時(shí)應(yīng)注意：1.關(guān)鍵字then后可包含一個(gè)或多個(gè)順序語(yǔ)句。2.elsif子句可以有多個(gè)或沒(méi)有，每個(gè)elsif子句執(zhí)行時(shí)具有向前與的作用。3.else子句可以沒(méi)有。4.關(guān)鍵字then后的順序語(yǔ)句可以是if語(yǔ)句，即if語(yǔ)句可以嵌套。

（2）case選擇表達(dá)式

is

when

選擇值1

=>

順序語(yǔ)句;

when

選擇值2

=>

順序語(yǔ)句;

......

end

case;

case語(yǔ)句可根據(jù)一個(gè)表達(dá)式的不同取值執(zhí)行不同的順序語(yǔ)句。

使用時(shí)應(yīng)注意：1.表達(dá)式的值可以是整型或枚舉型的，或是這些數(shù)據(jù)類型構(gòu)成的數(shù)組。2.選擇值可以是單個(gè)取值，如4；也可以是一個(gè)取值范圍，如2

to

5；也可以是多個(gè)并列的取值，如2|6；還可以是以上三種取值方式的混合。3.case語(yǔ)句執(zhí)行時(shí)，根據(jù)選擇表達(dá)式的值來(lái)選擇執(zhí)行哪個(gè)順序語(yǔ)句，選擇的結(jié)果和每個(gè)選擇值的順序無(wú)關(guān)，只要求對(duì)于選擇表達(dá)式的每個(gè)可能取值，有且僅有一個(gè)選擇值與之匹配即可。4.常用

when

others表示其它未列出的選擇值。5.“=>

”后面的順序語(yǔ)句可以有多個(gè)。

（3）[標(biāo)號(hào)：]

for

循環(huán)變量

in

范圍

loop

[標(biāo)號(hào)：]

while

條件

loop

順序語(yǔ)句;

順序語(yǔ)句;

end

loop

[標(biāo)號(hào)];

end

loop

[標(biāo)號(hào)];

for循環(huán)用于循環(huán)次數(shù)已知的情況；while

循環(huán)用于循環(huán)次數(shù)未知的情況。

使用時(shí)應(yīng)注意：for循環(huán)中的循環(huán)變量無(wú)需事先定義，可自動(dòng)加/減1。

（4）next;

無(wú)條件中止當(dāng)前循環(huán)，返回循環(huán)起點(diǎn)，開(kāi)始下次循環(huán)。

exit;

無(wú)條件退出當(dāng)前循環(huán)。

next

loop標(biāo)號(hào);

無(wú)條件中止LOOP標(biāo)號(hào)標(biāo)明的循環(huán)，返回LOOP標(biāo)號(hào)處，開(kāi)始下次循環(huán)。

exit

loop標(biāo)號(hào);

無(wú)條件退出LOOP標(biāo)號(hào)標(biāo)明的循環(huán)。

next

loop標(biāo)號(hào)

when

條件;

條件為真時(shí)中止LOOP標(biāo)號(hào)標(biāo)明的循環(huán)，返回LOOP標(biāo)號(hào)處，開(kāi)始下次循環(huán)。

exit

loop標(biāo)號(hào)when

條件;

條件為真時(shí)退出LOOP標(biāo)號(hào)標(biāo)明的循環(huán)。wait

until

結(jié)構(gòu)

wait

on

結(jié)構(gòu)

其中wait

until

結(jié)構(gòu)可以進(jìn)行邏輯組合LIBRARY

IEEE;

USE

IEEE.STD_LOGIC_1164.ALL;

USE

IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY

dtrigger

IS

PORT(clk:

IN

STD_LOGIC;

d

:

IN

STD_LOGIC;

q

:

OUT

STD_LOGIC);

END

dtrigger;

ARCHITECTURE

behave

OF

dtrigger

IS

BEGIN

PROCESS(clk)

BEGIN

IF

clk'EVENT

AND

clk='1'

THEN

q:=d;

END

IF;

8/23é?μ

END

PROCESS;

END

behave;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYLATCHISPORT(D:INSTD_LOGIC;ENA:INSTD_LOGIC;Q:OUTSTD_LOGIC);ENDENTITYLATCH;ARCHITECTUREART1OFLATCHISSIGNALS0:STD_LOGIC;BEGINPROCESS(D,ENA)ISBEGINIFENA='1'THENS0<=D;ENDIF;Q<=S0;ENDPROCESS;ENDARCHITECTUREART1;LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;ENTITYMY74373ISPORT(D:INSTD_LOGIC_VECTOR(8DOWNTO1);OEN:INSTD_LOGIC;G:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(8DOWNTO1));ENDENTITYMY74373;ARCHITECTUREART1OFMY74373ISCOMPONENTLATCHISPORT(D,ENA:INSTD_LOGIC;Q:OUTSTD_LOGIC);ENDCOMPONENTLATCH;SIGNALS1:STD_LOGIC_VECTOR(8DOWNTO1);BEGINGELATCH:FORNOIN1TO8GENERATELATCHX:LATCHPORTMAP(D(NO),G,S1(NO));ENDGENERATEGELATCH;Q<=S1WHENOEN='0'ELSE"ZZZZZZZZ";ENDARCHITECTUREART1;ARCHITECTUREART2OFMY74373ISSIGNALS2:STD_LOGIC_VECTOR(8DOWNTO1);BEGINPROCESS(D,OEN,G)ISBEGINIFOEN='0'THENQ<=S2;ELSEQ<="ZZZZZZZZ";ENDIF;IFG='1'THENS2<=D;ENDIF;ENDPROCESS;ENDARCHITECTUREART2;第十二次作業(yè)LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;FNTITYTRI_BUFSISPORT(DIN:INSTD_LOGIC_VECTOR(7DOWNTO0);EN:INSTD_LOGIC;DOUT:OUTSTD_LOGIC_VECTOR(7DOWNTO0));ENDENTITYTRI_BUFS;ARCHITECTUREARTOFTRI_BUFSISBEGINPROCESS(EN,DIN)ISBEGINIF(EN='1')THENDOUT<=DIN;ELSEDOUT<="ZZZZZZZZ"ENDIF;ENDPROCESS;ENDARCHITECTUREART;基于C8051F單片機(jī)直流電動(dòng)機(jī)反饋控制系統(tǒng)的設(shè)計(jì)與研究基于單片機(jī)的嵌入式Web服務(wù)器的研究MOTOROLA單片機(jī)MC68HC（8）05PV8/A內(nèi)嵌EEPROM的工藝和制程方法及對(duì)良率的影響研究基于模糊控制的電阻釬焊單片機(jī)溫度控制系統(tǒng)的研制基于MCS-51系列單片機(jī)的通用控制模塊的研究基于單片機(jī)實(shí)現(xiàn)的供暖系統(tǒng)最佳啟停自校正（STR）調(diào)節(jié)器單片機(jī)控制的二級(jí)倒立擺系統(tǒng)的研究基于增強(qiáng)型51系列單片機(jī)的TCP/IP協(xié)議棧的實(shí)現(xiàn)基于單片機(jī)的蓄電池自動(dòng)監(jiān)測(cè)系統(tǒng)基于32位嵌入式單片機(jī)系統(tǒng)的圖像采集與處理技術(shù)的研究基于單片機(jī)的作物營(yíng)養(yǎng)診斷專家系統(tǒng)的研究基于單片機(jī)的交流伺服電機(jī)運(yùn)動(dòng)控制系統(tǒng)研究與開(kāi)發(fā)基于單片機(jī)的泵管內(nèi)壁硬度測(cè)試儀的研制基于單片機(jī)的自動(dòng)找平控制系統(tǒng)研究基于C8051F040單片機(jī)的嵌入式系統(tǒng)開(kāi)發(fā)基于單片機(jī)的液壓動(dòng)力系統(tǒng)狀態(tài)監(jiān)測(cè)儀開(kāi)發(fā)模糊Smith智能控制方法的研究及其單片機(jī)實(shí)現(xiàn)一種基于單片機(jī)的軸快流CO〈,2〉激光器的手持控制面板的研制基于雙單片機(jī)沖床數(shù)控系統(tǒng)的研究基于CYGNAL單片機(jī)的在線間歇式濁度儀的研制基于單片機(jī)的噴油泵試驗(yàn)臺(tái)控制器的研制基于單片機(jī)的軟起動(dòng)器的研究和設(shè)計(jì)基于單片機(jī)控制的高速快走絲電火花線切割機(jī)床短循環(huán)走絲方式研究基于單片機(jī)的機(jī)電產(chǎn)品控制系統(tǒng)開(kāi)發(fā)基于PIC單片機(jī)的智能手機(jī)充電器基于單片機(jī)的實(shí)時(shí)內(nèi)核設(shè)計(jì)及其應(yīng)用研究基于單片機(jī)的遠(yuǎn)程抄表系統(tǒng)的設(shè)計(jì)與研究基于單片機(jī)的煙氣二氧化硫濃度檢測(cè)儀的研制基于微型光譜儀的單片機(jī)系統(tǒng)單片機(jī)系統(tǒng)軟件構(gòu)件開(kāi)發(fā)的技術(shù)研究基于單片機(jī)的液體點(diǎn)滴速度自動(dòng)檢測(cè)儀的研制基于單片機(jī)系統(tǒng)的多功能溫度測(cè)量?jī)x的研制基于PIC單片機(jī)的電能采集終端的設(shè)計(jì)和應(yīng)用基于單片機(jī)的光纖光柵解調(diào)儀的研制氣壓式線性摩擦焊機(jī)單片機(jī)控制系統(tǒng)的研制基于單片機(jī)的數(shù)字磁通門(mén)傳感器基于單片機(jī)的旋轉(zhuǎn)變壓器-數(shù)字轉(zhuǎn)換器的研究基于單片機(jī)的光纖Bragg光柵解調(diào)系統(tǒng)的研究單片機(jī)控制的便攜式多功能乳腺治療儀的研制基于C8051F020單片機(jī)的多生理信號(hào)檢測(cè)儀基于單片機(jī)的電機(jī)運(yùn)動(dòng)控制系統(tǒng)設(shè)計(jì)Pico專用單片機(jī)核的可測(cè)性設(shè)計(jì)研究基于MCS-51單片機(jī)的熱量計(jì)基于雙單片機(jī)的智能遙測(cè)微型氣象站MCS-51單片機(jī)構(gòu)建機(jī)器人的實(shí)踐研究基于單片機(jī)的輪軌力檢測(cè)基于單片機(jī)的GPS定位儀的研究與實(shí)現(xiàn)基于單片機(jī)的電液伺服控制系統(tǒng)用于單片機(jī)系統(tǒng)的MMC卡文件系統(tǒng)研制基于單片機(jī)的時(shí)控和計(jì)數(shù)系統(tǒng)性能優(yōu)化的研究基于單片機(jī)和CPLD的粗光柵位移測(cè)量系統(tǒng)研究單片機(jī)控制的后備式方波UPS提升高職學(xué)生單片機(jī)應(yīng)用能力的探究基于單片機(jī)控制的自動(dòng)低頻減載裝置研究基于單片機(jī)控制的水下焊接電源的研究基于單片機(jī)的多通道數(shù)據(jù)采集系統(tǒng)基于uPSD3234單片機(jī)的氚表面污染測(cè)量?jī)x的研制基于單片機(jī)的紅外測(cè)油儀的研究96系列單片機(jī)仿真器研究與設(shè)計(jì)基于單片機(jī)的單晶金剛石刀具刃磨設(shè)備的數(shù)控改造基于單片機(jī)的溫度智能控制系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)基于MSP430單片機(jī)的電梯門(mén)機(jī)控制器的研制基于單片機(jī)的氣體測(cè)漏儀的研究基于三菱M16C/6N系列單片機(jī)的CAN/USB協(xié)議轉(zhuǎn)換器基于單片機(jī)和DSP的變壓器油色譜在線監(jiān)測(cè)技術(shù)研究基于單片機(jī)的膛壁溫度報(bào)警系統(tǒng)設(shè)計(jì)基于AVR單片機(jī)的低壓無(wú)功補(bǔ)償控制器的設(shè)計(jì)基于單片機(jī)船舶電力推進(jìn)電機(jī)監(jiān)測(cè)系統(tǒng)基于單片機(jī)網(wǎng)絡(luò)的振動(dòng)信號(hào)的采集系統(tǒng)基于單片機(jī)的大容量數(shù)據(jù)存儲(chǔ)技術(shù)的應(yīng)用研究基于單片機(jī)的疊圖機(jī)研究與教學(xué)方法實(shí)踐基于單片機(jī)嵌入式Web服務(wù)器技術(shù)的研究及實(shí)現(xiàn)基于AT89S52單片機(jī)的通用數(shù)據(jù)采集系統(tǒng)基于單片機(jī)的多道脈沖幅度分析儀研究機(jī)器人旋轉(zhuǎn)電弧傳感角焊縫跟蹤單片機(jī)控制系統(tǒng)基于單片機(jī)的控制系統(tǒng)在PLC虛擬教學(xué)實(shí)驗(yàn)中的應(yīng)用研究基于單片機(jī)系統(tǒng)的網(wǎng)絡(luò)通信研究與應(yīng)用基于PIC16F877單片機(jī)的莫爾斯碼自動(dòng)譯碼系統(tǒng)設(shè)計(jì)與研究基于單片機(jī)的模糊控制器在工業(yè)電阻爐上的應(yīng)用研究基于雙單片機(jī)沖床數(shù)控系統(tǒng)的研究與開(kāi)發(fā)基于Cygnal單片機(jī)的μC/OS-Ⅱ的研究基于單片機(jī)的一體化智能差示掃描量熱儀系統(tǒng)研究基于TCP/IP協(xié)議的單片機(jī)與Internet互聯(lián)的研究與實(shí)現(xiàn)變頻調(diào)速液壓電梯單片機(jī)控制器的研究基于單片機(jī)γ-免疫計(jì)數(shù)器自動(dòng)換樣功能的研究與實(shí)現(xiàn)基于單片機(jī)的倒立擺控制系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)單片機(jī)嵌入式以太網(wǎng)防盜報(bào)警系統(tǒng)基于51單片機(jī)的嵌入式Internet系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)單片機(jī)監(jiān)測(cè)系統(tǒng)在擠壓機(jī)上的應(yīng)用MSP430單片機(jī)在智能水表系統(tǒng)上的研究與應(yīng)用基于單片機(jī)的嵌入式系統(tǒng)中TCP/IP協(xié)議棧的實(shí)現(xiàn)與應(yīng)用單片機(jī)在高樓恒壓供水系統(tǒng)中的應(yīng)用基于ATmega16單片機(jī)的流量控制器的開(kāi)發(fā)HYPERLINK"/detail.htm?3805