邏輯門電路課件

關于邏輯門電路06.07.20231第1頁，講稿共104頁，2023年5月2日，星期三06.07.20232復習請回憶實現(xiàn)與、或、非邏輯的開關電路形式？它們有何共同特點？開關電路與邏輯電路是如何聯(lián)系起來的？第2頁，講稿共104頁，2023年5月2日，星期三06.07.202332.1二極管及三極管的開關特性

數(shù)字電路中的晶體二極管、三極管和MOS管工作在開關狀態(tài)。導通狀態(tài)：相當于開關閉合截止狀態(tài)：相當于開關斷開。邏輯變量←→兩狀態(tài)開關：在邏輯代數(shù)中邏輯變量有兩種取值：0和1；電子開關有兩種狀態(tài)：閉合、斷開。半導體二極管、三極管和MOS管，則是構成這種電子開關的基本開關元件。第3頁，講稿共104頁，2023年5月2日，星期三06.07.20234

(1)靜態(tài)特性：斷開時，開關兩端的電壓不管多大，等效電阻ROFF=無窮，電流IOFF=0。

閉合時，流過其中的電流不管多大，等效電阻RON=0，電壓UAK=0。

(2)動態(tài)特性：開通時間ton=0

關斷時間toff=0

理想開關的開關特性：

第4頁，講稿共104頁，2023年5月2日，星期三06.07.20235客觀世界中，沒有理想開關。乒乓開關、繼電器、接觸器等的靜態(tài)特性十分接近理想開關，但動態(tài)特性很差，無法滿足數(shù)字電路一秒鐘開關幾百萬次乃至數(shù)千萬次的需要。半導體二極管、三極管和MOS管做為開關使用時，其靜態(tài)特性不如機械開關，但動態(tài)特性很好。第5頁，講稿共104頁，2023年5月2日，星期三06.07.202362.1.1二極管的開關特性

1.靜態(tài)特性及開關等效電路正向導通時UD(ON)≈0.7V（硅）

0.3V（鍺）RD≈幾Ω～幾十Ω相當于開關閉合圖2-1二極管的伏安特性曲線第6頁，講稿共104頁，2023年5月2日，星期三06.07.20237反向截止時反向飽和電流極小反向電阻很大（約幾百kΩ）相當于開關斷開圖2-1二極管的伏安特性曲線第7頁，講稿共104頁，2023年5月2日，星期三06.07.20238圖2-2二極管的開關等效電路(a)導通時(b)截止時圖2-1二極管的伏安特性曲線開啟電壓理想化伏安特性曲線第8頁，講稿共104頁，2023年5月2日，星期三06.07.202392.動態(tài)特性：若輸入信號頻率過高，二極管會雙向導通，失去單向導電作用。因此高頻應用時需考慮此參數(shù)。二極管從截止變?yōu)閷ê蛷膶ㄗ優(yōu)榻刂苟夹枰欢ǖ臅r間。通常后者所需的時間長得多。

反向恢復時間tre

：二極管從導通到截止所需的時間。一般為納秒數(shù)量級（通常tre≤5ns）。第9頁，講稿共104頁，2023年5月2日，星期三06.07.2023102.1.2三極管的開關特性

1.靜態(tài)特性及開關等效電路在數(shù)字電路中，三極管作為開關元件，主要工作在飽和和截止兩種開關狀態(tài)，放大區(qū)只是極短暫的過渡狀態(tài)。圖2-3三極管的三種工作狀態(tài)（a）電路（b）輸出特性曲線第10頁，講稿共104頁，2023年5月2日，星期三06.07.202311開關等效電路(1)截止狀態(tài)條件：發(fā)射結反偏特點：電流約為0第11頁，講稿共104頁，2023年5月2日，星期三06.07.202312(2)飽和狀態(tài)條件：發(fā)射結正偏，集電結正偏特點：UBES=0.7V，UCES=0.3V/硅第12頁，講稿共104頁，2023年5月2日，星期三06.07.202313圖2-4三極管開關等效電路(a)截止時(b)飽和時第13頁，講稿共104頁，2023年5月2日，星期三06.07.2023142.三極管的開關時間（動態(tài)特性）圖2-5三極管的開關時間

開啟時間ton

上升時間tr延遲時間td關閉時間toff下降時間tf存儲時間ts第14頁，講稿共104頁，2023年5月2日，星期三06.07.202315(1)開啟時間ton

三極管從截止到飽和所需的時間。

ton=td+tr

td：延遲時間

tr：上升時間(2)關閉時間toff

三極管從飽和到截止所需的時間。

toff=ts+tf

ts

：存儲時間（幾個參數(shù)中最長的；飽和越深越長）tf

：下降時間toff>ton

。開關時間一般在納秒數(shù)量級。高頻應用時需考慮。第15頁，講稿共104頁，2023年5月2日，星期三06.07.202316門電路的概念：實現(xiàn)基本和常用邏輯運算的電子電路，叫邏輯門電路。實現(xiàn)與運算的叫與門，實現(xiàn)或運算的叫或門，實現(xiàn)非運算的叫非門，也叫做反相器，等等。分立元件門電路和集成門電路:

分立元件門電路：用分立的元件和導線連接起來構成的門電路。簡單、經濟、功耗低，負載差。集成門電路：把構成門電路的元器件和連線都制作在一塊半導體芯片上，再封裝起來，便構成了集成門電路?，F(xiàn)在使用最多的是CMOS和TTL集成門電路。2.2基本邏輯門電路第16頁，講稿共104頁，2023年5月2日，星期三06.07.2023172.2.1二極管與門電路

1.電路2.工作原理A、B為輸入信號（+3V或0V）F為輸出信號VCC＝+12V表2-1電路輸入與輸出電壓的關系ABF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V第17頁，講稿共104頁，2023年5月2日，星期三06.07.202318用邏輯1表示高電平（此例為≥+3V）用邏輯0表示低電平（此例為≤0.7V）ABF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V3.邏輯賦值并規(guī)定高低電平4.真值表ABF000010100111表2-2二極管與門的真值表A、B全1，F(xiàn)才為1?？梢妼崿F(xiàn)了與邏輯第18頁，講稿共104頁，2023年5月2日，星期三06.07.2023195.邏輯符號6.工作波形(又一種表示邏輯功能的方法）7.邏輯表達式F＝AB圖2-6

二極管與門（a）電路（b）邏輯符號（c）工作波形第19頁，講稿共104頁，2023年5月2日，星期三06.07.2023202.2.2二極管或門電路

1.電路2.工作原理電路輸入與輸出電壓的關系ABF0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VA、B為輸入信號（+3V或0V）F

為輸出信號第20頁，講稿共104頁，2023年5月2日，星期三06.07.2023214.真值表ABF0V0V0V0V3V2.3V3V0V2.3V3V3V2.3V可見實現(xiàn)了或邏輯3.邏輯賦值并規(guī)定高低電平用邏輯1表示高電平（此例為≥+2.3V）用邏輯0表示低電平（此例為≤0V）ABF000011101111A、B有1，F(xiàn)就1。表2-2二極管或門的真值表第21頁，講稿共104頁，2023年5月2日，星期三06.07.202322圖2-7二極管或門（a）電路（b）邏輯符號（c）工作波形5.邏輯符號6.工作波形7.邏輯表達式F＝A+B第22頁，講稿共104頁，2023年5月2日，星期三06.07.2023232.2.3關于高低電平的概念及狀態(tài)賦值

電位指絕對電壓的大小；電平指一定的電壓范圍。高電平和低電平：在數(shù)字電路中分別表示兩段電壓范圍。例：上面二極管與門電路中規(guī)定高電平為≥3V，低電平≤0.7V。又如，TTL電路中，通常規(guī)定高電平的額定值為3V，但從2V到5V都算高電平；低電平的額定值為0.3V，但從0V到0.8V都算作低電平。1.關于高低電平的概念

第23頁，講稿共104頁，2023年5月2日，星期三06.07.2023242.邏輯狀態(tài)賦值

在數(shù)字電路中，用邏輯0和邏輯1分別表示輸入、輸出高電平和低電平的過程稱為邏輯賦值。經過邏輯賦值之后可以得到邏輯電路的真值表，便于進行邏輯分析。第24頁，講稿共104頁，2023年5月2日，星期三06.07.2023252.2.4非門（反相器）

圖2-8非門(a)電路（b）邏輯符號1.電路2.工作原理A、B為輸入信號（+3.6V或0.3V）F

為輸出信號AF0.3V+VCC3.6V0.3V第25頁，講稿共104頁，2023年5月2日，星期三06.07.2023263.邏輯賦值并規(guī)定高低電平用邏輯1表示高電平（此例為≥+3.6V）用邏輯0表示低電平（此例為≤0.3V）4.真值表AF0.3V+VCC3.6V0.3VAF0110表2-4三極管非門的真值表A與F相反可見實現(xiàn)了非邏輯Y=A第26頁，講稿共104頁，2023年5月2日，星期三06.07.2023272.2.5關于正邏輯和負邏輯的概念

正邏輯體系：用1表示高電平，用0表示低電平。負邏輯體系：用1表示低電平，用0表示高電平。1.正負邏輯的規(guī)定2.正負邏輯的轉換對于同一個門電路，可以采用正邏輯，也可以采用負邏輯。本書若無特殊說明，一律采用正邏輯體制。同一個門電路，對正、負邏輯而言，其邏輯功能是不同的。第27頁，講稿共104頁，2023年5月2日，星期三06.07.202328ABF0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7V正與門相當于負或門二極管與門電路用正邏輯ABF000010100111正與門用負邏輯負或門ABF111101011000第28頁，講稿共104頁，2023年5月2日，星期三06.07.2023292.3.1

TTL反相器的工作原理2.3.2TTL反相器的電壓傳輸特性及參數(shù)

2.3TTL反相器2.3.4TTL反相器的其它參數(shù)

2.3.3

TTL反相器的輸入特性和輸出特性

第29頁，講稿共104頁，2023年5月2日，星期三06.07.2023302.3TTL反相器

TTL集成邏輯門電路的輸入和輸出結構均采用半導體三極管，所以稱晶體管—晶體管邏輯門電路，簡稱TTL電路。

TTL電路的基本環(huán)節(jié)是反相器。簡單了解TTL反相器的電路及工作原理，重點掌握其特性曲線和主要參數(shù)（應用所需知識）。第30頁，講稿共104頁，2023年5月2日，星期三06.07.2023312.3.1TTL反相器的工作原理1.電路組成圖2-9TTL反相器的基本電路

第31頁，講稿共104頁，2023年5月2日，星期三06.07.202332(1)輸入級NPN當輸入低電平時，

uI=0.3V，發(fā)射結正向導通，

uB1=1.0V當輸入高電平時，

uI=3.6V，發(fā)射結受后級電路的影響將反向截止。uB1由后級電路決定。NNP第32頁，講稿共104頁，2023年5月2日，星期三06.07.202333(2)中間級反相器VT2實現(xiàn)非邏輯反相輸出同相輸出向后級提供反相與同相輸出。輸入高電壓時飽和輸入低電壓時截止第33頁，講稿共104頁，2023年5月2日，星期三06.07.202334(3)輸出級（推拉式輸出）VT3為射極跟隨器低輸入高輸入飽和截止低輸入高輸入截止導通第34頁，講稿共104頁，2023年5月2日，星期三06.07.2023352.工作原理（1）當輸入高電平時，

uI=3.6V，VT1處于倒置工作狀態(tài)，集電結正偏，發(fā)射結反偏，uB1=0.7V×3=2.1V，VT2和VT4飽和，輸出為低電平uO=0.3V。2.1V0.3V3.6V第35頁，講稿共104頁，2023年5月2日，星期三06.07.202336（2）當輸入低電平時，

uI=0.3V，VT1發(fā)射結導通，uB1=0.3V+0.7V=1V，VT2和VT4均截止，VT3和VD導通。輸出高電平uO=VCC-UBE3-UD≈5V-0.7V-0.7V=3.6V1V3.6V0.3V第36頁，講稿共104頁，2023年5月2日，星期三06.07.202337(3)采用推拉式輸出級利于提高開關速度和負載能力

VT3組成射極輸出器，優(yōu)點是既能提高開關速度，又能提高負載能力。當輸入高電平時，VT4飽和，uB3=uC2=0.3V+0.7V=1V，VT3和VD截止，VT4的集電極電流可以全部用來驅動負載。當輸入低電平時，VT4截止，VT3導通(為射極輸出器)，其輸出電阻很小，帶負載能力很強?？梢姡瑹o論輸入如何，VT3和VT4總是一管導通而另一管截止。這種推拉式工作方式，帶負載能力很強。

第37頁，講稿共104頁，2023年5月2日，星期三06.07.2023382.3.2TTL反相器的電壓傳輸特性及參數(shù)

電壓傳輸特性：輸出電壓uO與輸入電壓uI的關系曲線。圖2-10TTL反相器電路的電壓傳輸特性截止區(qū)線性區(qū)轉折區(qū)飽和區(qū)1.曲線分析VT4截止，稱關門VT4飽和，稱開門第38頁，講稿共104頁，2023年5月2日，星期三06.07.2023392.結合電壓傳輸特性介紹幾個參數(shù)

(1)輸出高電平UOH典型值為3V。(2)輸出低電平UOL

典型值為0.3V。第39頁，講稿共104頁，2023年5月2日，星期三06.07.202340(3)開門電平UON一般要求UON≤1.8V(4)關門電平UOFF一般要求UOFF≥0.8V

在保證輸出為額定低電平的條件下，允許的最小輸入高電平的數(shù)值，稱為開門電平UON。在保證輸出為額定高電平的條件下，允許的最大輸入低電平的數(shù)值，稱為關門電平UOFF。UOFFUON第40頁，講稿共104頁，2023年5月2日，星期三06.07.202341

(5)閾值電壓UTH

電壓傳輸特性曲線轉折區(qū)中點所對應的uI值稱為閾值電壓UTH（又稱門檻電平）。通常UTH≈1.4V。

(6)噪聲容限（UNL和UNH

）噪聲容限也稱抗干擾能力，它反映門電路在多大的干擾電壓下仍能正常工作。

UNL和UNH越大，電路的抗干擾能力越強。第41頁，講稿共104頁，2023年5月2日，星期三06.07.202342UOFFUNLUILUONUNHUIH第42頁，講稿共104頁，2023年5月2日，星期三06.07.202343①低電平噪聲容限（低電平正向干擾范圍）

UNL=UOFF-UIL

UIL為電路輸入低電平的典型值（0.3V）若UOFF=0.8V，則有UNL=0.8-0.3=0.5(V)

②高電平噪聲容限（高電平負向干擾范圍）

UNH=UIH-UON

UIH為電路輸入高電平的典型值（3V）若UON=1.8V，則有UNH=3-1.8=1.2(V)第43頁，講稿共104頁，2023年5月2日，星期三06.07.2023442.3.3TTL反相器的輸入特性和輸出特性

1.

輸入伏安特性輸入電壓和輸入電流之間的關系曲線。圖2-11TTL反相器的輸入伏安特性（a）測試電路（b）輸入伏安特性曲線第44頁，講稿共104頁，2023年5月2日，星期三06.07.202345

兩個重要參數(shù)：

(1)輸入短路電流IIS當uI=0V時，iI從輸入端流出。

iI=－(VCC－UBE1)/R1=－(5－0.7)/4≈－1.1mA

(2)高電平輸入電流IIH

當輸入為高電平時，VT1的發(fā)射結反偏，集電結正偏，處于倒置工作狀態(tài)，倒置工作的三極管電流放大系數(shù)β反很小(約在0.01以下)，所以

iI=IIH=β反

iB2

IIH很小，約為10μA左右。第45頁，講稿共104頁，2023年5月2日，星期三06.07.202346圖2-12輸入負載特性曲線（a）測試電路（b）輸入負載特性曲線

TTL反相器的輸入端對地接上電阻RI時，uI隨RI

的變化而變化的關系曲線。2.輸入負載特性第46頁，講稿共104頁，2023年5月2日，星期三06.07.202347在一定范圍內，uI隨RI的增大而升高。但當輸入電壓uI達到1.4V以后，uB1=2.1V，RI增大，由于uB1不變，故uI=1.4V也不變。這時VT2和VT4飽和導通，輸出為低電平。虛框內為TTL反相器的部分內部電路

第47頁，講稿共104頁，2023年5月2日，星期三06.07.202348RI不大不小時，工作在線性區(qū)或轉折區(qū)。RI較小時，關門，輸出高電平；RI

較大時，開門，輸出低電平；ROFFRONRI→∞懸空時？第48頁，講稿共104頁，2023年5月2日，星期三06.07.202349

(1)

關門電阻ROFF

——在保證門電路輸出為額定高電平的條件下，所允許RI

的最大值稱為關門電阻。典型的TTL門電路ROFF≈0.7kΩ。

(2)開門電阻RON——在保證門電路輸出為額定低電平的條件下，所允許RI

的最小值稱為開門電阻。典型的TTL門電路RON≈2kΩ。數(shù)字電路中要求輸入負載電阻RI≥RON或RI≤ROFF

，否則輸入信號將不在高低電平范圍內。振蕩電路則令ROFF≤RI≤RON使電路處于轉折區(qū)。第49頁，講稿共104頁，2023年5月2日，星期三06.07.2023503.輸出特性

指輸出電壓與輸出電流之間的關系曲線。

(1)輸出高電平時的輸出特性負載電流iL不可過大，否則輸出高電平會降低。圖2-13輸出高電平時的輸出特性（a）電路（b）特性曲線拉電流負載第50頁，講稿共104頁，2023年5月2日，星期三06.07.202351圖2-14輸出低電平時的輸出特性（a）電路（b）特性曲線(2)輸出低電平時的輸出特性負載電流iL不可過大，否則輸出低電平會升高。一般灌電流在20mA以下時，電路可以正常工作。典型TTL門電路的灌電流負載為12.8mA。灌電流負載第51頁，講稿共104頁，2023年5月2日，星期三06.07.202352

2.3.4TTL反相器的其它參數(shù)

1.平均傳輸延遲時間tpd

平均傳輸延遲時間tpd表征了門電路的開關速度。tpd=（tpLH+tpHL）/2

圖2-15TTL反相器的平均延遲時間

第52頁，講稿共104頁，2023年5月2日，星期三06.07.2023532．TTL門電路主要參數(shù)的典型數(shù)據(jù)表2-574系列TTL門電路主要參數(shù)的典型數(shù)據(jù)參數(shù)名稱典型數(shù)據(jù)

導通電源電流ICCL

≤10mA

截止電源電流ICCH

≤5mA

輸出高電平UOH

≥3V

輸出低電平UOL

≤0.35V

輸入短路電流IIS

≤2.2mA

輸入漏電流IIH

≤70μA

開門電平UON

≤1.8V

關門電平UOFF

≥0.8V

平均傳輸時間tpd

≤30ns第53頁，講稿共104頁，2023年5月2日，星期三06.07.2023542.4.3三態(tài)輸出門電路（TSL門）

2.4.1

TTL與非門2.4.2集電極開路門（OC門）

2.4其它類型TTL門電路第54頁，講稿共104頁，2023年5月2日，星期三06.07.2023552.4.1TTL與非門

每一個發(fā)射極能各自獨立形成正向偏置的發(fā)射結，并可使三極管進入放大或飽和區(qū)。 圖2-16多發(fā)射極三極管

1．TTL與非門的電路結構及工作原理有0.3V箝位于1.0V全為3.6V集電結導通第55頁，講稿共104頁，2023年5月2日，星期三06.07.202356圖2-17三輸入TTL與非門電路(a)電路(b)邏輯符號全1輸出0有0輸出11V2.1V第56頁，講稿共104頁，2023年5月2日，星期三06.07.202357為了提高工作速度，降低功耗，提高抗干擾能力，各生產廠家對門電路作了多次改進。

74系列與54系列的電路具有完全相同的電路結構和電氣性能參數(shù)。其不同之處見下表所示。

系列參數(shù)74系列54系列工作環(huán)境溫度0~70OC-55~125OC電源電壓工作范圍5V±5%5V±10%2．TTL門電路的改進系列第57頁，講稿共104頁，2023年5月2日，星期三06.07.202358表2-6

不同系列TTL門電路的比較

系列參數(shù)54/74標準54H/74H高速54S/74S肖特基tpd/ns1064P/門/mw1022.520

系列參數(shù)54LS/74LS低功耗肖特基54ALS/74ALS低功耗肖特基高速tpd/ns104P/門/mw21

其中LS系列的綜合性能(功耗延遲積)較優(yōu)，價格較ALS系列優(yōu)越，因此得到了較廣的應用。

第58頁，講稿共104頁，2023年5月2日，星期三06.07.202359

對于不同系列的TTL器件，只要器件型號的后幾位數(shù)碼一樣，則它們的邏輯功能、外形尺寸、引腳排列就完全相同。

例如，7420、74H20、74S20、74LS20都是四輸入雙與非門，都采用14條引腳雙列直插式封裝，而且各引腳的位置也是相同的。第59頁，講稿共104頁，2023年5月2日，星期三06.07.2023602.4.2集電極開路門（OC門）為何要采用集電極開路門呢？

推拉式輸出電路結構存在局限性。首先，輸出端不能并聯(lián)使用。若兩個門的輸出一高一低，當兩個門的輸出端并聯(lián)以后，必然有很大的電流同時流過這兩個門的輸出級，而且電流的數(shù)值遠遠超過正常的工作電流，可能使門電路損壞。而且，輸出端也呈現(xiàn)不高不低的電平，不能實現(xiàn)應有的邏輯功能。

第60頁，講稿共104頁，2023年5月2日，星期三06.07.202361圖2-18推拉式輸出級并聯(lián)的情況01很大的電流不高不低的電平：1/0?第61頁，講稿共104頁，2023年5月2日，星期三06.07.202362

其次，在采用推拉式輸出級的門電路中，電源一經確定（通常規(guī)定為5V），輸出的高電平也就固定了（不可能高于電源電壓5V），因而無法滿足對不同輸出高電平的需要。

集電極開路門（簡稱OC門）就是為克服以上局限性而設計的一種TTL門電路。

第62頁，講稿共104頁，2023年5月2日，星期三06.07.202363(1)電路結構：輸出級是集電極開路的。1．集電極開路門的電路結構(2)邏輯符號：用“

”表示集電極開路。圖2-19集電極開路的TTL與非門（a）電路（b）邏輯符號集電極開路第63頁，講稿共104頁，2023年5月2日，星期三06.07.202364

(3)工作原理：當VT3飽和，輸出低電平UOL＝0.3V；當VT3截止，由外接電源E通過外接上拉電阻提供高電平UOH＝E。

因此，

OC門電路必須外接電源和負載電阻，才能提供高電平輸出信號。第64頁，講稿共104頁，2023年5月2日，星期三06.07.202365

(1)OC門的輸出端并聯(lián)，實現(xiàn)線與功能。

RL為外接負載電阻。圖2-20OC門的輸出端并聯(lián)實現(xiàn)線與功能

Y1Y2Y000010100111Y1=ABY2=CD2.OC門的應用舉例第65頁，講稿共104頁，2023年5月2日，星期三06.07.202366圖2-21用OC門實現(xiàn)電平轉換的電路

（2）用OC門實現(xiàn)電平轉換第66頁，講稿共104頁，2023年5月2日，星期三06.07.2023672.4.3三態(tài)輸出門電路（TS門）三態(tài)門電路的輸出有三種可能出現(xiàn)的狀態(tài)：高電平、低電平、高阻。何為高阻狀態(tài)？

懸空、懸浮狀態(tài)，又稱為禁止狀態(tài)。測電阻為∞，故稱為高阻狀態(tài)。測電壓為0V，但不是接地。因為懸空，所以測其電流為0A。第67頁，講稿共104頁，2023年5月2日，星期三06.07.202368(1)電路結構：增加了控制輸入端（Enable）。1．三態(tài)門的電路結構(2)工作原理：01截止Y＝AB

EN=0時，電路為正常的與非工作狀態(tài)，所以稱控制端低電平有效。第68頁，講稿共104頁，2023年5月2日，星期三06.07.20236910導通1.0V1.0V截止截止懸空當EN=1時，門電路輸出端處于懸空的高阻狀態(tài)。第69頁，講稿共104頁，2023年5月2日，星期三06.07.202370控制端高電平有效的三態(tài)門(2)邏輯符號控制端低電平有效的三態(tài)門用“▽”表示輸出為三態(tài)。高電平有效低電平有效第70頁，講稿共104頁，2023年5月2日，星期三06.07.2023712．三態(tài)門的主要應用－實現(xiàn)總線傳輸要求各門的控制端EN輪流為高電平，且在任何時刻只有一個門的控制端為高電平。圖2-23用三態(tài)門實現(xiàn)總線傳輸

如有8個門，則8個EN端的波形應依次為高電平，如下頁所示。第71頁，講稿共104頁，2023年5月2日，星期三06.07.202372第72頁，講稿共104頁，2023年5月2日，星期三06.07.2023732.5.1CMOS反相器2.5.2其它類型的CMOS門電路2.5CMOS

門電路2.6.3TTL門電路和CMOS門電路的相互連接2.6.1CMOS門電路的使用知識2.6.2TTL門電路的使用知識2.6CMOS門電路和TTL門電路的使用知識及相互連接本章小結第73頁，講稿共104頁，2023年5月2日，星期三06.07.202374

MOS門電路：以MOS管作為開關元件構成的門電路。

MOS門電路，尤其是CMOS門電路具有制造工藝簡單、集成度高、抗干擾能力強、功耗低、價格便宜等優(yōu)點，得到了十分迅速的發(fā)展。2.5CMOS門電路第74頁，講稿共104頁，2023年5月2日，星期三06.07.2023752.5.1CMOS反相器1．MOS管的開關特性MOS管有NMOS管和PMOS管兩種。當NMOS管和PMOS管成對出現(xiàn)在電路中，且二者在工作中互補，稱為CMOS管(意為互補)。

MOS管有增強型和耗盡型兩種。在數(shù)字電路中，多采用增強型。第75頁，講稿共104頁，2023年5月2日，星期三06.07.202376圖2-24NMOS管的電路符號及轉移特性

(a)電路符號（b）轉移特性D接正電源截止導通導通電阻相當小

（1）NMOS管的開關特性

第76頁，講稿共104頁，2023年5月2日，星期三06.07.202377圖2-25PMOS管的電路符號及轉移特性

(a)電路符號（b）轉移特性D接負電源

（2）PMOS管的開關特性

導通導通電阻相當小截止第77頁，講稿共104頁，2023年5月2日，星期三06.07.202378圖2-26CMOS反相器PMOS管負載管NMOS管驅動管

開啟電壓|UTP|=UTN，且小于VDD。2．CMOS反相器的工作原理

（1）基本電路結構第78頁，講稿共104頁，2023年5月2日，星期三06.07.202379

（2）工作原理圖2-26CMOS反相器UIL=0V截止導通UOH≈VDD當uI=UIL=0V時，VTN截止，VTP導通，

uO=UOH≈VDD

第79頁，講稿共104頁，2023年5月2日，星期三06.07.202380圖2-26CMOS反相器UIH=VDD截止UOL≈0V當uI=UIH=VDD

，VTN導通，VTP截止，uO=UOL≈0V導通第80頁，講稿共104頁，2023年5月2日，星期三06.07.202381

（3）邏輯功能實現(xiàn)反相器功能（非邏輯）。（4）工作特點

VTP和VTN總是一管導通而另一管截止，流過VTP和VTN的靜態(tài)電流極小（納安數(shù)量級），因而CMOS反相器的靜態(tài)功耗極小。這是CMOS電路最突出的優(yōu)點之一。第81頁，講稿共104頁，2023年5月2日，星期三06.07.202382圖2-27CMOS反相器的電壓傳輸特性和電流傳輸特性

3．電壓傳輸特性和電流傳輸特性AB段：截止區(qū)iD為0BC段：轉折區(qū)閾值電壓UTH≈VDD/2轉折區(qū)中點：電流最大CMOS反相器在使用時應盡量避免長期工作在BC段。CD段：導通區(qū)第82頁，講稿共104頁，2023年5月2日，星期三06.07.2023834.CMOS電路的優(yōu)點

（1）微功耗。

CMOS電路靜態(tài)電流很小，約為納安數(shù)量級。（2）抗干擾能力很強。輸入噪聲容限可達到VDD/2。（3）電源電壓范圍寬。多數(shù)CMOS電路可在3～18V的電源電壓范圍內正常工作。

（4）輸入阻抗高。（5）負載能力強。

CMOS電路可以帶50個同類門以上。（6）邏輯擺幅大。（低電平0V，高電平VDD）第83頁，講稿共104頁，2023年5月2日，星期三06.07.2023842.5.2其它類型的CMOS門電路

負載管串聯(lián)（串聯(lián)開關）1．CMOS或非門

驅動管并聯(lián)（并聯(lián)開關）圖2-28CMOS或非門

A、B有高電平，則驅動管導通、負載管截止，輸出為低電平。10截止導通第84頁，講稿共104頁，2023年5月2日，星期三06.07.202385

該電路具有或非邏輯功能,即Y=A+B

當輸入全為低電平，兩個驅動管均截止，兩個負載管均導通，輸出為高電平。00截止導通1第85頁，講稿共104頁，2023年5月2日，星期三06.07.202386圖2-29CMOS與非門

該電路具有與非邏輯功能，即Y=AB2．CMOS與非門

負載管并聯(lián)（并聯(lián)開關）

驅動管串聯(lián)（串聯(lián)開關）第86頁，講稿共104頁，2023年5月2日，星期三06.07.202387

（1）電路結構

C和C是一對互補的控制信號。由于VTP和VTN在結構上對稱，所以圖中的輸入和輸出端可以互換，又稱雙向開關。3．CMOS傳輸門

圖2-30CMOS傳輸門（a）電路（b）邏輯符號第87頁，講稿共104頁，2023年5月2日，星期三06.07.202388若C=1（接VDD)、C=0（接地），當0＜uI＜(VDD－|UT|)時，VTN導通；當|UT|＜uI＜VDD

時，VTP導通；

uI在0~VDD之間變化時，VTP和VTN至少有一管導通，使傳輸門TG導通。（2）工作原理（了解）若C=0（接地)、C=1（接VDD

），

uI在0~VDD

之間變化時，VTP和VTN均截止，即傳輸門TG截止。第88頁，講稿共104頁，2023年5月2日，星期三06.07.202389

（3）應用舉例圖2-31CMOS模擬開關

①CMOS模擬開關：實現(xiàn)單刀雙擲開關的功能。

C=0時，TG1導通、TG2截止，uO=uI1；

C=1時，TG1截止、TG2導通，uO=uI2。第89頁，講稿共104頁，2023年5月2日，星期三06.07.202390圖2-32CMOS三態(tài)門(a)電路(b)邏輯符號

當EN=0時，TG導通，F(xiàn)=A；當EN=1時，TG截止，F(xiàn)為高阻輸出。②CMOS三態(tài)門第90頁，講稿共104頁，2023年5月2日，星期三06.07.2023912.6.1CMOS門電路的使用知識

1．輸入電路的靜電保護

CMOS電路的輸入端設置了保護電路，給使用者帶來很大方便。但是，這種保護還是有限的。由于CMOS電路的輸入阻抗高，極易產生感應較高的靜電電壓，從而擊穿MOS管柵極極薄的絕緣層，造成器件的永久損壞。為避免靜電損壞，應注意以下幾點：2.6CMOS門電路和TTL門電路的使用知識及相互連接第91頁，講稿共104頁，2023年5月2日，星期三06.07.202392

（1）所有與CMOS電路直接接觸的工具、儀表等必須可靠接地。（2）存儲和運輸CMOS電路，最好采用金屬屏蔽層做包裝材料。2．多余的輸入端不能懸空。輸入端懸空極易產生感應較高的靜電電壓，造成器件的永久損壞。對多余的輸入端，可以按功能要求接電源或接地，或者與其它輸入端并聯(lián)使用。第92頁，講稿共104頁，2023年5月2日，星期三06.07.2023932.6.2TTL門電路的使用知識

1．多余或暫時不用的輸入端不能懸空，可按以下方法處理：（1）與其它輸入端并聯(lián)使用。（2）將不用的輸入端按照電路功能要求接電源或接地。比如將與門、與非門的多余輸入端接電源，將或門、或非門的多余輸入端接地。第93頁，講稿共104頁，2023年5月2日，星期三06.07.202394

(1)在每一塊插板的電源線上，并接幾十μF的低頻去耦電容和0.01~0.047μF的高頻去耦電容，以防止TTL電路的動態(tài)尖峰電流產生的干擾。

(2)整機裝置應有良好的接地系統(tǒng)。2．電路的安裝應盡量避免干擾信號的侵入，保證電路穩(wěn)定工作。第94頁，講稿共104頁，2023年5月2日，星期三06.07.2023952.6.3TTL門電路和CMOS門電路

的相互連接

TTL和CMOS電路的電壓和電流參數(shù)各不相同，需要采用接口電路。一般要考慮兩個問題：一是要求電平匹配，即驅動門要為負載門提供符合標準的輸出高電平和低電平；二是要求電流匹配，即驅動門要為負載門提供足夠大的驅動電流。第95頁，講