半導體存儲器概述-讀存儲器（ROM）、隨機存儲器（RAM）和存儲器容量的擴展

第七章半導體存儲器§7.1概述§7.2

只讀存儲器（ROM）§7.3隨機存儲器（RAM）§7.4存儲器容量的擴展§7.5用存儲器實現組合邏輯函數學習要點：介紹各種半導體存儲器的工作原理和使用方法只讀存儲器(ROM、PROM、EPROM和快閃存儲器)隨機存儲器（DRAM、SRAM）存儲器容量的擴展及用存儲器設計組合邏輯電路的概念7.1概述

半導體存儲器是能存儲大量二值信息的半導體器件。從存、取功能上分為衡量存儲器性能的重要指標：存儲量和存取速度。只讀存儲器（ROM）優(yōu)點：電路結構簡單，斷電后數據不丟失缺點：只適用于存儲固定數據的場合隨機存儲器（RAM）從制造工藝上分為雙極型MOS型——制作大容量的存儲器在正常工作狀態(tài)下只能從中讀取數據，不能快速地隨時修改或重新寫入數據在正常工作狀態(tài)下能隨時向存儲器寫入數據或讀出數據優(yōu)點：讀、寫方便，使用靈活。缺點：一旦停電，所存儲的數據將隨之消失。7.2只讀存儲器（ROM）7.2.1掩模只讀存儲器(ROM)地址輸入地址譯碼器存儲矩陣輸出緩沖器數據輸出三態(tài)控制由許多存儲單元（二極管、雙極型三極管或MOS管）排列組成。每個單元存放1位二值代碼（0或1）。每一組存儲單元有一個對應的地址代碼。將輸入的地址代碼譯成相應的控制信號，利用控制信號從存儲矩陣中選出指定的單元，并把其中的數據送到輸出緩沖器能提高存儲器的帶負載能力，實現對輸出狀態(tài)的三態(tài)控制，以便與系統(tǒng)的總線聯接地址數據A1A0D3D2D1D00

00

11

01

10

10

11

01

10

10

01

11

0字線與位線的每個交叉點都是一個存儲單元。交點處接有二極管相當于存1，沒接二極管時相當于存0。交點的數目=存儲單元數，存儲容量=(字數)*(位數)用二極管制作的ROM地址線位線字線用MOS工藝制作的ROM用N溝道增強型MOS管代替二極管。字線與位線的每個交叉點處接有MOS管相當于存1，沒接MOS管時相當于存0。注：接有MOS管的位線由于MOS管導通為低電平，經反相緩沖器輸出為高電平。7.2.2可編程只讀存儲器(PROM)①熔絲型PROM存儲單元②PN結擊穿法PROM存儲單元PROM的總體結構與掩膜ROM一樣，只是在出廠時所有存儲單元都存入1或0。存儲1，熔斷后，存儲0。存儲0，擊穿后，存儲1。出廠時所有存儲單元都存入1。編程時先輸入地址代碼，找出要寫入0的單元地址。然后使VCC和選中的字線提高到編程所需要的高電平，同時在編程單元的位線上加入編程脈沖(幅度約20V，持續(xù)時間約幾微秒)，此時寫入放大器AW的輸出為低電平、低內阻狀態(tài)，有較大的脈沖電流流過熔絲，熔絲熔斷。PROM的內容一經寫入，就不能修改。PROM的結構原理圖

用紫外線照射進行擦除的UVEPROM、用電信號擦除的E2PROM和快閃存儲器(FlashMemory)。一、EPROM(UVEPROM)7.2.3可擦除的可編程只讀存儲器(EPROM)EPROM與PROM的總體結構形式沒有多大區(qū)別，EPROM中采用疊柵注入MOS管制作存儲單元。圖7.2.6SIMOS管的結構和符號SIMOS控制柵GC用于控制讀出和寫入。浮置柵Gf用于長期保存注入電荷。1.浮置柵上未注入電荷以前，在控制柵上加入正常高電平電壓，能夠使漏—源之間產生導電溝道，SIMOS導通。2.浮置柵上注入負電荷以后，必須在控制柵上加入更高電壓才能抵消注入電荷的影響而形成導電溝道，因此在柵極加上正常的高電平信號時SIMOS不會導通。圖7.2.6SIMOS管的結構和符號

浮柵上的電荷無放電通路，沒法泄漏。用紫外線照射芯片上的玻璃窗，則形成光電電流，把柵極電子帶回到多晶硅襯底，SIMOS管恢復到初始的導通狀態(tài)。1.浮置柵上未注入電荷在控制柵上加入正常高電平電壓，SIMOS導通，相當于寫入0。2.浮置柵上注入負電荷以后，在柵極加上正常的高電平信號時SIMOS不會導通，相當于寫入1。二、E2PROM

前面研究的可擦寫存儲器的缺點是要擦除已存入的信息必須用紫外光照射一定的時間，因此不能用于快速改變儲存信息的場合，用隧道型儲存單元制成的存儲器克服了這一缺點，它稱為電可改寫只讀存儲器E2PROM，即電擦除、電編程的只讀存儲器。

它與疊柵型管的不同在于浮柵延長區(qū)與漏區(qū)N之間的交疊處有一個厚度約為80埃的薄絕緣層圖7.2.8Flotox管的結構和符號圖7.2.9E2PROM的存儲單元三、閃速型存儲器（FlashMemory）

閃速存儲單元去掉了隧道型存儲單元的選擇管，它不像E2PROM那樣一次只能擦除一個字，而是可以用一個信號，在幾毫秒內擦除一大區(qū)段。

因此，閃速存儲單元比隧道型存儲單元的芯片結構更簡單、更有效，使用閃速存儲單元制成的PLD器件密度更高。

閃速存儲單元又稱為快擦快寫存儲單元。下圖是閃速存儲單元剖面圖。Flash工作原理類似于疊柵型存儲單元，但有兩點不同之處：1.閃速存儲單元源極的區(qū)域Sn+大于漏極的區(qū)域Dn+，兩區(qū)域不是對稱的，使浮柵上的電子進行分級雙擴散，電子擴散的速度遠遠大于疊柵型存儲單元；2.疊柵存儲單元的浮柵到P型襯底間的氧化物層約200埃左右，而閃速存儲單元的氧化物層更薄，約為100埃。7.3隨機存儲器（RAM）特點：工作時可以隨時從任何一個指定地址讀出數據，也可以隨時將數據寫入任何一個指定的存儲單元中。靜態(tài)隨機存儲器(SRAM)動態(tài)隨機存儲器(DRAM)優(yōu)點：讀、寫方便，使用靈活。缺點：一旦停電，所存儲的數據將隨之消失。由大量寄存器構成的矩陣用以決定訪問哪個字單元讀出及寫入數據的通道用以決定對被選中的單元是讀還是寫7.3.1靜態(tài)隨機存儲器(SRAM)一、SRAM的結構和工作原理

地址的選擇通過地址譯碼器來實現。地址譯碼器由行譯碼器和列譯碼器組成。行、列譯碼器的輸出即為行、列選擇線，由它們共同確定欲選擇的地址單元。256×4RAM存儲矩陣中，256個字需要8位地址碼A7～A0。其中高3位A7～A5用于列譯碼輸入，低5位A4～A0用于行譯碼輸入。A7～A0=00100010時，Y1=1、X2=1，選中X2和Y1交叉的字單元。01000100存儲單元1024個存儲單元排成32行×32列的矩陣RAM是由許許多多的基本寄存器組合起來構成的大規(guī)模集成電路。RAM中的每個寄存器稱為一個字，寄存器中的每一位稱為一個存儲單元。寄存器的個數（字數）與寄存器中存儲單元個數（位數）的乘積，叫做RAM的容量。按照RAM中寄存器位數的不同，RAM有多字1位和多字多位兩種結構形式。在多字1位結構中，每個寄存器都只有1位，例如一個容量為1024×1位的RAM，就是一個有1024個1位寄存器的RAM。多字多位結構中，每個寄存器都有多位，例如一個容量為256×4位的RAM，就是一個有256個4位寄存器的RAM。10244位RAM（2114）的結構框圖二、SRAM的靜態(tài)存儲單元圖7.3.4六管CMOS靜態(tài)存儲單元圖7.3.5雙極型RAM的靜態(tài)存儲單元六管N溝道增強型MOS管集成2kB×8位RAM6116寫入控制端片選端輸出使能端7.4RAM容量的擴展位擴展將地址線、讀／寫線和片選線對應地并聯在一起輸入／輸出（I/O）分開使用作為字的各個位線字擴展輸入／輸出（I/O）線并聯要增加的地址線A10～A12與譯碼器的輸入相連，譯碼器的輸出分別接至8片RAM的片選控制端7.5用存儲器實現組合邏輯函數A1A0D0D1D2D3000110110101101101101100若以地址為輸入變量，輸出數據為輸出變量，則有：由ROM的數據表輸出數據可以看成地址變量的邏輯函數例1：用ROM設計一個八段字符顯示的譯碼器(真值表見P377)。由于數據中0的數目比1的數目少得多，所以以結點上接入二極管表示存入0，未接入二極管表示存入1，所以用接入二極管表示存入0比用接入二極管表示存入1要節(jié)省器件解：將上式化為最小項和的形式得到或例2：用ROM產生如下的一組多輸出邏輯函數

函數最小項Y1Y2Y3Y4

m000000000w0m100000001w1m210010010w2m310000011w3m400100100w4m500000101w5m611000110w6m711000111w7m800001000w8m900001001w9m1001001010w10m1100001011w11m1200001100w12m1300001101w13m1401101110w14m1500011111w15

D3D2D1D0

地址數據以接入存儲器件表示存1，以不接表示存