CCD芯片的靜電防護(hù)設(shè)計本科畢業(yè)設(shè)計

PAGE西南科技大學(xué)本科生畢業(yè)論文PAGEIVCCD芯片的靜電防護(hù)設(shè)計摘要：CCD芯片TCD1208AP由半導(dǎo)體工藝制成，所以存在著靜電防護(hù)的問題，靜電是造成產(chǎn)品失效的首要因素。本論文對CCD芯片TCD1208AP片上人體模型的靜電防護(hù)做了一些研究，以消除人體模型的靜電對其的破壞。本論文著重從理論上解決了OD與SS之間傳統(tǒng)偵測電路的一個共同的缺點：熱插播事件和ESD(靜電泄放)的快速瞬變都會使NMOS管導(dǎo)通。在完成各個管腳的ESD保護(hù)電路的版圖設(shè)計時，主要介紹了自己的布局布線技巧。另外研究了ESD保護(hù)電路對CCD高頻時鐘脈沖信號輸入時所產(chǎn)生的RC延時，首先建立ESD保護(hù)電路的理想等效電路，建立CCD芯片加載ESD保護(hù)電路后產(chǎn)生RC延時的數(shù)學(xué)模型，然后用數(shù)學(xué)軟件MATLAB計算出了ESD保護(hù)電路對高頻信號所產(chǎn)生的RC延時,根據(jù)設(shè)計要求這個延時不能超過20納秒。關(guān)鍵詞：CCD芯片靜電防護(hù)設(shè)計I/O延時數(shù)學(xué)模型的建立TheElectrostaticProtectionDesignofTheCCDChipABSTRACT：CCDchipTCD1208APismadebythesemiconductortechnology,thereforeelectrostaticprotectionproblemexistsonthischip.Staticelectricityistheprimarycauseoffailureoftheproduct,ThispaperstudiesHBMElectrostaticprotectiondesignontheCCDchipTCD1208AP,somedesignhasbeencarriedouttoeliminatethestaticelectricitydamagetotheCCDchipTCD1208AP.ThispaperprimarilysolvestheproblemoftraditionaldetectioncircuitsbetweentheODandSSinatheorylevel:thepower-onandthefasttransientofESD(Electro-Staticdischarge)willbothturntheNMOSon.InadditionthispaperalsocarriesoutthelayoutdesignoftheESDprotectioncircuitforeachpin,andintroducesthelayoutdesignskills.WealsofocusesonstudyingthedelayofESDprotectioncircuitunderCCDhigh-frequencysignalsinput.Firstly,wecompletedtheestablishmentofequivalentcircuit.thenestablishingthemathematicalmodeloftheRCdelaywhentheCCDchipESDprotectionisloadedonit.lastly,calculatingtheRCdelaybyusingmathematicalsoftwareMATLAB.Accordingtothedesignrequirements,thisdelaycannotbemorethan20ns.KeyWords:CCDchipelectrostaticprotectiondesigntheestablishmentofthemathematicalmodelofI/Odelay目錄第1章緒言11.1研究背景及意義11.2國內(nèi)外的研究現(xiàn)狀11.3本論文研究的問題2第2章CCD芯片TCD1208AP的原理32.1TCD1208AP的管腳介紹32.1.1和的功能介紹42.1.2SH管腳的功能介紹52.1.3RS管腳的功能介紹52.1.4OS和DOS管腳的功能介紹62.1.5OD和SS以及NC管腳的功能介紹62.2TCD1208AP的技術(shù)指標(biāo)72.3TCD1208AP的面積參數(shù)82.4本章小結(jié)9第3章CCD芯片TCD1208AP的靜電防護(hù)設(shè)計93.1靜電防護(hù)的方法93.1.1靜電的產(chǎn)生93.1.2靜電保護(hù)的原理93.1.3片上ESD單元設(shè)計的幾種方法113.2片上ESD保護(hù)電路的設(shè)計123.2.1CCD芯片ESD保護(hù)電路的設(shè)計考量123.2.2、、SH、RS管腳保護(hù)電路的設(shè)計123.2.3SS與OD以及NC管腳的ESD偵測保護(hù)電路的設(shè)計133.2.4DOS和OS的ESD保護(hù)電路的設(shè)計223.3ESD保護(hù)電路的版圖設(shè)計233.3.1片上ESD電路的制造流程233.3.2ESD基礎(chǔ)器件的版圖介紹233.3.3CCD芯片各個管腳的ESD電路的版圖設(shè)計293.4本章小結(jié)32第4章寄生參數(shù)的提取及分析334.1ESD等效RC濾波電路的建立334.1.1PN結(jié)電容介紹4.1.2PN節(jié)勢壘電容的計算34.1.3ESD等效電路的建立344.2RC延時的估算374.2.1ESD電路產(chǎn)生的RC延時公式的推導(dǎo)374.2.2ESD電路版圖寄生參數(shù)的提取和計算394.3CCD全芯片ESD保護(hù)的版圖設(shè)計404.4ESD保護(hù)電路版圖的驗證424.4.1版圖的設(shè)計規(guī)則驗證424.4.2版圖的LVS驗證424.5本章小結(jié)43總結(jié)47致謝48參考文獻(xiàn)49西南科技大學(xué)本科生畢業(yè)論文PAGE50第一章緒言1.1研究背景及意義靜電泄放有四種類型：人體放電模式、機(jī)器放電模式、器件充電模式、電場感應(yīng)模式，本論文探討的是人體放電模型，以下所提到的靜電都是人體模型，其安全值取的是4000V。它廣泛存在于我們?nèi)粘５纳钪校谛酒闹圃?、運(yùn)輸和使用過程中芯片的內(nèi)外會積累一定的電荷，這些電荷會瞬間進(jìn)入芯片內(nèi)部，超過的電子元件是由ESD引起的，很多IC設(shè)計公司已經(jīng)把靜電防護(hù)上升到戰(zhàn)略的高度。當(dāng)我們的人體或者其它的物體觸碰到光電集成器件CCD芯片TCD1208AP的管腳時就會產(chǎn)生ESD現(xiàn)象，TCD1208AP的管腳連接著復(fù)位柵、轉(zhuǎn)移柵、時鐘脈沖等結(jié)構(gòu)，靜電防護(hù)顯得尤為重要。如圖1—1所示：溝阻溝阻溝阻P-SI柵氧圖1—1MOS電容器這些結(jié)構(gòu)中柵氧的厚度很薄且脆弱，所以極易受到靜電的沖擊，在靜電發(fā)生過程中瞬間的高壓會對光電集成器件薄弱的柵氧產(chǎn)生不可恢復(fù)性的破壞作用，從而使芯片失效淪為廢品，給企業(yè)帶來巨大的損失。這個時候為其設(shè)計可消耗ESD事件產(chǎn)生的能量的保護(hù)機(jī)構(gòu)成為一個重要的課題，保護(hù)CCD芯片免受靜電的影響，提高CCD芯片的成品率。1.2靜電防護(hù)的國內(nèi)外研究現(xiàn)狀當(dāng)今集成電路發(fā)展突飛猛進(jìn)，隨著特征尺寸的減少，柵氧層厚度越來越薄，而外部環(huán)境的ESD電壓并沒有發(fā)生變化，所以芯片的成品率受到了威脅，面對這個問題國內(nèi)外很多科研機(jī)構(gòu)和高等院校對這個問題進(jìn)行了研究，包括臺灣交通大學(xué)、中國清華大學(xué)、美國中佛羅里達(dá)大學(xué)、美國IBM公司、美國INTEL公司等。美國加州大學(xué)河畔分校主要研究的方向是硅基射頻片上ESD防護(hù)技術(shù)，美國中佛羅里達(dá)大學(xué)主要研究的是高壓工藝下的ESD防護(hù)技術(shù)，中國清華大學(xué)研究的是基本ESD防護(hù)器件的電路級建模，美國IBM公司主要研究的是納米工藝上的片上ESD防護(hù)技術(shù)，CCD芯片是由集成電路工藝制造而來，所以面對同樣的一個問題，針對ESD對CCD芯片TCD1208AP的影響，本論文從理論上提出消除靜電的方案。1.3本論文研究問題本論文主要研究的是人體模型的靜電防護(hù)，針對此種靜電對CCD芯片TCD1208AP的破壞作用，本論文研究的對象是片上防護(hù)技術(shù)，本論文設(shè)計出可消耗ESD事件產(chǎn)生的能量保護(hù)的機(jī)構(gòu)，主要研究以下幾個問題：第三章：完成CCD芯片TCD1208AP的ESD保護(hù)電路的設(shè)計及其版圖設(shè)計，著重從理論上解決電源和地之間的ESD偵測電路中的一個共同的缺點：任何快速瞬變（包括電源這樣的瞬變）都可以觸發(fā)導(dǎo)通進(jìn)而損壞含有連接電源管腳的GGNMOS結(jié)構(gòu)的集成電路。第四章：從版圖上提取寄生參數(shù)，建立數(shù)學(xué)模型分析ESD保護(hù)電路產(chǎn)生的RC延時，看是否設(shè)計達(dá)到了CCD芯片的技術(shù)指標(biāo)。第二章CCD芯片TCD1208AP的原理日本TOSHIBA公司生產(chǎn)的線陣CCD產(chǎn)品TCD1208AP。它具有2160個像元，像元尺寸及間距為14μm×14μm，靈敏度高，暗電流低，工作電壓為單一的5V，為二相輸出的線陣CCD器件，是早期TCD142D的改進(jìn)型。主要用于通信傳真、圖像掃描、光學(xué)字符閱讀機(jī)等場合。TCD1208AP采用二相驅(qū)動脈沖(5V)工作，時序脈沖驅(qū)動電路提供四路工作脈沖(5V)：光積分脈沖SH，電荷轉(zhuǎn)移脈沖F11、F12，輸出復(fù)位脈沖RS，下面介紹一下它的原理。2.1TCD1208AP各個管腳的功能介紹圖2-1TCD1208AP的管腳圖2-1TCD1208AP的管腳其管腳功能如表2-1所示：PIN腳PIN腳功能工作電壓（6）時鐘脈沖15V（19）時鐘脈沖25VSH（21）轉(zhuǎn)移柵5VRS（4）復(fù)位柵5VOS（1）信號輸出3V-4.5VDOS（2）補(bǔ)償輸出3V-4.5VOD（3）電源5VSS（22）地0VNC未連接0V表2-1：TCD1208AP的管腳介紹表2-1：TCD1208AP的管腳介紹2.1.1和的功能介紹和是時鐘脈沖和它們的時序關(guān)系如圖2-2所示圖2-2:圖2-2:和的時鐘脈沖關(guān)系和管腳連接的是轉(zhuǎn)移脈沖，在它們的配合之下就可以完成對信號電荷的轉(zhuǎn)移，當(dāng)為高電位時為低電位，此時信號電荷存儲在下的勢阱中。當(dāng)由高電位變?yōu)榈碗娢?，由低電位變?yōu)楦唠娢粫r，由于的勢阱比下的勢阱高，所以下的電荷就會向下的勢阱轉(zhuǎn)移，最終電荷儲存在了勢阱下，這就完成了對電荷的轉(zhuǎn)移，經(jīng)過一個時鐘周期信號電荷就向右移動一個位置。2.1.2SH管腳的功能介紹SH的管腳是連接的轉(zhuǎn)移柵，轉(zhuǎn)移柵的作用是將光敏元中的信號電荷轉(zhuǎn)移到模擬移位寄存器中，當(dāng)SH為低電位時光敏元和移位寄存器之間由溝阻隔開，當(dāng)SH為高電位是溝阻才能導(dǎo)通，電荷才能轉(zhuǎn)移到移位寄存器中，其過程如2-3所示模擬移位寄存器模擬移位寄存器電荷輸出電荷注入轉(zhuǎn)移柵轉(zhuǎn)移脈沖光敏元圖2-3線陣CCD器件的構(gòu)成2.1.3RS管腳的功能介紹RS管腳連接的復(fù)位柵，該CCD芯片采用“浮置擴(kuò)散輸出結(jié)構(gòu)”，其原理結(jié)構(gòu)如圖2-4所示：電容圖2-4信號電荷的檢測電容圖2-4信號電荷的檢測GNDP-SIFDRDR輸出VDD復(fù)位柵就是圖2-4中的，其所起的作用如下：當(dāng)為一定值的正電壓，在下面形成了耗盡層，使得于FD之間建立導(dǎo)電溝道，當(dāng)為高電位期間，點荷包存儲的電極下面，隨后復(fù)位柵RS加正的復(fù)位脈沖，使得FD區(qū)于RD區(qū)溝通，因為正幾十伏的直流偏執(zhí)電壓，則FD區(qū)的電荷被RD區(qū)抽走，復(fù)位脈沖過后，兩區(qū)成夾斷狀態(tài)。之后轉(zhuǎn)變?yōu)榈碗娢黄湎旅娴碾姾砂ㄟ^OG下的溝道轉(zhuǎn)移到FD區(qū)，此時FD區(qū)的電位變化量為：）2.1.4OS和DOS管腳的功能介紹圖圖2-5：OS和DOS的補(bǔ)償放大電路0S為CCD芯片信號的輸出，DOS為補(bǔ)償輸出，為什么要補(bǔ)償輸出勒？OS和DOS的外圍電路如圖2-5所示，OS與DOS的外圍電路是由差分運(yùn)算放大器組成，OS和DOS從外圍電路的柵極輸入，根據(jù)差分運(yùn)放的性質(zhì)：對于完全對稱的差分放大電路來說，R1=R2，R3=R4，顯然兩管得漏極電位變化相同，因而輸出電壓為零，所以對共模信號沒有放大能力。利用此性質(zhì)可以消除共模噪聲（溫度噪聲）對信號的影響，另外OS和DOS的信號輸出中疊加有復(fù)位期間的高電平脈沖和浮置電平，DOS的補(bǔ)償輸出通過差分運(yùn)放可以讓我們抑制浮置電平和復(fù)位高脈沖對信號的影響。2.1.5OD和SS以及NC管腳的功能介紹OD為芯片的電源，SS為芯片的地，所有的NC都連接到SS電位上。在對這些管腳有了一定的了解之后，才能更好的為芯片提供靜電保護(hù)設(shè)計。提出了我們對CCD芯片TCD1208AP的ESD保護(hù)電路的設(shè)計考量2.2TCD1208AP的技術(shù)指標(biāo)首先我們來看一下電壓指標(biāo)要求，如下表所示符號最小值典型值最大值單位4.555.5V4.555.5V4.555.5V4.555.5V表2-2：CCD的電壓技術(shù)指標(biāo)表2-2：CCD的電壓技術(shù)指標(biāo)接下來我們看一下對各種時序脈沖如2-6圖所示圖2-6CCD芯片的各種時序脈沖圖2-6CCD芯片的各種時序脈沖對各種脈沖時間參數(shù)要求如下表所示符號最小值典型值最大值單位t1t50100nst2t4050nst35001000nst6t7060100nst8t10020nsT940250nsT11230nst12t13150ns表2-3CCD芯片各種脈沖的時間指標(biāo)表2-3CCD芯片各種脈沖的時間指標(biāo)在對芯片進(jìn)行靜電防護(hù)設(shè)計時，由于寄生RC的存在組成了RC濾波電路，會產(chǎn)生一個RC延時，在進(jìn)行靜電防護(hù)設(shè)計時這個RC延時不能超過t2、t4、t6t7、t8、t10的最大值，否則會對CCD芯片性能產(chǎn)生較大的影響，所以這是我們在進(jìn)行靜電防護(hù)設(shè)計時特別需要關(guān)注的。2.3TCD1208AP芯片面積參數(shù)圖2-7芯片的面積參數(shù)圖2-7芯片的面積參數(shù)由圖可知該TCD1208AP的長度是30.3mm，寬度為9.65mm，芯片管腳與管腳之間的距離為2.54mm。了解了面積參數(shù)之后，為接下來我們進(jìn)行版圖設(shè)計提供了參考。2.4本章小結(jié) 本章介紹了CCD芯片TCD1208AP的原理，包括電荷的存儲、轉(zhuǎn)移、檢測。也得到了芯片的面積資料和技術(shù)指標(biāo)：電壓要求和時序脈沖的時間要求。從而提出了我們在CCD芯片靜電防護(hù)設(shè)計上I/O延時和面積的要求。第三章CCD芯片TCD1208AP的靜電防護(hù)設(shè)計3.1靜電防護(hù)的方法集成電路中ESD問題的解決主要有三種方法：1、避免ESD的發(fā)生2、片外專用器件3、片上ESD防護(hù)單元設(shè)計。在我們自然界中基本上不能避免靜電的發(fā)生，而第二種方法要占用系統(tǒng)級資源，所以我們采用第三種方法。即設(shè)計片上ESD防護(hù)單元。3.1.1靜電的產(chǎn)生靜電廣泛的存在于我們的生活之中，人們在移動、搬運(yùn)等過程中會產(chǎn)生摩擦，在摩擦的過程中會改變正、負(fù)電子量，這些正、負(fù)電子量在累計到適當(dāng)量時，當(dāng)兩對象接近其電位或能量不同即會有釋放的動作，這就是靜電釋放。靜電可以說是無處不在，任何兩個物體摩擦都可能產(chǎn)生靜電，而帶有靜電的物體接觸到金屬管腳會產(chǎn)生瞬間的高壓放電，會經(jīng)金屬管腳影響內(nèi)部電路，靜電放電所引起的損害，是造成電子系統(tǒng)失效的最大的潛在原因。本論文探討的是人體模型的靜電，以下所提到的靜電都是人體模型，其安全值取的是4000V。3.1.2靜電保護(hù)的原理首先介紹一下芯片TCD1208AP（如圖2-1所示）的若干種ESD放電路徑：1、SS接地，正或負(fù)的ESD電壓出現(xiàn)在該I/O腳對SS腳放電，此時OD與其它腳皆懸空。2、OD接地，正或負(fù)的ESD電壓出現(xiàn)在該I/O腳對OD腳放電，此時SS與其它腳皆懸空。3、I/O腳接地，正或負(fù)的ESD電壓出現(xiàn)在某一I/O腳，此時所有的OD腳和SS腳皆懸空。針對ESD的放電特點提出了ESD保護(hù)電路，其必須全方位的考慮如上所述的ESD放電的各種組合，一個全芯片的ESD防護(hù)電路如3-1所示：圖3-1：全芯片的ESD保護(hù)電路圖圖3-1：全芯片的ESD保護(hù)電路圖它由INPUT的ESD保護(hù)電路和OUTPUT的ESD保護(hù)電路和VDD以及GND的ESD保護(hù)電路組成。當(dāng)從INPUTPAD來一個正的ESD電壓時，ESD電路會導(dǎo)通從而提供了ESD放電路徑，以免ESD電流流入IC內(nèi)部電路造成損傷，但當(dāng)芯片正常工作時這些ESD保護(hù)電路又處于不工作狀態(tài)，不影響芯片的正常工作。ESD電路的原理如3-2圖所示圖3-2ESD保護(hù)電路的原理圖3-2ESD保護(hù)電路的原理ESD保護(hù)電路運(yùn)用了二極管的反向擊穿特性如3-3圖所示，圖3-3：一個普通二極管的伏安特性曲線

圖3-3：一個普通二極管的伏安特性曲線當(dāng)PAD來一個信號電壓時，由于信號電壓不可能比VDD大比GND小，所以二極管都不會導(dǎo)通，當(dāng)PAD來一個ESD電壓時，由于電壓比較大，二極管被反向擊穿（擊穿電壓一般為負(fù)幾伏到幾十伏之間）而導(dǎo)通，避免電流在芯片內(nèi)部流過，因為二極管的正向?qū)妷簽?.7伏左右，所以其電位會被鉗位在GND-0.7到VDD+0.7伏之間，從而保護(hù)了芯片內(nèi)部電路。3.1.3片上ESD單元設(shè)計的幾種方法下面介紹ESD設(shè)計主要幾種方法：1、齊納箝位：理想的齊納管施加的正箝位電壓應(yīng)等于其反向擊穿電壓，大大多數(shù)齊納二極管包含足夠的內(nèi)部串聯(lián)電阻，從而使得箝位電壓遠(yuǎn)大于理想值，這些電阻能將ESD能量分散到大量的硅中，實際增加了齊納管的穩(wěn)定性。2、兩級齊納箝位：單級齊納箝位可以使ESD的瞬間值從幾百伏甚至上千伏降低到幾十伏，在第一級保護(hù)后面串聯(lián)第二級保護(hù)可以提供足夠的箝位保護(hù)柵氧薄氧層，第一級和第二級之間的電阻限制了流過D2的電流，使第二級齊納管將柵氧電壓限制在安全水平，但該電阻的加入會限制柵電壓的轉(zhuǎn)換速率，可能影響某些高速應(yīng)用。3、箝位：這種結(jié)構(gòu)使用NPN晶體管集電結(jié)擊穿箝位正ESD瞬變的ESD電路，重?fù)诫s發(fā)射結(jié)的雪崩擊穿電壓比輕摻雜集電極低很多，因為擊穿電壓低所以工作在反向放大模式的晶體管是極佳的低壓ESD器件。這種結(jié)構(gòu)除了具有相對較高的擊穿電壓，還能夠輕松承受2KV的ESD電壓，但是此種結(jié)構(gòu)具有回跳特性不能安全地保護(hù)工作在等于或大于其維持電壓條件下的低阻管腳。4、柵接地NMOS箝位：使用GCNMOS結(jié)構(gòu)，ESD事件過程中快速上升的電壓將能量耦合到電容上，從而開啟NMOS晶體管，這個過程減小了觸發(fā)晶體管導(dǎo)通所需的峰值電壓并且確保了器件所有部分相對均勻的導(dǎo)通。但任何的快速瞬變觸發(fā)導(dǎo)通，只要電源和電路連接，電源線就會發(fā)生這樣的瞬變，可以輕易的損壞含有連接電源管腳GCNMOS結(jié)構(gòu)的集成電路。5、橫向SCR箝位：這種結(jié)構(gòu)極其穩(wěn)定，ESD包含的能量不足以破壞典型SCR結(jié)構(gòu)。但這種結(jié)構(gòu)的觸發(fā)電壓通常太大而不能有效保護(hù)低電壓CMOS電路，速率觸發(fā)SCR箝位可以提供絕佳的保護(hù)，但是與所有的速率觸發(fā)機(jī)構(gòu)相同，它們不能用于正常工作過程中經(jīng)歷瞬變的管腳。3.2片上ESD保護(hù)電路的設(shè)計ESD靜電防護(hù)設(shè)計我們選擇SMIC的0.35um工藝。我們把TCD1208AP管腳分為三類：1、連接到柵端的、、SH、RS管腳。2、信號輸出的OS和DOS連接到槽區(qū)的管腳。3、電源OD和地SS以及連接到SS的NC管腳。同類的管腳我們采用相同的ESD保護(hù)電路。3.2.1CCD芯片ESD電路的設(shè)計考量我們根據(jù)第二章CCD芯片TCD1208AP的技術(shù)資料提出了三點靜電防護(hù)時的設(shè)計考量。1、為芯片提供高效的放電路徑傳遞任何靜電放電ESD保護(hù)的壓力2、在正常工作時（即傳遞信號時）保持非活動狀態(tài)，即ESD電路結(jié)構(gòu)不影響正常的芯片功能3、ESD設(shè)計要產(chǎn)生可接受的I/O延時3.2.2、、SH、RS管腳保護(hù)電路的設(shè)計首先來看第一類、、SH、RS管腳（管腳是連接在柵端）的ESD保護(hù)電路如圖3-4，即使很大的保護(hù)二極管內(nèi)部串聯(lián)電阻也會超高10歐姆。一個2KV的HBM（人體模型的靜電）其所示沖擊產(chǎn)生的峰值大約為1.3A，進(jìn)而在二極管的串聯(lián)電阻上產(chǎn)生幾十伏的壓降，這些ESD誘發(fā)瞬變可以毀壞一個薄柵氧化層。雖然二極管自身不能保護(hù)柵極介質(zhì)，但它可以使ESD的瞬間峰值電壓從幾百伏甚至上千伏降低到幾十伏，在第一級保護(hù)機(jī)構(gòu)后面串聯(lián)第二級保護(hù)機(jī)構(gòu)可以提供足夠的箝位保護(hù)柵氧層。如圖3-4中的電路原理顯示了兩級ESD箝位的設(shè)計，第一級保護(hù)機(jī)構(gòu)將焊盤電壓箝位在可能是100v的最大電壓，第二級保護(hù)機(jī)構(gòu)通過串聯(lián)限流的電阻R連接到焊盤上，R的存在限制了流過第二級保護(hù)機(jī)構(gòu)的電流，使第二級保護(hù)機(jī)構(gòu)將柵氧電壓限制在安全水平。所以我們、、SH、RS管腳選擇如圖3-4的ESD保護(hù)電路結(jié)構(gòu)，源端和柵連接，襯底和漏端就構(gòu)成了一個二極管，ESD電流通過漏端流向襯底。圖3-4：、、SH、RS圖3-4：、、SH、RS管腳的ESD保護(hù)電路圖ESD保護(hù)電路參數(shù)的確定：R我們選取200歐姆左右，采用的是N型電阻，管子的尺寸：根據(jù)工藝庫的DESIGNRULER可知：上面的兩個P管T1和T2都是由20個管子并聯(lián)而成，它們每個管子的尺寸如下：W=40um,L=0.55um，下面兩個N管T3和T4是由20個管子并聯(lián)而成，它們每個管子的尺寸如下：W=40um,L=0.55um。這些尺寸是FOUNDRY廠提供可以承受4000VESD電壓的最小尺寸。3.2.3SS與OD以及NC管腳ESD保護(hù)電路的設(shè)計接下來是SS和OD以及NC管腳的ESD保護(hù)電路，這三個管腳的靜電保護(hù)比較重要，如圖3-5所示圖3-5：腳對腳的ESD電壓放電路徑圖圖3-5：腳對腳的ESD電壓放電路徑圖一正ESD電壓加到CCD的某一輸入腳，而CCD的另一輸出腳相對接地，這ESD電壓在輸入腳上可能造成該輸入腳上的ESD防護(hù)用二極管Dn1擊穿來旁通ESD電流到懸空中的SS電源線上，該ESD電流再經(jīng)由輸出腳NMOS的寄生二極管Dn2而流出IC到地去。但是，在Dn1擊穿前，該ESD電流會先經(jīng)由該輸入腳的另一ESD防護(hù)用二極管Dp1而對懸空中的OD電源線充電，而懸空中的SS也會因輸出腳接地而被Dn2偏壓在接近地的電壓準(zhǔn)位。因此，發(fā)生在一輸入腳對另一輸出腳的ESD電壓會轉(zhuǎn)變成跨在OD與SS電源線間的ESD過壓壓迫(overstress)。如果這個電壓不能有效且快速的進(jìn)行泄放，這ESD電流會隨著OD與SS電源線而進(jìn)入CCD的內(nèi)部電路中，而造成CCD內(nèi)部損傷，但輸入腳與輸出腳的ESD防護(hù)電路仍完好無缺。ESD造成CCD的內(nèi)部損傷可能會使OD對SS的漏電增加，這內(nèi)部損傷要藉由反復(fù)的FunctionTest才有可能找到被ESD破壞的地方，而且ESD造成內(nèi)部破壞的地方是一非常隨機(jī)的現(xiàn)象，很難去防范。為了有效的防上述的情況，我們必須在OD和SS之間做一個有效的ESD電路。其電路圖如3-6所示圖3-6：OD和SS之間加入偵測電路圖3-6：OD和SS之間加入偵測電路如虛線框所示一靜電放電偵測電路被加入，一基于RC常數(shù)的的控制電路被設(shè)計用來控制該NMOS器件的柵極。當(dāng)有ESD過壓壓迫出現(xiàn)跨在OD與SS電源線上時，該靜電放電偵測電路會送出一正電壓把NMOS器件導(dǎo)通來旁通掉ESD放電電流。由于該NMOS元件是藉由其柵極控制而導(dǎo)通，因而具有極低的導(dǎo)通電壓。當(dāng)內(nèi)部電路器件尚未因ESD電壓而擊穿之前，該NMOS器件就早已導(dǎo)通來旁通ESD放電電流了。這導(dǎo)通的NMOS器件在OD與SS之間成一暫時性的低阻抗?fàn)顟B(tài)，因此跨在OD與SS之間的ESD電壓能夠很有效地被箝制住，不會再造成內(nèi)部電路的損傷，但如圖3-6所示的偵測電路有一個共同的缺點：因為它們可以被電路中任何快速瞬變觸發(fā)導(dǎo)通，只要將電源與電路連接，電源線就會發(fā)生這樣的瞬變，這種情況稱為熱插撥事件，可以輕易的損壞含有連接電源管腳的GGNMOS結(jié)構(gòu)的集成電路，因為熱插撥事件中的轉(zhuǎn)換速率同ESD瞬變產(chǎn)生的轉(zhuǎn)換速率相似，針對上述的傳統(tǒng)的ESD偵測電路結(jié)構(gòu)的缺點進(jìn)行改進(jìn)以區(qū)分熱插撥事件和ESD瞬變。我們對虛線框內(nèi)的ESD偵測電路進(jìn)行改進(jìn)如圖3-7所示。圖3-7改進(jìn)后的ESD偵測電路圖3-7改進(jìn)后的ESD偵測電路該電路的優(yōu)點：1、ESD事件過程中快速上升的電壓將能量耦合到電容上，從而開啟NMOS晶體管，這個過程減小了觸發(fā)晶體管導(dǎo)通所需要的峰值電壓并且確保了器件所有部分相對均勻的導(dǎo)通2、當(dāng)POWERON的時候不會觸發(fā)NMOS管的導(dǎo)通，ESD電壓時卻能觸發(fā)NMOS管的導(dǎo)通，能對ESD電壓進(jìn)行有效的泄放。因為人體模型的ESD的放電過程會短到幾百豪微妙（ns），它會產(chǎn)生數(shù)安培的瞬間放電電流。一般MOS管的閾值電壓為0.7V，MOS管的柵氧擊穿電壓為20-40V。根據(jù)我們對ESD電壓要快速且有效的進(jìn)行泄放，我們提出的設(shè)計要求如下：1、當(dāng)POWERON的時候，不會使MOS管導(dǎo)通（導(dǎo)通電壓為0.7V）。2、當(dāng)ESD電壓來時使MOS管開啟但不能把MOS管的柵氧擊穿（SMIC0.35um工藝晶體管的擊穿電壓為20V-40V左右）。3、無論是從OD端還是從SS端來一個正的或負(fù)的靜電都能進(jìn)行有效的泄放。4、MOS管的過電流能力要大于3安培左右。5、MOS管得開啟時間要短到納秒級別，保證ESD電流快速徹底泄放。6、電容要不能被ESD電壓擊穿。我們首現(xiàn)要建立數(shù)學(xué)模型，圖3-7的電阻電容部分等效電路為如圖3-8所示圖圖3-8：等效電路圖R1R2這點的電位為U++—+E電容SSSS接下來我們要進(jìn)行復(fù)頻率分析，電容的時域為如圖3-9所示圖圖3-9：電容的時域圖3-10：電容的復(fù)頻率（電壓源型）電容原件的電壓于電流的時域關(guān)系為式3-1：（3-1）將上式兩邊取拉式變換得3-2式：（3-2）因為初始電壓為零所以所以其復(fù)頻率模型為圖3-10所示電阻的時域為如圖3-11，其復(fù)頻率模型如圖3-12所示。圖3-1圖3-11：電阻的時域RR圖3-12：電阻的復(fù)頻域最后我們得到3-8所示電路的復(fù)頻域模型為圖3-13所示:R=R1+R2R=R1+R2==+圖3-13：ESD偵測電路的復(fù)頻率模型我們先考慮熱插撥事件偵測電路的影響，=所以=由圖3-13可知可得式3-3和3-4：-=（3-3）=R（3-4）所以上兩式解得式3-5：=（3-5）反解得：（3-6）在進(jìn)行拉不拉斯反變換：=，MOS管柵端的電壓為式3-7：（3-7）同理當(dāng)考慮ESD瞬變時=，所以=，MOS管柵端的電壓為式3-8：（3-8）(3-9)(3-10)根據(jù)我們的設(shè)計要求所以滿足下面兩個公式：(3-9)(3-10)=時一個減函數(shù)，隨著時間的推移其值會成指數(shù)減小，所以我們考慮當(dāng)達(dá)到最大值時都不能把MOS管擊穿，那么MOS管的柵端就是安全的。1、對于熱插播事件=，即U最大電壓為5V，我們設(shè)計R2為200歐姆，在柵端加一個R3=200歐姆的電阻（當(dāng)從SS來一個ESD電壓時MOS管柵端也能夠承受靜電的沖擊），R1設(shè)計為39800歐姆，如圖3-7此時MOS管柵端的電壓為，低于MOS管得開啟電壓0.7V，所以不會使電源和地短路。當(dāng)電源穩(wěn)定時一直是5V由于電容的存在不會有電流通過，MOS管柵端的電壓變?yōu)榱恪５竭_(dá)了第個一設(shè)計要求。如圖3-13由=，的最大電壓為4000v，最大電流為，我們?nèi)2為200歐姆，此時MOS管柵端的最大電壓為,所以不會把管子?xùn)叛鯎舸?。而且MOS管子會開啟，會瞬間把OD和SS導(dǎo)通從而把兩者之間的電位基本拉平。保護(hù)了CCD芯片內(nèi)部的電路。達(dá)到了第二個設(shè)計要求。3、當(dāng)從VDD端來一個4000V的靜電時或者SS端來一個負(fù)的4000V靜電電壓時，如第二點所述，MOS管會開啟能把OD和SS之間的靜電電壓拉平。當(dāng)從OD端來一個4000V的負(fù)的靜電時或者SS端來一個正的4000V的靜電電壓時，N型MOS管得P型襯底和MOS管N型漏端構(gòu)成了一個正向?qū)ǖ亩O管，二極管的正向?qū)妷阂话銥?.7V左右，所以在OD和SS之間產(chǎn)生0.7V的電壓，但是不會破壞CCD芯片里面的器件，所以該結(jié)構(gòu)能夠抵御各種類型的靜電。4、MOS管的過電流能力要大于3安培，我們查工藝庫的資料可知，如果按照最小尺寸0.5um來做的話，過電流能力為，所以我們就可以推出管子的寬度為：um。所以管子的尺寸為W=um，L=0.5um,可以把管子分割成20個W=240um,L=0.5um的NMOS管并聯(lián)。5、MOS管得開啟時間主要受到MOS電容的影響，MOS管電容模型為如圖3-14所示nnnn圖3-14：MOS管的電容模型柵和溝道之間的氧化層電容,襯底和溝道之間的耗盡層電容兩個電容都是串聯(lián)，所以總的電容為,一般是一個很小的值，所以我們可以把總的電容，，我們查閱SMIC的0.35工藝文件即可知道，從而計算出，最后我們要計算如圖3-7中當(dāng)來一個4000V的ESD電壓時，MOS管柵端到達(dá)0.7V時所需要的時間，其電路等效模型為如圖3-15所示：圖3-15圖3-15：所示ESD放電時的等效電路圖由圖3-15所示的電路可以得出三個公式：（3-11）（3-12）（3-13）由這三個公式可以解出得到式3-14：（3-14）經(jīng)過變換可得式3-15：（3-15）對兩邊同時積分可得：,因為t=0時候，U1=0所以m=反解得到t為式3-16：t=（3-16）U1=0.7V,帶入可得：t=0.009C=，遠(yuǎn)遠(yuǎn)小于幾百毫微秒，達(dá)到了第五個要求。6、我們確定電容的值，由，可知在隨著時間的推移電容兩端的電壓，經(jīng)過我們的計算ESD的泄放電流的時間t是ns級別的數(shù)值，SMIC的0.35um集成電路工藝中大多數(shù)的不會超過幾百PF，考慮到面積問題，所以電容我們?nèi)?0PF,那么，所以，所以電容兩邊的電壓趨近于零，電容在此種狀態(tài)下相當(dāng)于一根導(dǎo)線，不會有被ESD電壓擊穿的危險，達(dá)到了六個要求。3.2.4DOS與OS以及NC管腳的ESD偵測保護(hù)電路的設(shè)計接下來是DOS和OS管腳的ESD保護(hù)電路，因為它們都沒連接在柵端，所以我們可以采用一級保護(hù)結(jié)構(gòu)，如果小型槽區(qū)（或者特別易受硅化影響的槽）可能需要一個50-200歐姆的串聯(lián)限流電阻。如圖3-16所示：圖圖3-16：OS和DOS的ESD保護(hù)電路圖根據(jù)DESIGNRULER可知，它們的尺寸如下：上面的一個P管是由20個管子尺寸如下：W=40um,L=0.55um并聯(lián)而成，下面的N管是由20個管子尺寸如下：W=40um,L=0.55um并聯(lián)而成，由第二章圖2-5可知OD和DOS連接到差分運(yùn)放的柵極不會產(chǎn)生電流，所以R的基本不會影響信號的輸出，R的值我們?nèi)?00歐姆。這些尺寸是FOUNDRY廠提供可以承受ESD電壓的最小尺寸。3.3ESD保護(hù)電路的版圖設(shè)計3.3.1片上ESD電路的制造流程集成電路制造的流程如下：根據(jù)用途要求確定系統(tǒng)總體方案根據(jù)用途要求確定系統(tǒng)總體方案電路設(shè)計工藝設(shè)計版圖設(shè)計（產(chǎn)生GDSII數(shù)據(jù)）生成PG帶制作掩模版工藝流片版圖設(shè)計是連接電路設(shè)計和制造兩個環(huán)節(jié)的橋梁。3.3.2ESD基礎(chǔ)器件的版圖介紹我們運(yùn)用CANDENCE軟件所畫的版圖，其實際意義代表的是掩膜版，然后運(yùn)用半導(dǎo)體工藝把我們的電路集成到硅上。1、基礎(chǔ)器件PMOS管的版圖介紹PMOS管的版圖及其剖面圖如圖3-17所示：圖3-17ESD器件中PMOS管的版圖及對應(yīng)的剖面圖圖3-17ESD器件中PMOS管的版圖及對應(yīng)的剖面圖由圖可知PMOS管的版圖由NW（注入層）、AA（有源區(qū)層）、SP（注入層）、GATE(多晶硅層)、M1(第一層金屬)、CT(接觸空)、SAB層（硅化阻擋層）組成。漏端的寬度比源端寬得多因為ESD電流主要通過漏端和襯底之間構(gòu)成的反偏PN二極管泄放。2、基礎(chǔ)器件NMOS管的版圖介紹NMOS管的版圖及其剖面圖如圖3-18所示：圖3-18ESD器件中PMOS管及對應(yīng)的剖面圖圖3-18ESD器件中PMOS管及對應(yīng)的剖面圖NMOS管由AA（有源區(qū)層）、SN（注入層）、GATE(多晶硅層)、M1(第一層金屬)、CT(接觸空)、SAB層（硅化阻擋層）組成。漏端的寬度比源端寬得多因為ESD電流主要通過漏端和襯底之間構(gòu)成的反偏PN二極管泄放。在制造ESD的MOS管器件過程中有一個步驟叫做硅化，其步驟如圖3-19所示：圖3-19：硅化工藝的步驟硅多晶硅圖3-19：硅化工藝的步驟硅多晶硅氧化層第一步：接觸孔氧化物去除鉑第二步：淀結(jié)鉑硅化物第三步：燒結(jié)第四步：刻蝕鉑氧化層硅化物如上所示的步驟可知硅元素可以和很多金屬發(fā)生反應(yīng)，包括鉑、鈦、鈷和鎳，形成成分確定的化合物，這些硅化物能形成低阻歐姆接觸，硅化會把所有的多晶體變成低阻材料，這在ESD電路中是不希望的，如3-4圖所示，MOS管要抵抗高的ESD電壓，在管子的漏端必須有一定的電阻才能抵擋，所以我們的MOS管的漏端是不需要硅化的以增加電阻。所以在MOS管的漏端增加了SAB層，阻止該區(qū)域被硅化。這就是SAB掩膜層的作用。3、基礎(chǔ)器件N型電阻的版圖介紹圖圖3-20ESD器件N型電阻版圖及其剖面圖由圖可知，N型電阻由端頭的AA(有源區(qū))、SN（注入層）、RESAA(電阻的標(biāo)示層)、CT(接觸空)、M1（第一層金屬）、V1(連接第一層金屬和第二層金屬之間的通孔)、M2（第二次金屬），由剖面圖可知它是運(yùn)用了N型硅作為電阻。N型電阻運(yùn)用于ESD器件，因為它們與襯底構(gòu)成了寄生二極管也可以起到箝位的作用。4、基礎(chǔ)器件NW型電阻的介紹N阱電阻的版圖如圖3-21所示：圖圖3-21N阱電阻的版圖及其剖面圖由圖可知，NW電阻由NW（注入層）、RESNW(電阻的標(biāo)示層)、CT(接觸空)、M1（第一層金屬），端頭由NMoat區(qū)域構(gòu)成以減小電阻的誤差。由剖面圖可知NW作為它的電阻，在SMIC0.35工藝中NW的方塊電阻是很大的，所以在制作較大的電阻時我們采用NW電阻。在繪制N阱電阻版圖時候，要記住除非繪制圖形至少是阱深的兩倍寬，否則阱不能達(dá)到全部結(jié)深，由于被夾的阱區(qū)太薄，基區(qū)收縮N阱電阻尤其容易受這種效應(yīng)的影響，極端情況下，基區(qū)可能會成功地穿通整個狹窄的N阱電阻，使之開路。5、基礎(chǔ)器件PIP電容的版圖的介紹圖圖3-22：PIP電容及其剖面圖由圖可知PIP電容由GATE(第一層POLY)、P2（第二層PLOLY），中間是由二氧化硅構(gòu)成的電容的介質(zhì)，下極板接觸僅沿著一邊引出，接觸孔環(huán)繞整個結(jié)構(gòu)就可以降低下極板的串聯(lián)電阻。結(jié)電容和MOS電容都使用擴(kuò)散區(qū)作為它們的下極板。隔離擴(kuò)散電極的PN結(jié)會產(chǎn)生很大的寄生電容并限制了加在電容器上的最大電壓，如果兩電極都使用淀積材料，那么以上的限制都可以克服了，所以我們采用PIP電容。3.3.3CCD各個管腳的片上ESD電路的版圖設(shè)計一、、SH、RS管腳的ESD電路的版圖如圖3-23所示：圖3-22：圖3-22：、、SH、RS管腳的ESD電路的版圖容及其剖面圖圖圖3-23：、、SH、RS管腳的ESD電路的版圖二DOS和OS管腳的ESD保護(hù)電路的版圖如圖3-24所示：圖圖3-24：DOS和OS管腳的ESD保護(hù)電路的版圖它們的布局布線技巧：1、ESD的走線以及PAD都要修成多邊形，是因為靜電電壓大，導(dǎo)體尖端的電荷就會特別密集，尖端部分的電場就會特別強(qiáng)，如果不修成多邊形尖端放電就會出現(xiàn)，2、一級和二級保護(hù)電路之間的電阻我們可以把它拆分成四個的電阻并聯(lián)，以及OS和DOS管腳的ESD電路中的電阻拆分成四個的電阻并聯(lián)。這樣防止了ESD產(chǎn)生的大電流往一個電阻上擁擠，導(dǎo)致電流流通不暢而造成電阻損壞。3、我們采用N型電阻是因為它和襯底之間形成PN結(jié)，也起到一個箝位的作用。4、并聯(lián)的MOS管我們采用源漏共用以節(jié)省面積。5、ESD漏端的孔要遠(yuǎn)離柵，這樣會增加孔到柵的電阻，把能量耗散到電阻上，防止薄弱的柵被擊穿。6、在設(shè)計PAD時采用三層金屬，為了防止我們在打金線的時候出現(xiàn)扯皮的現(xiàn)象，防止在bonding的時候金屬被拉起來。7、不同層次的孔不能對著打，因為防止過大的電流直接流下引起電遷徙現(xiàn)象以及防止過刻蝕使上層的孔接觸不到下層的金屬。8、如3-23和3-24圖所示，漏端我們按照SMIC0.35工藝的ESD設(shè)計規(guī)則設(shè)計得很寬，因為ESD的電流大部分是由MOS管的漏端和襯底形成的反偏二極管泄放掉的，所以我們漏端設(shè)計得寬以容納ESD電流的通過。9、在設(shè)計ESD電路的版圖時，我們采用了雙層保護(hù)環(huán)的結(jié)構(gòu)：保護(hù)環(huán)環(huán)繞NMOS并連接到SS上，保護(hù)環(huán)環(huán)繞PMOS并接到VDD上，這樣收集襯底中的載流子。為了避免ESD產(chǎn)生的噪聲進(jìn)入襯底，噪聲一旦進(jìn)入襯底，它就會傳播到芯片的每一處，會嚴(yán)重影響CCD的正常工作。三OD和SS之間的偵測電路的版圖如圖3-25所示：圖圖3-25：OD和SS之間的偵測電路的版圖圖3-24：OD和SS之間的偵測電路的版圖圖3-24：OD和SS之間的偵測電路的版圖布局布線技巧：1、切割電容，使版圖接近正方形以節(jié)省面積。2、電容上面覆蓋第一層金屬，避免噪聲耦合到電容中。3、對覆蓋在電容上得金屬進(jìn)行切割，防止由于金屬面積過大，消除應(yīng)力不均的影響。3.4本章小結(jié)本章闡述了靜電的產(chǎn)生以及靜電防護(hù)的原理，分析了應(yīng)對ESD的常用措施，并根據(jù)要求設(shè)計了ESD保護(hù)電路，重點解決了OD和SS之間傳統(tǒng)偵測電路的缺點：熱插播事件和ESD都要觸發(fā)ESD偵測電路的導(dǎo)通。在進(jìn)行完電路的設(shè)計后，最后用CANDENCE軟件完成了各個管腳的版圖設(shè)計，并介紹了其中布局布線的技巧。第四章寄生參數(shù)的提取及分析由第二章可知CCD芯片TCD1208AP管腳、、SH、RS對脈沖的上升沿：t1、t5、t2、t4、t6、t7、t8、t10、t12、t13有較高的要求，如果由ESD電路產(chǎn)生的延時大于它們將會影響到CCD芯片的性能，所以我們要建立數(shù)學(xué)模型，ESD電路所產(chǎn)生的RC延時時多少是否符合我們的設(shè)計要求。4.1ESD等效RC濾波電路的建立4.1.1PNPN結(jié)的電容分為兩部分：勢壘電容和擴(kuò)散電容。當(dāng)所加的正向電壓升高時，PN結(jié)變窄，空間電荷區(qū)變窄，結(jié)中空間電荷量減少，相當(dāng)于電容放電。同理，當(dāng)正向電壓減小時，PN結(jié)變寬，空間電荷區(qū)變寬，結(jié)中空間電荷量增加，相當(dāng)于電容充電。加反向電壓升高時，一方面會使耗盡區(qū)變寬，也相當(dāng)于對電容的充電。加反向電壓減少時，就是P區(qū)的空穴、N區(qū)的電子向耗盡區(qū)流，使耗盡區(qū)變窄，相當(dāng)于放電，這個時候表現(xiàn)為勢壘電容。在PN結(jié)反向偏置時，少子數(shù)量很少，電容效應(yīng)很少，也就可以不考慮了。在正向偏置時，P區(qū)中的電子，N區(qū)中的空穴，會伴著遠(yuǎn)離勢壘區(qū)，數(shù)量逐漸減少。即離結(jié)近處，少子數(shù)量多，離結(jié)遠(yuǎn)處，少子的數(shù)量少，有一定的濃度梯度。正向電壓增加時，N區(qū)將有更多的電子擴(kuò)散到P區(qū)，也就是P區(qū)中的少子電子濃度、濃度梯度增加。同理，正向電壓增加時，N區(qū)中的少子空穴的濃度、濃度梯度也要增加。相反，正向電壓降低時，少子濃度就要減少，從而表現(xiàn)了電容的特性。這個時候表現(xiàn)為擴(kuò)散電容。4.1.2PN由于ESD在正常工作時，PN結(jié)二極管出于反偏狀態(tài)，所以此時的PN結(jié)電容表現(xiàn)出來的是勢壘電容，其計算方法如下：當(dāng)外加電壓有（的變化時，勢壘的寬度發(fā)生變化，使勢壘區(qū)寬度發(fā)生變化，使勢壘區(qū)中的空間電荷也發(fā)生相應(yīng)的的變化，如4-1圖所示：圖4-1：勢壘空間電荷 圖4-1：勢壘空間電荷 和雖然是由空間分布的電荷所構(gòu)成，但由于勢壘區(qū)總的寬度基本不變，所以可以將這些電荷看做是集中在勢壘區(qū)邊緣無限薄層中的面電荷。于是PN結(jié)就像一個普通的平行板電容器一樣，所以勢壘電容C可以簡單的表示為式4-1：（4-1）ESD結(jié)構(gòu)中的MOS管中的PN結(jié)結(jié)構(gòu)可以看作是突變結(jié)，根據(jù)勢壘電容的定義為式4-2：（4-2）（A代表等效平行板電容器的面積，代表空間電荷區(qū)在N區(qū)的長度，q代表的元電荷，代表的是N區(qū)得電荷濃度）由此可得：()（4-3）勢壘區(qū)寬度把其帶入平行板電容器公式即可得到勢壘電容為式4-4：(，ni為平衡載流子濃度)（4-4）因為相對V來說比較小所以，其中4.1.3ESD等效RC濾波電路管腳、、SH、RS的ESD電路為圖3-4所示，由于金屬的電阻可以忽略不計，第一級ESD保護(hù)電路產(chǎn)生的RC延時可以不計，我們只計算第二級ESD保護(hù)電路產(chǎn)生的RC延時，其電路圖如4-2所示：圖4-2：產(chǎn)生RC延時的電路圖4-2：產(chǎn)生RC延時的電路如圖4-2所示：MOS管的漏端和襯底構(gòu)成了一個二極管，我們用二極管的的高頻模型進(jìn)行分析。在高頻或開關(guān)狀態(tài)運(yùn)用時，考慮到PN結(jié)電容的影響，可以得到圖4-3所示的PN結(jié)高頻電路模型：圖4-3：二級管的高頻電路完整模型圖4-3：二級管的高頻電路完整模型其中rs表示半導(dǎo)體的電阻，rd表示結(jié)電阻，相比之下，當(dāng)PN結(jié)處于反向偏執(zhí)時，rd為反向電阻，其值很大，其推導(dǎo)過程如下：二極管的伏安特性關(guān)系式，取，可得微變電導(dǎo)，在常溫小，由表2-2可知時鐘脈沖的電壓為4.5v-5v之間，所以遠(yuǎn)遠(yuǎn)的大于，所以就有，由此可得，因為在信號來的時候，二極管處于反向偏執(zhí)狀態(tài)所以流過二極管的電流，所以rd趨于無窮大，相當(dāng)于斷路。擴(kuò)散電容很小，可以忽悠不計，這個時候主要表現(xiàn)為勢壘電容，所以最后我們得到二極管模型如圖4-4所示：圖4-4二極管的簡化模型圖4-4二極管的簡化模型有了二極管模型我們既可以對圖4-2所示的RC延時電路考慮寄生參數(shù)進(jìn)行等效電路的建立。由第三章3-4可知T2由n個相同尺寸的PMOS管子并聯(lián)形成，它們所形成的PN結(jié)的勢壘電容都為相同的C1，形成T4管的并聯(lián)的m個NMOS管的PN結(jié)的勢壘電容都為C2，在進(jìn)行LAYOUT設(shè)計時PAD到P點之間的電阻為R=200歐姆，P點到T2管漏端由于硅化阻擋所得的半導(dǎo)體寄生電阻為R1，同理我們也可以得到P點到T4管漏端由于硅化阻擋所形成的半導(dǎo)體寄生電阻，由于CT孔和接觸孔打得比較多所以它們產(chǎn)生的電阻可以忽略不計，所以接下來我們就可以得到圖4-2的等效寄生電路為圖4-5所示。圖圖4-5ESD等效寄生電路4.2RC延時的估算4.2.1ESD電路產(chǎn)生的RC延時公式的推導(dǎo) 由第二章的表2-2TCD1208AP的技術(shù)資料可知，它的電源為5V，我們要考慮P點的電位為電源的90%時所引起的RC延時對轉(zhuǎn)移柵和復(fù)位柵以及時鐘脈沖的影響，所以我們的問題轉(zhuǎn)化為：當(dāng)E=，P點達(dá)到4.5V時，所引起的RC延時是多少？ 接下來我們進(jìn)行數(shù)學(xué)建模，計算它的RC延時，在進(jìn)行數(shù)學(xué)建模時我們有個前提PN結(jié)相對于信號電壓的內(nèi)建電勢很小，所以可以當(dāng)做是零。由KVL定理可知：E=U+IR=（4-5）因為在時間內(nèi)，電路中任意橫截面上的平均電流等于電量的變化量，即，也就是說電流是電容C1上的電荷對時間t的導(dǎo)數(shù)，另根據(jù)電容的定義，Q=CU因此I=，另根據(jù)PN結(jié)電容的計算公式可知，其中（q為電子電荷量為庫倫，為約化濃度，對于單邊突變結(jié)，所以，對于MOS管的襯底和漏端構(gòu)成的二極管，漏端的摻雜濃度，遠(yuǎn)遠(yuǎn)大于襯底的摻雜濃度）。帶入可得式4-6：（4-6）對式4-6其進(jìn)行變形就可得到式4-7：（4-7）令，方程就變?yōu)椤Ｍ瑫r對兩邊積分就可得下式（4-8）因為t=0時，，所以常數(shù)項C=0，最后我們可得式4-9：（4-9）由第二章表2-2可知TCD1208AP的電源為5V，所以VDD=5V，V，代入式4-9最后可得接下來我們計算 ，令，上式就變味對上式進(jìn)行積分可得：，因為t=0時，所以，我們把U=4.5V代入公式可得(4-10)(4-11)綜上我們可以得到下面兩式：把上兩式帶入式4-5可得式4-12：(4-10)(4-11)（4-12）此式是我們計算RC延時的根據(jù)。4.2.2ESD電路版圖寄生參數(shù)的提取和計算由圖3-4所示：T2管由20個PMOS管并聯(lián)形成，T4管由20個NMOS管并聯(lián)形成，所以n=m=20，它們的尺寸都相等所以，其中,由圖3-4可知管子的面積。為約化濃度，對于單邊突變結(jié)，所以，對于MOS管的襯底和漏端構(gòu)成的二極管，漏端的摻雜濃度，遠(yuǎn)遠(yuǎn)大于襯底的摻雜濃度，由SMIC工藝庫資料查可知襯底摻雜濃度=，，最后算得。R=200歐姆，因為在ESD電路中MOS管漏端沒有硅化的，所以要計算R1和R2，需要察出的方塊電阻，由FONDRY廠提供的資料硅的方塊電阻為，硅的方塊電阻為，,由圖3-23我們量ESD器件PMOS管的漏端即CT孔到GATE邊緣的距離即為W=2.5um，有源區(qū)的寬度即為L=40um，所以R1=9歐姆。，同樣的方法我們量ESD器件NMOS管的漏端版圖的尺寸可知W=2.5um,L=40um，所以R2=6歐姆，最后我們所得提取的參數(shù)如下：(1)(2)(3),(4)把上面的參數(shù)帶入公式4-12：用MATALAB進(jìn)行計算，其代碼如下：symstR=200;R1=9;R2=8;m=20;n=20;K1=9.516*10^-8;K2=9.516*10^-8;F1=1+0.52*exp((1.41*t)/(R1*K1)); F2=1-0.52*exp((1.41*t)/(R1*K1));F3=exp((9*t)/(R2*K2))-1;F4=exp((9*t)/(R2*K2))+1;F5=n*R/(2*R1);F6=F5*(F1/F2)^2-F5+m*R/R2*(4.5-(4.5*F3/F4)^2)-0.5t=solve(F6,t)反解得到RC延時。基本達(dá)到了表2-3所示CCD對時序脈沖的要求，在加入ESD電路后不會影響CCD的正常工作。4.3CCD全芯片ESD保護(hù)的版圖設(shè)計在完成了各個管腳的ESD保護(hù)電路的版圖設(shè)計后，我們計算的I/O延時符合我們的TCD1208AP的要求，我們接下來就要把它們加載到CCD芯片上，如圖4-6所示：圖4-6圖4-6：CCD全芯片ESD電路的版圖如圖4-4所示：由圖2-7可知我們版圖內(nèi)部芯片即藍(lán)色部分的長度為30.2mm，寬度為9.65mm，各個PAD之間的距離為2.54mm。全芯片的ESD保護(hù)電路版圖，內(nèi)部一圈是CCD的OD即電源，外面一圈是CCD的SS即地，整個版圖由、、SH、RS管腳保護(hù)電路版圖（如圖3-23）、DOS和OS管腳的ESD保護(hù)電路的版圖（如圖3-24）、OD和SS以及NC之間的ESD偵測電路版圖（如圖3-25）組成。因為OD和SS線走得太長，會存在寄生的電阻和電容，如果該改良式的ESD偵測電路擺放的位置距離被ESD打到的輸入或輸出管腳太遠(yuǎn)就會出現(xiàn)ESD電壓不能有效泄放的現(xiàn)象，我們的解決方法是每隔1000-4000um的距離加一個ESD偵測電路，對OD和SS之間的ESD電壓能進(jìn)行有效而快速的泄放，這樣就能有效的消除雜散電容電阻的影響。4.4ESD保護(hù)電路版圖的驗證在進(jìn)行完版圖的設(shè)計后，需要對版圖進(jìn)行設(shè)計規(guī)則驗證（DRC）和版圖電路對比（LVS）。4.4.1版圖的設(shè)計規(guī)則驗證我們使用的驗證工具是PDRACULA，其步驟如下：一準(zhǔn)備工作(1)準(zhǔn)備好DRCcommandfile放在新建的check下。(2)設(shè)置好環(huán)境中的PATH以便運(yùn)行DRACULA(3)設(shè)置好DRCcommandfile中的PRIMARY和INDISK二導(dǎo)出gds文件(1)在CIW窗口下依次打開fileexportstreamout(2)在sreamout窗口下1、從“l(fā)ibrarybrouser”中選擇要sreamout的LAYOUT2、rundirectory欄設(shè)置DRC所在目錄3、outputfile欄設(shè)置版圖所在目錄(3)進(jìn)行DRC檢查1、PDRACLA2、/g規(guī)則文件.DRC3、/f4、5、按回車鍵，驗證開始6、根據(jù)版圖上的錯誤進(jìn)行修改4.4.2版圖的LVS驗證一準(zhǔn)備工作(1)將ndfile拷貝到新建的LVS目錄下(2)設(shè)置好lvs.cmd文件二導(dǎo)出GDSII文件(1)在CIW窗口下依次打開fileexportstreamout(2)在sreamout窗口下1、從“l(fā)ibrarybrouser”中選擇要sreamout的LAYOUT2、rundirectory欄設(shè)置LVS所在目錄3、outputfile欄設(shè)置在db所在目錄(3)導(dǎo)出網(wǎng)表1、在CIW窗口下依次打開fileexportCDL2、設(shè)置“CDLOUT”窗口，在“l(fā)ibrarybrouser”中選擇要導(dǎo)出的電路圖3、修改導(dǎo)出的網(wǎng)表(4)運(yùn)行LVS1、LOGLVS2、cir.sp3、con*要檢查的版圖的名字4、X5、PDRCULA6、/glvs.cmd7、/f8、9、vidrac.lvs查看結(jié)果三LVS檢查常遇到的問題和解決方法(1)如果出現(xiàn)unmathed項查看是否忘記加了DG標(biāo)示層(2)找器件的端點，首先看端點對應(yīng)是否準(zhǔn)確(3)如果遇到導(dǎo).SP失敗，則visi.log，查看原因，常見的錯誤原因是沒有checkandsave或者在標(biāo)記器件的尺寸單位出現(xiàn)了錯誤。完成了驗證后我們就可以把我們的數(shù)據(jù)發(fā)到FOUNDRY廠進(jìn)行制造。4.5本章小結(jié)本章完成了時鐘脈沖管腳的ESD電路等效RC濾波電路的建立，并建立了數(shù)學(xué)模型推導(dǎo)出了計算CCD芯片RC延時的公式，最后我們提取出了寄生參數(shù)，用MATLAB數(shù)學(xué)軟件計算出了符合要求的RC延時。最后我們把我們的各個管腳的ESD電路版圖加在了CCD芯片上，并用PDRACULA驗證工具完成了DRC和LVS?？偨Y(jié)本論文圍繞靜電對CCD芯片TCD1208AP的破壞作用，提出了片上靜電防護(hù)技術(shù)，根據(jù)管腳的功能設(shè)計了三類ESD防護(hù)電路，并完成了它們的版圖設(shè)計。在設(shè)計CCD芯片OD和SS之間的偵測電路時，針對該電路傳統(tǒng)的缺點：任何的快速瞬變都會觸發(fā)偵測電路中NMOS管的導(dǎo)通。本論文提出了自己的解決方案，設(shè)計了新的偵測電路:能夠使電源的瞬變不會觸發(fā)NMOS管的導(dǎo)通而ESD瞬變能觸發(fā)NMOS管的導(dǎo)通使靜電有效快速的泄放。在設(shè)計、、SH、RS管腳的護(hù)電路時，必須考量RC延時對CCD芯片的影響，我們通過提取版圖的寄生參數(shù)提取出了ESD等效RC延時電路，然后建立了CCD芯片的RC延時的數(shù)學(xué)模型為：、、、、、、為我們所需對版圖提取的參數(shù)，此式可以用于檢驗我們的靜電防護(hù)設(shè)計是否合格，最后帶入?yún)?shù)反解t，得出RC延時,基本達(dá)到了CCD芯片對脈沖RC延時的要求。致謝 大學(xué)四年如白駒過隙一晃而過，我永遠(yuǎn)也忘不了我人生中這段最美好的時光，在西南科技大學(xué)我完成了我人生的蛻變，我心懷感恩。在我本科論文完成之際，我首先要感謝我得導(dǎo)師毛翔慶老師和曹先國博士，感謝他們在論文上面給我極大的幫助和鼓舞，當(dāng)我的論文遇到難題時，都是他們給我細(xì)心的指導(dǎo)，讓我培養(yǎng)了一種做事情的態(tài)度，更讓我明白了很多的人生道理。同時我還要感謝周自剛院長，在大學(xué)里我一直在他帶領(lǐng)的微納光學(xué)小組里學(xué)習(xí)，可以說在這里我找到了我得核心競爭力，每兩個星期對會進(jìn)行一次科學(xué)講座，培養(yǎng)了一種嚴(yán)謹(jǐn)?shù)目茖W(xué)態(tài)度和一種正確的科學(xué)思維。同時也讓我明白了自己身上的缺點，您的教誨我會謹(jǐn)記于心。另外我要感謝我的父母，你們對我無私的愛兒子終生難忘，我能完成整個學(xué)業(yè)是全靠你們用心血和汗水，你們就像我得港灣，當(dāng)我遇到困難時總是給我精神上的鼓勵，不管外面再大的風(fēng)雨，你們用你們的身體給我遮風(fēng)擋雨。最后我想說一句：爸媽你們辛苦了，我愛你們，我一定會成為你們的驕傲。在梔子花開之際，我要感謝的是我的母校西南科技大學(xué)以及和我同舟共濟(jì)四年的同窗，我要感謝我得母校給我提供了一個很好的平臺，讓我的人生變得不一樣，也讓我有了踏入社會的資本，西南科技大學(xué)我會永遠(yuǎn)記住你的好。另外我的同學(xué)們感謝你們陪伴我渡過了四年美好的時光，你們也是我堅強(qiáng)的后盾，在我遇到挫折時你們就像我的親人給我鼓舞給我力量，這次的離別可能就是一輩子，我會永遠(yuǎn)記住你們，珍惜和你們相處的每一刻。最后我想再次衷心的感謝理學(xué)院的老師、同學(xué)以及曹先國博士，還有我的父母和母校，謝謝你們。參考文獻(xiàn)[1]Chih-TingYeh，Ming-DouKer.Capacitor-LessDesignofPower-RailESDClampCircuitWithAdjustableHoldingVoltageforOn-ChipESDProtection[J].IEEEJournalofSolid-StateCircuits.2010.11.1.[2]HastingAlan.模擬電路版圖的藝術(shù)[M].北京：電子工業(yè)出版社.2008.11：483-496[3]沈元隆，周井泉.信號與系統(tǒng).[M].北京：人民郵電出版社,2009.7：168-219[4]陳星弼，張慶中.晶體管原理與設(shè)計[M].北京：電子工業(yè)出版社，2008.3：8-65.[5]康華光.電子技術(shù)基礎(chǔ)教程[M].北京：高等教育出版社，2006.1.：55-92[6]施敏，梅凱瑞.半導(dǎo)體制造工藝基礎(chǔ)[M].安徽大學(xué)出版社.2008.1.1:159-230.[7]安毓英，劉繼芳，李慶輝，馮咭.光電子技術(shù)[M].北京：電子工業(yè)出版社，2011.4：166-177[8]Razavi.Behzad.CMOS模擬集成電路設(shè)計[M].西安：西安交通大學(xué)出版社，2002.12:9-108.[9]王志功.模擬電路版圖藝術(shù)[M].清華大學(xué)出版社,2007.9.1.[10]塞因特.集成電路掩模設(shè)計—基礎(chǔ)版圖技術(shù)[M].清華大學(xué)出版社，2006.1.1[11]JohnWiley，Sons.ESD:CircuitsandDevices[M].S.Voldman,2006.[12]王志功,沈永朝.集成電路設(shè)計基礎(chǔ)[M].電子工業(yè)出版社,2004.5.1.[13]Kwang-Hoon，CharvakaDuvvury，KaustavBanerjee，RobertW.Dutton.ImpactofGate-to-ContactSpacingonESDPerformanceofSalicidedDeepSubmicronNMOSTransistors[J].IEEEtransactionsonelectrondeivices.2002,12(49)[14]JohnWiley，Sons.ESD:CircuitsandDevices[M].S.Voldman,2006.[15]王志功,沈永朝.集成電路設(shè)計基礎(chǔ)[M].電子工業(yè)出版社,2004.5.1.[16]沃爾德曼.ESD電路與器件[M].電子工業(yè)出版社，2008.7.1.基于C8051F單片機(jī)直流電動機(jī)反饋控制系統(tǒng)的設(shè)計與研究基于單片機(jī)的嵌入式Web服務(wù)器的研究MOTOROLA單片機(jī)MC68HC（8）05PV8/A內(nèi)嵌EEPROM的工藝和制程方法及對良率的影響研究基于模糊控制的電阻釬焊單片機(jī)溫度控制系統(tǒng)的研制基于MCS-51系列單片機(jī)的通用控制模塊的研究基于單片機(jī)實現(xiàn)的供暖系統(tǒng)最佳啟停自校正（STR）調(diào)節(jié)器單片機(jī)控制的二級倒立擺系統(tǒng)的研究基于增強(qiáng)型51系列單片機(jī)的TCP/IP協(xié)議棧的實現(xiàn)基于單片機(jī)的蓄電池自動監(jiān)測系統(tǒng)基于32位嵌入式單片機(jī)系統(tǒng)的圖像采集與處理技術(shù)的研究基于單片機(jī)的作物營養(yǎng)診斷專家系統(tǒng)的研究基于單片機(jī)的交流伺服電機(jī)運(yùn)動控制系統(tǒng)研究與開發(fā)基于單片機(jī)的泵管內(nèi)壁硬度測試儀的研制基于單片機(jī)的自動找平控制系統(tǒng)研究基于C8051F040單片機(jī)的嵌入式系統(tǒng)開發(fā)基于單片機(jī)的液壓動力系統(tǒng)狀態(tài)監(jiān)測儀開發(fā)模糊Smith智能控制方法的研究及其單片機(jī)實現(xiàn)一種基于單片機(jī)的軸快流CO〈,2〉激光器的手持控制面板的研制基于雙單片機(jī)沖床數(shù)控系統(tǒng)的研究基于CYGNAL單片機(jī)的在線間歇式濁度儀的研制基于單片機(jī)的噴油泵試驗臺控制器的研制基于單片機(jī)的軟起動器的研究和設(shè)計基于單片機(jī)控制的高速快走絲電火花線切割機(jī)床短循環(huán)走絲方式研究基于單片機(jī)的機(jī)電產(chǎn)品控制系統(tǒng)開發(fā)基于PIC單片機(jī)的智能手機(jī)充電器基于單片機(jī)的實時內(nèi)核設(shè)計及其應(yīng)用研究基于單片機(jī)的遠(yuǎn)程抄表系統(tǒng)的設(shè)計與研究基于單片機(jī)的煙氣二氧化硫濃度檢測儀的研制基于微型光譜儀的單片機(jī)系統(tǒng)單片機(jī)系統(tǒng)軟件構(gòu)件開發(fā)的技術(shù)研究基于單片機(jī)的液體點滴速度自動檢測儀的研制基于單片機(jī)系統(tǒng)的多功能溫度測量儀的研制基于PIC單片機(jī)的電能采集終端的設(shè)計和應(yīng)用基于單片機(jī)的光纖光柵解調(diào)儀的研制氣壓式線性摩擦焊機(jī)單片機(jī)控制系統(tǒng)的研制基于單片機(jī)的數(shù)字磁通門傳感器基于單片機(jī)的旋轉(zhuǎn)變壓器-數(shù)字轉(zhuǎn)換器的研究基于單片機(jī)的光纖Bragg光柵解調(diào)系統(tǒng)的研究單片機(jī)控制的便攜式多功能乳腺治療儀的研制基于C8051F020單片機(jī)的多生理信號檢測儀基于單片機(jī)的電機(jī)運(yùn)動控制系統(tǒng)設(shè)計Pico專用單片機(jī)核的可測性設(shè)計研究\t"_bla