福建師范大學(xué)23春“電子信息工程”《EDA技術(shù)》考試高頻考點(diǎn)參考題庫(kù)答案_第1頁(yè)
福建師范大學(xué)23春“電子信息工程”《EDA技術(shù)》考試高頻考點(diǎn)參考題庫(kù)答案_第2頁(yè)
福建師范大學(xué)23春“電子信息工程”《EDA技術(shù)》考試高頻考點(diǎn)參考題庫(kù)答案_第3頁(yè)
福建師范大學(xué)23春“電子信息工程”《EDA技術(shù)》考試高頻考點(diǎn)參考題庫(kù)答案_第4頁(yè)
福建師范大學(xué)23春“電子信息工程”《EDA技術(shù)》考試高頻考點(diǎn)參考題庫(kù)答案_第5頁(yè)
已閱讀5頁(yè),還剩1頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

長(zhǎng)風(fēng)破浪會(huì)有時(shí),直掛云帆濟(jì)滄海。福建師范大學(xué)23春“電子信息工程”《EDA技術(shù)》考試高頻考點(diǎn)參考題庫(kù)帶答案(圖片大小可自由調(diào)整)第I卷一.綜合考核(共15題)1.EDA技術(shù)發(fā)展階段描述正確的是()。A.CAD階段B.CAE階段C.EDA階段D.以上都不對(duì)2.IP是IntellectualProperty的縮寫(xiě)。()A.正確B.錯(cuò)誤3.VerilogHDL中整數(shù)型常量是不可以綜合的。()A.正確B.錯(cuò)誤4.目前常用的硬件描述語(yǔ)言為:VerilogHDL和VHDL。()A.正確B.錯(cuò)誤5.SRAM是指靜態(tài)存儲(chǔ)器。()A.正確B.錯(cuò)誤6.Synplify是一種FPGA/CPLD的邏輯綜合工具。()A.正確B.錯(cuò)誤7.SPLD器件分為幾類()。A.PROMB.PLAC.PALD.GAL8.目前在數(shù)字系統(tǒng)的設(shè)計(jì)中,主要采用Bottom-UP設(shè)計(jì)為主。()A.正確B.錯(cuò)誤9.綜合指的是將較高級(jí)抽象層次的設(shè)計(jì)描述自動(dòng)轉(zhuǎn)化為較低層次描述的過(guò)程。()A.正確B.錯(cuò)誤10.衡量仿真器性能的重要指標(biāo)有哪些()。A.仿真速度B.仿真的準(zhǔn)確性C.仿真的易用性11.仿真器按對(duì)設(shè)計(jì)語(yǔ)言的不同處理方式分為兩類:編譯型仿真器和解釋型仿真器。()A.正確B.錯(cuò)誤12.下面哪些是專業(yè)提供PLD器件廠商()。A.XilinxB.AlteraC.LatticeD.Micsoftware13.PROM(ProgrammableReadOnlyMemory),可編程只讀存儲(chǔ)器的縮寫(xiě)。()A.正確B.錯(cuò)誤14.SOC是SystemOnChip,芯片系統(tǒng)的縮寫(xiě)。()A.正確B.錯(cuò)誤15.時(shí)序仿真也叫后仿真。()A.正確B.錯(cuò)誤第II卷一.綜合考核(共15題)1.常用的集成FPGA/CPLD開(kāi)發(fā)工具有哪些()。A.MAX+plusIIB.QuartusIIC.ISED.ispLEVER2.VerilogHDL中的變量一般分為兩種數(shù)據(jù)類型:net型和variable型。()A.正確B.錯(cuò)誤3.FPGA是FieldProgrammableGateArray,現(xiàn)場(chǎng)可編程門(mén)陣列的縮寫(xiě)。()A.正確B.錯(cuò)誤4.把適配后生成的編程文件裝入到PLD器件中的過(guò)程稱為下載。()A.正確B.錯(cuò)誤5.不考慮信號(hào)時(shí)延等因素的仿真稱為功能仿真。()A.正確B.錯(cuò)誤6.CAE是ComputerAidedEngineering,計(jì)算機(jī)輔助工程的縮寫(xiě)。()A.正確B.錯(cuò)誤7.JTAG是JointTestActionGroup,聯(lián)合測(cè)試行動(dòng)組的縮寫(xiě)。()A.正確B.錯(cuò)誤8.PLD器件的設(shè)計(jì)往往采用層次化的設(shè)計(jì)方法,分模塊,分層次地進(jìn)行設(shè)計(jì)描述。()A.正確B.錯(cuò)誤9.數(shù)字設(shè)計(jì)流程中采用原理圖方式適合描述電路的連接關(guān)系核接口關(guān)系。()A.正確B.錯(cuò)誤10.VerilogHDL支持條件運(yùn)算符。()A.正確B.錯(cuò)誤11.VerilogHDL數(shù)據(jù)類型是用來(lái)表示數(shù)字電路中的物理連線、數(shù)據(jù)存儲(chǔ)和傳輸單元等物理量的。()A.正確B.錯(cuò)誤12.仿真分為功能仿真和時(shí)序仿真。()A.正確B.錯(cuò)誤13.絕大多數(shù)的FPGA器件都基于SRAM查找表結(jié)構(gòu)實(shí)現(xiàn)。()A.正確B.錯(cuò)誤14.VerilogHDL中assign為持續(xù)賦值語(yǔ)句。()A.正確B.錯(cuò)誤15.常用的綜合工具有哪些()。A.FPGAExpressB.FPGAcompilerC.SynplifyPro第I卷參考答案一.綜合考核1.參考答案:ABC2.參考答案:A3.參考答案:B4.參考答案:A5.參考答案:A6.參考答案:A7.參考答案:ABCD8.參考答案:B9.參考答案:A10.參考答案:ABC11.參考答案:A12.參考答案:ABC13.參考答案:A14.參考答案:A15.參考答案:A第II卷參考答案一.綜合考核1.參考答案:ABCD2.參考答案:A3.參考答案:A4.參考答案:A5.參

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論