數(shù)字電路第十章可編程邏輯器件

數(shù)字電路第十章可編程邏輯器件中職課件試題資源下載：第1頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：§１０.1概述每個器件的邏輯規(guī)模小，功耗相對比較大，用其構成的系統(tǒng)布線復雜，占用PCB(PrintedCircuitBoard)板面積大。按邏輯功能數(shù)字電路可分為:1.通用型:TTL74系列、CMOS4000系列等第2頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：2。專用型：為專門限定的產品或應用設計的產品ASIC-----ApplicationSpecificintegratedCircuit專用型比通用型用量少，因而設計成本與制造成本都高，第3頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：ASIC全定制半定制PLD用戶不可改硬件的軟化設計HCPLD3。CPLD--complex4。FPGA--FieldGate2.GAL--Generic1.PAL--ArraylogicEPLD第4頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：硬件的軟化設計一個器件的邏輯功能可以通過編程來配置.第5頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：ISP--InSystemprogrammer技術這種技術指的是:只要把器件插入系統(tǒng)內部的電路板上,就能對其進行編程或再編程,從而使電子系統(tǒng)具有極強的靈活性和適用性.這類器件是用E2PROM或FLASHMEMORY存儲編程信息的.第6頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：ICR---InCircuitReconfigurability這類器件利用SRAM存儲信息,不需要在編程器上編程,可直接在PCB上對器件編程.通常編程信息存于外附加的EPROM,E2PROM或軟硬盤上,在系統(tǒng)工作之前,先將存于器件外的編程信息輸入到器件內的SRAM里,然后器件才開始工作.第7頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：可編程器件的構成：邏輯單元陣列門反相器、觸發(fā)器、宏單元可編程局部互聯(lián)資源聯(lián)線資源I/O單元此陣列可編程為所需得邏輯功能組合此為可編程的開關陣列第8頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：PLD中邏輯器件的符號:1.互補緩沖器AAA2.固定連接3.編程連接4.被擦除第9頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：5.與邏輯&Z=ACEABCDEZ=A+C+EABCDE6.或邏輯第10頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：§１０.2可編程陣列邏輯（PAL）可編程與陣列、固定的或陣列和輸出反饋單元構成。沿用了prom中的熔絲式雙極型工藝。它又分為：1?；九c或陣列型PAL第11頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：2?？删幊梯斎?輸出型2〕輸入輸出端的數(shù)目可根據(jù)實際需要來配置即提供雙相輸入/輸出功能.適于用來設計編碼、譯碼器、數(shù)據(jù)選擇器。也可用來做串行數(shù)據(jù)移位。它具有三態(tài)輸出緩沖器和反饋緩沖器。因而1〕可構成簡單的觸發(fā)器PAL第12頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：3。帶反饋的寄存型結構在可編程輸入/輸出型的基礎上加了一個D觸發(fā)器以及共用時鐘和共用輸出使能端因此，它具有記憶功能可構成計數(shù)器、移位寄存器等同步是序邏輯PAL第13頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：4。帶異或的寄存器型結構8個乘積項分兩組相或，然后作異或運算在帶反饋的寄存型結構基礎上，將其內部可使一些時序電路設計得到簡化PAL第14頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：5。算術選通反饋型結構在帶異或的寄存器型結構基礎上，將輸入信號B與反饋信號A經算術選通后，再加到與陣列的輸入端。用于實現(xiàn)加、減、大于、小于等算術運算PAL第15頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：&&&&&&&AB1A+BAABAB0AB算術選通第16頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：6.異步可編程寄存器輸出型結構器件內部的D觸發(fā)器的CP端、S端與R端均由專用乘積項單獨編程控制。而D端的電平由極性控制輸入決定。適合于設計復雜異步時序邏輯電路PAL第17頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：極性控制－－用異或門來實現(xiàn)11＝1＝1011110輸出高電平有效輸出低電平有效異或門或門第18頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：§１０.３通用陣列邏輯（GAL）GALPAL型GALISP型GALFPLA型GALFPAL－FieldProgrammableLogicArray第19頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：PAL型GALPAL+OLMC+ILMC+BLMC=GALOutputlogicMacrocell輸出邏輯宏BurylogicMacroCell隱埋邏輯宏此邏輯單元不與I/O引出端相聯(lián)第20頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：宏單元輸出結構在器件的輸出與反饋通路中增加了多路選擇器，大大增強了輸出和反饋的靈活性GAL第21頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：§１０.４CPLD復雜可編程器件CPLD由GAL發(fā)展而來,其主體仍是與陣列和邏輯宏結構分區(qū)陣列結構從內部結構來看,可分兩大類:第22頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：總結：從電路原理圖可得知:PAL----輸出結構固定,只能一次編程GAL----增加了輸出宏,使編程更靈活與陣列可編程或陣列固定與陣列可編程沒有獨立的或陣列.或門放在OLMC中了第23頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：CPLD---增加了與或規(guī)模,輸出宏數(shù)目,再新增了隱埋邏輯宏,開關矩陣.編程數(shù)據(jù)存在:EEprom中現(xiàn)在的電子設備，單純用模擬電路實現(xiàn)的少，一般都是：第24頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：微弱信號放大高速數(shù)據(jù)采集大功率輸出采用模擬電路信號處理控制采用數(shù)字電路CPU,MEMORY,PLD第25頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：以至現(xiàn)在許多電子系統(tǒng)僅由三種標準器件構成:1.CPU微處理器2.MEMORY存儲器3.CPLD、FPGA可編程器件第26頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：HDL作功能描述邏輯綜合LogicSynthsis布局布線器件實現(xiàn)門級仿真功能驗證TOP---DOWN第27頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：TOP--DOWN設計方法的優(yōu)點:1.從功能描述開始,到物理實現(xiàn),這個過程符合人的設計思維。2。功能設計可完全獨立于物理實現(xiàn)。HDL可不含任何器件的物理信息，到最后才選器件。3。設計可再利用，設計結果完全可以以一種知識產權的方式用于不同的產品設計中。第28頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：采用TOP－DOWN的設計其結果的優(yōu)劣取決于三個因素：1。描述手段：VHDL、Verilog2。設計方法:Style要經驗3。設計工具第29頁，課件共32頁，創(chuàng)作于2023年2月中職課件試題資源下載：原理圖輸