ADC和DAC鏈路設(shè)計(jì)原理課件

ADC和DAC鏈路設(shè)計(jì)原理及指標(biāo)計(jì)算2014.2.18ADC和DAC鏈路設(shè)計(jì)原理及指標(biāo)計(jì)算1目錄一、概述二、ADC鏈路設(shè)計(jì)三、ADC的常用指標(biāo)四、DAC鏈路設(shè)計(jì)五、DAC的常用指標(biāo)六、ADC和DAC的指標(biāo)計(jì)算目錄一、概述2一、概述ADC和DAC是數(shù)字和模擬接口，是了解分析模擬世界的重要工具。在通信領(lǐng)域，它們將射頻信號(hào)轉(zhuǎn)換為更容易處理的數(shù)字信號(hào)，經(jīng)過(guò)算法處理后再轉(zhuǎn)換成射頻信號(hào)發(fā)射出去，完成通信。我們部門的設(shè)備通常將射頻信號(hào)轉(zhuǎn)換為中頻信號(hào)，然后經(jīng)過(guò)ADC轉(zhuǎn)換為數(shù)字信號(hào)進(jìn)行處理，然后送入到DAC轉(zhuǎn)換為中頻，再上變頻為射頻。一、概述ADC和DAC是數(shù)字和模擬接口，是了解分析模擬世界3二、ADC鏈路設(shè)計(jì)1、ADC的接口ADC的接口分為射頻接口、時(shí)鐘接口、數(shù)字接口和控制接口。

射頻接口：用于接收中頻信號(hào)，一般采用差分接口。

時(shí)鐘接口：用于接收芯片的工作時(shí)鐘；一般有LVDS、LVPECL等差分接口和CMOS接口。數(shù)字接口：用于將ADC轉(zhuǎn)換后的數(shù)字信號(hào)送入到數(shù)字處理芯片中；常用的形式為CMOS、LVDS差分、高速串口；控制接口：用于控制芯片的工作方式；常用接口為SPI控制接口。二、ADC鏈路設(shè)計(jì)1、ADC的接口4二、ADC鏈路設(shè)計(jì)2、ADC中頻接口設(shè)計(jì)ADC中頻接口接收的是中頻信號(hào)；其電路為射頻電路，故走線及匹配的要求很重要，需注意以下三點(diǎn)；差分走線要等長(zhǎng)處理；差分信號(hào)線的阻抗是指對(duì)地阻抗；

射頻接口的阻抗要注意匹配。

其中第3點(diǎn)又根據(jù)ADC類型的不同，采用的方式不同；根據(jù)輸入阻抗匹配方式的不同分為兩種：緩沖型ADC和非緩沖型ADC；二、ADC鏈路設(shè)計(jì)2、ADC中頻接口設(shè)計(jì)5緩沖型ADC和非緩沖型ADC（開(kāi)關(guān)電容型）的區(qū)別在于ADC的輸入口是否有一緩沖電路，從而隔離輸入電路和采樣電路。圖1緩沖型ADC-ADS58C20輸入接口圖1非緩沖型ADC-ADS62c17輸入接口緩沖型ADC和非緩沖型ADC（開(kāi)關(guān)電容型）的區(qū)別在于ADC的6緩沖型ADC與非緩沖型ADC的區(qū)別

緩沖型ADC的優(yōu)點(diǎn)比較直接：緩沖器將接口電路和采樣電路隔離開(kāi)來(lái)，使得ADC的輸入阻抗固定，便于前端的驅(qū)動(dòng)電路阻抗匹配；然而由于緩沖器需要較高的電源電壓，使得ADC在功耗、噪聲方面會(huì)受到影響；

非緩沖型ADC的驅(qū)動(dòng)電路與采樣電路直接相連，這就使得ADC的輸入阻抗是變化的，驅(qū)動(dòng)電路設(shè)計(jì)比較復(fù)雜，需要考慮芯片提供的DATASHEET進(jìn)行設(shè)計(jì)。其主要構(gòu)造如圖3所示。緩沖型ADC與非緩沖型ADC的區(qū)別7圖3非緩沖型ADC的輸入結(jié)構(gòu)示意圖圖3非緩沖型ADC的輸入結(jié)構(gòu)示意圖8二、ADC鏈路設(shè)計(jì)3ADC時(shí)鐘接口ADC時(shí)鐘接口的輸入阻抗為高阻抗，并且有著緩存，故阻抗不會(huì)受后級(jí)影響，比較恒定。故在匹配時(shí)只需要直接并聯(lián)上一個(gè)100歐姆電阻即可。

不同的電平接口如LVDS和LVPECL接口采用標(biāo)準(zhǔn)的轉(zhuǎn)換電路即可。

對(duì)于輸入有偏置要求的，需要進(jìn)行偏置處理。時(shí)鐘頻率的選擇與中頻頻率有關(guān)，其關(guān)系式如下所示：

其中f0為中頻頻率，fs為采樣頻率，一般情況下n取1和2。二、ADC鏈路設(shè)計(jì)3ADC時(shí)鐘接口9二、ADC鏈路設(shè)計(jì)4數(shù)字接口ADC的數(shù)字接口其形式主要有串行和并行兩種。

并行接口有差分和單端兩種形式。其電路的主要要求為

數(shù)據(jù)線與時(shí)鐘線要進(jìn)行等長(zhǎng)處理。差分線之間也要求等長(zhǎng)處理。

串行接口為差分的一對(duì)線路，該線路的工作速率為幾個(gè)Gbit/s或幾十個(gè)Gbit/s，是后續(xù)的發(fā)展方向。5SPI控制接口SPI控制接口為標(biāo)準(zhǔn)接口，需要注意要對(duì)其進(jìn)行上拉處理，以防驅(qū)動(dòng)不足。二、ADC鏈路設(shè)計(jì)4數(shù)字接口10三、ADC指標(biāo)1、ADC的常用指標(biāo)ADC的常用指標(biāo)主要有：信噪比（SNR）、無(wú)雜散動(dòng)態(tài)范圍（SFDR）、采樣帶寬、采樣頻率、采樣位數(shù)、功耗。三、ADC指標(biāo)1、ADC的常用指標(biāo)11三、ADC指標(biāo)2、ADC指標(biāo)意義及其計(jì)算方法

信噪比SNR：該指標(biāo)為信號(hào)功率的噪聲功率的比值；越大表示噪聲的影響越小，ADC的性能越好；其計(jì)算公式為：SNR=6.02N+1.74

其中N是指采樣位數(shù)；該公式計(jì)算出的為理論值，實(shí)際值要小一些。三、ADC指標(biāo)2、ADC指標(biāo)意義及其計(jì)算方法12三、ADC指標(biāo)

無(wú)雜散動(dòng)態(tài)范圍（SFDR）是指信號(hào)的均方根值與最差雜散信號(hào)(無(wú)論它位于頻譜中何處)的均方根值之比。

最差雜散可能是原始信號(hào)的諧波，也可能不是。

在通信系統(tǒng)中，SFDR是一項(xiàng)重要指標(biāo)，因?yàn)樗砹丝梢耘c大干擾信號(hào)(阻塞信號(hào))相區(qū)別的最小信號(hào)值。SFDR可以相對(duì)于滿量程(dBFS)或?qū)嶋H信號(hào)幅度(dBc)來(lái)規(guī)定。其定義如圖4所示。三、ADC指標(biāo)無(wú)雜散動(dòng)態(tài)范圍（SFDR）是指13圖4、SFDR示意圖圖4、SFDR示意圖14采樣帶寬是指ADC所能采取到信號(hào)帶寬。其一般計(jì)算方式如下：BW=Fs/2

其中Fs為采樣頻率；該公式是根據(jù)奈奎斯特定律得來(lái)。

若內(nèi)部增加了提高性能的濾波器則帶寬可能更窄一些，如TI公式的SNRBOOST功功能就是增加了濾波器，其帶寬為0.33Fs或0.22Fs。采樣帶寬是指ADC所能采取到信號(hào)帶寬。其一般計(jì)算方式如下：15功耗也是ADC指標(biāo)中一個(gè)重要項(xiàng)，一般ADC的功耗均值1W以內(nèi)。目前ADC的供電電壓不斷下降（3.3V降為1.8V），功耗也在下降，在設(shè)計(jì)時(shí)需要考慮該指標(biāo)。功耗也是ADC指標(biāo)中一個(gè)重要項(xiàng)，一般ADC的功耗16四DAC鏈路設(shè)計(jì)1、DAC接口DAC接口有數(shù)字接口、射頻接口、時(shí)鐘接口、SPI接口。2、數(shù)字接口DAC的數(shù)字接口主要有兩種形式：差分并行和高速串行。

差分接口主要有LVDS、LVPECL等方；而數(shù)據(jù)的輸入形式一般也是以IQ交織的方式（也可是單獨(dú)方式）；這種方式也是我們目前常用的方式。

由于差分并行的方式需要走很多的線，在PCB布局布線方面很不方便，故產(chǎn)生了高速串行方式。

高速串行接口只需要有一對(duì)差分線即可，通信速率可達(dá)幾個(gè)Gbit/s，甚至是幾十個(gè)Gbit/s；這也是未來(lái)的方向，目前TI\ADI等廠商已開(kāi)發(fā)出相應(yīng)的產(chǎn)品。

四DAC鏈路設(shè)計(jì)1、DAC接口173、射頻接口射頻接口根據(jù)DAC的類型分為兩種：CurrentSink(灌電流)和CurrentSource（拉電流）。CurrentSink是指外界提供驅(qū)動(dòng)形成電流進(jìn)入到DAC，與匹配電阻形成電壓，從而將信號(hào)傳輸出去。CurrentSource是指DAC輸出電流（形同外界將電流從DAC“拉出”），與匹配電阻形成電壓傳輸出去。DAC的模擬接口主要考慮的是阻抗和共模電壓，下面根據(jù)兩種不同的類型對(duì)其進(jìn)行介紹。3、射頻接口18圖5、Currentsink輸出電路設(shè)計(jì)（DC耦合）圖6、Currentsink的電平轉(zhuǎn)換輸出電路設(shè)計(jì)（DC耦合）圖5、Currentsink輸出電路設(shè)計(jì)（DC耦合）圖6、19圖7、Currentsink的電平轉(zhuǎn)換輸出電路設(shè)計(jì)（AC耦合）圖7、Currentsink的電平轉(zhuǎn)換輸出電路設(shè)計(jì)（AC耦20圖8、Currentsource的電平轉(zhuǎn)換輸出電路設(shè)計(jì)（DC耦合）圖9、Currentsource的輸出電路設(shè)計(jì)（AC耦合）圖8、Currentsource的電平轉(zhuǎn)換輸出電路設(shè)計(jì)（D214、時(shí)鐘接口DAC的時(shí)鐘接口有兩種：DAC_CLK和REF_CLK。DAC_CLK一般接收較高的時(shí)鐘，該時(shí)鐘不采用內(nèi)部鎖相環(huán)可直接用于信號(hào)的數(shù)模轉(zhuǎn)換，也可用于頻率變換。該時(shí)鐘一般為差分時(shí)鐘。REF_CLK一般輸入為一個(gè)低頻參考，然后采用內(nèi)部鎖相環(huán)轉(zhuǎn)換為所需要的各種類型時(shí)鐘。該時(shí)鐘可為單端CMOS，也可為差分形式。5、SPI接口SPI接口與ADC接口一樣，是通用的標(biāo)準(zhǔn)接口。4、時(shí)鐘接口22五DAC指標(biāo)1、DAC常用指標(biāo)DAC的常用指標(biāo)有：SFDR、IMD、NSD、ACLR、功耗。2、SFDR是指無(wú)雜散動(dòng)態(tài)范圍，該指標(biāo)主要衡量主信號(hào)輸出的諧波失真、雜散的功率。是信號(hào)的關(guān)鍵指標(biāo)。3、IMD和ACLR分別衡量窄帶和寬帶信號(hào)經(jīng)過(guò)DAC轉(zhuǎn)換后的失真情況。4、NSD為噪聲功率譜密度該指標(biāo)主要衡量的是低噪的情況。5、功耗一般與芯片的使用功能和供電電壓有關(guān)。五DAC指標(biāo)1、DAC常用指標(biāo)23六、ADC和DAC指標(biāo)計(jì)算1、系統(tǒng)整體鏈路

圖10、系統(tǒng)整體鏈路六、ADC和DAC指標(biāo)計(jì)算1、系統(tǒng)整體鏈路圖10、系統(tǒng)整體鏈242、ADC和DAC的指標(biāo)計(jì)算中頻信號(hào)功率計(jì)算P