pcb高頻布線基本知識

pcb高頻布線根本學問內(nèi)容名目引言信號完整性問題電磁兼容性問題電源完整性問題高頻電路設計一般標準數(shù)?；旌想娐吩O計一般標準一：高頻電路的定義在數(shù)字電路中，是否是高頻電路取決于信號的上升沿和下降沿，而不是信號的頻率。公式：F2=1/〔Trxn,Tr為信號的上升/下降延時間。*F2>100MHz，就應當依據(jù)高頻電路進展考慮，以下狀況必需按高頻規(guī)章進展設計50MHz-承受了上升/5ns-數(shù)字/模擬混合電路*規(guī)律器件的上升/下降時間和布線長度限制上升/下主要諧波頻譜Tr重量F2=1/Fmax=10*距離〔微帶〕線距離〔微帶線〕nTrF274HC13-15ns24MHz240MHz117cm91cm74LS9.5ns34MHz340MHz85.5cm66.5cm74H4-6ns80MHz800MHz352874S3-4ns106MHz1.1GHz272174HCT5-15ns64MHz640MHz453474ALS2-10ns160MHz1.6GHz181374FCT2-5ns160MHz1.6GHz181374F1.5ns212MHz2.1GHz12.510.5ECL12K1.5ns212MHz2.1GHz12.510.5ECL100K0.75ns424MHz4.2GHz65傳統(tǒng)的PCB設計方法效率低：原理圖，傳統(tǒng)的設計方法設計和輸入布局、布線沒有任何質(zhì)量PCB憑閱歷，覺察問題就必需從頭開頭，功能、性能測試問題的查找格外困難信號完整性問題:反射問題串擾問題過沖和振蕩時延反射問題：傳輸線上的回波。信號功率〔電壓和電流〕的一局部傳輸?shù)骄€上并到達負載處，但是有一局部被反射了。多點反射反射緣由：源端與負載端阻抗不匹配布線的幾何外形布線的走向，過孔不正確的線端接經(jīng)過連接器的傳輸電源平面的不連續(xù)等。串擾問題：*串擾：兩條信號線之間的耦合容性串擾*當線路以肯定的距離彼此靠近時，會消滅這種狀況。容性耦合引發(fā)耦合電流感性串擾*不需要的變壓器的原線圈和次級線圈之間的信號耦合感性耦合引發(fā)耦合電壓。串擾問題：PCB板層的參數(shù)、信號線間距、驅(qū)動端和接收端的電氣特性及線端接方式對串擾都有肯定的影響。*電容和電感的串擾隨負載阻抗的增加而增加，因此全部易受串擾影響的線路都應當端接線路阻抗。削減容性串擾的方法：*分別信號線路，可以削減信號線路間電容性耦合的能量。*利用地線分別信號線路，可以削減電容的耦合。為了提高有效性，地線應每隔入/騏寸與地層連接。(入波長是指信號在單位時間傳送的距離。)///////////////////////////一般原則：每2-5cm打過孔。容性串擾的仿真結(jié)果削減感性串擾的方法*為了解決電感的串擾問題，應當盡可能地減小環(huán)路的大小。*通過避開信號返回線路共享共同的路徑這種狀況，也可以削減電感串擾、過沖和振蕩*過沖(overshoot)：過沖能夠引起假時鐘或總線數(shù)據(jù)讀/寫錯誤。*振蕩(ringing)：振蕩的現(xiàn)象是反復消滅過沖和下沖。信號的振蕩和圍繞振蕩由線上過度的電感和電容引起，振蕩屬于欠阻尼狀態(tài)而圍繞振蕩屬于過阻尼狀態(tài)。振蕩可以通過適當?shù)亩私佑枰詼p小，但不行能完全消退。時延：一組總線內(nèi)各信號線的不同時延時鐘與信號：盡可能保證寬的窗口///////////////////////////電磁兼容性問題*電磁干擾(EMI)問題環(huán)路設計，形成天線效應電源層的槽縫會構(gòu)成了四分之一波長的天線密集過孔〔如BGA封裝器件〕*大型接插件〔特別是背板〕3.感性元件。留意：在元件面的兩個平行放置的電感會構(gòu)成變壓器。不合理的回流路徑導致EMI地電平面不完整引起的EMI地電平面的不完整會引EMI不考慮地電平面不完整狀況的仿真是不準確的///////////////////////////大功率高速器件：需要很大的瞬態(tài)電流地層、電源層不完整：1.分割、過孔2.接插件濾波電容：3.數(shù)量、容量、布局、電源濾波電容的選擇：系統(tǒng)既有高頻噪音也有低COG〔非鐵磁的〕類型的頻噪音，通過并聯(lián)大電0.01yFESL0.1小電容ESL///////////////////////////原理圖設計標準信號完整性及電磁兼容性考慮PCBPCB一般規(guī)章和要求*按統(tǒng)一的要求選擇圖紙幅面、圖框格式、電路圖中的圖形符號、文字符號。*應依據(jù)該產(chǎn)品的電工作原理,各元器件自右到左,自上而下的排成一列或數(shù)列。*圖面安排時，電源局部一般安排在左下方，輸入端在右方，輸出在左方。*圖中可動元件〔如繼電器〕的工作狀態(tài)，原則上處于開斷，不加電的工作位置。*將全部芯片的電源和地引腳全部利用。///////////////////////////信號完整性及電磁兼容性考慮*對輸入輸出的信號要加相應的濾波/吸取器件;必要時加硅瞬變電壓吸取二極管SVC*在高頻信號輸出端串電阻。*高頻區(qū)的退耦電容要選低ESR的電解電容或鉭電容*退耦電容容值確定時在滿足紋波要求的條件下選擇更小容值的電容，以提高其諧振頻率點*各芯片的電源都要加退耦電容，同一芯片中各模塊的電源要分別加退耦電容；如為高頻則須在靠電源端加磁珠／電感。///////////////////////////PCBPCB對PCB分布參數(shù)敏感的元件〔如濾波電容，時鐘阻尼電阻，高頻濾波的磁珠/電感等〕的標稱值進展核對優(yōu)化，如有變更準時更原理BOM,由PCBLayoutBOMBOM文件中，元器件明細表中不允許消滅無型號的器件。一樣型號的器件不允許承受不同的表示方法，如4.7K的電阻只能用4.7K表示，4K7，4.7k元器件庫的制作元器件布局光學點的放置電源濾波線寬及間距高頻時鐘差分信號PCB分層考慮信號完整性PCB設計標準元器件庫的制作///////////////////////////*嚴格依據(jù)元器件廠家供給的數(shù)據(jù)設計元器件庫，必需排解累計誤差。*元器件的引腳焊盤過孔內(nèi)徑供給孔化后孔徑，同時在向PCB廠家PCB“全部孔徑*盡可能參考評估板進展布局設計。要求模擬與數(shù)字空間隔離；接口模塊與主控模塊空間隔離；輸入和輸出隔離。*高頻濾波電容必需靠近器件的電源/地引腳。*PCB底面放置元件時要考慮構(gòu)造所允許的元件最高尺寸*4mm內(nèi)不允許放置元件。*SMT與SMT0.5mm以上*SMTDIP0.5mm以上*螺絲孔/6mm內(nèi)不行放置任何元件*跳線器或SOCKET的放置要考慮其易操做，不行放于高器件〔如SLOT〕之間*元器件放置要考慮散熱:主發(fā)熱元件靠近出風口,大體積元件的放置避開風路*BGA封裝的元器件的放置要避開于PCB正中間等易變形區(qū),元器件排列盡可能整齊〔左右對齊〕*極性方向力求一樣。排列在一起的小元件〔電阻、電容、電感、二極管等〕，其標號盡可能連續(xù)。/////////////光學點的放置*光學點用于SMT器件焊接定位用，為直徑40mil的無孔無阻焊層焊盤。*PCB板至少需二個以上的光學點,且須對角放置*BGA封裝的器件及引腳數(shù)多于100〔含100〕條的其他封裝器件，其對角線必需放置一對光學點。*5mm以內(nèi)。*3mm之內(nèi)不行放置任何元件.///////////////電源濾波*電源引入處必需考慮低頻和高頻的濾波。*低頻濾波電容均勻分布在PCB上，每個大功率器件應安裝一個16uF以上的電解電容或鉭電容；并由其所放位置處負載的特性及紋波要求確定適當?shù)娜葜?，ESRESL。*元器件的每個〔組〕電源/地均應安裝至少一個高頻濾波電容。*當元器件或模組的工作頻率較高時要在相應的高頻濾波電容靠系統(tǒng)電源端加電感或磁磁珠.*高頻濾波電容必需靠近器件的電源/地引腳。線寬及間距*盡可能8mil以上，特別狀況需要主管同意。*10mil以上。*在BGA封裝的元件面/焊接面的內(nèi)層焊接球允許使用8mil引出，10mil模擬信號線的線寬12mil以上。*線/線間距〔外延〕：>8mil*線/孔間距〔外延〕：>8mil*孔/孔間距〔外延〕：>8mil*總線中的線/線間距〔外延〕：>12mil///////////////////////////////高頻時鐘*高頻時鐘〔20MHz以上的時鐘，或上升沿少于5ns的時鐘〕必需有地線護送。*時鐘的線寬至少10mil，護送地線的線寬至少20mil。高頻信號線的保護地線兩5cm左右要打過孔與地層相連。*時鐘發(fā)送側(cè)必需串接一個22－220歐姆左右的阻尼電阻。地線護送,與數(shù)據(jù)線根本等長,在發(fā)送側(cè)加阻尼電阻,不走直角,手工布線...////////////////////差分信號差分信號要求在同一層上且盡可能的靠近平行走線，差分信號之間不允許插入任何信號。并要求等長。////////////////////PCB分層考慮*在有類似的評估板參考時，依據(jù)評估板進展。*在多層板時，建議：-元件面、焊接面：敏感信號線-其次層、倒數(shù)其次層：地/電源層■沒有電源/地平面隔離的兩個信號層的信號走向盡可能的垂直。*多電源環(huán)境下，不能每種電源一層，盡可能削減不同電壓電源層相互掩蓋。*BGAPCB層數(shù)\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\\信號完整性及電磁兼容要求1〕高頻時鐘建議承受點對點連接或承受星型連接；承受T型連接時要保證等臂長;盡量削減過孔〔Via〕數(shù)量。2〕終端匹配用于終端匹配的電容、上拉電阻、下拉電阻、串接電阻等的布線、布局規(guī)章要參考評估板的driver或receiver側(cè)的必需靠近driver或receiver，receiverreceiver高頻數(shù)字總線頻率在50MHz以上的高頻數(shù)字總線，應盡可能考慮總線中的每條信號線均串接一個22-300歐姆左右的阻尼電阻，頻率在75MHz以上時，必需串接阻尼電阻。阻尼電阻必需放在發(fā)送側(cè)并盡可能靠近發(fā)送器件。4〕走線要回避的敏感位置高頻線要遠離輸入輸出口〔input/outputport〕1/10英寸以上，照實際限制則承受地或電源線屛蔽〔shielded〕,高頻線要遠離晶振〔crystal〕和時鐘芯片.90°。避開集中打過孔，防止地電平面的不完整。全部高頻信號線應當全部手工布線。大功率器件的安裝面敷銅，隔離器件和PCB的布線。//////////////////測試點:*TIPPCB中應均勻放置“GNDTip,5cm*信號TIP：盡可能考慮重要信號，例如關(guān)鍵的時鐘信號等的測試點。*PCBVCCPAD。*要求測試點的含義盡可能的在絲印層上標明。*100mil以上*PAD10mil//////////////////////屏蔽問題*每層四周盡可能用地線包圍〔地線寬度至少為電源層和地層距離的三倍〕，均勻打過孔，起到屏蔽作用。并避開地環(huán)；且環(huán)的開口要避開機箱的通風孔，Port*元件面及焊接面盡可能用地填充，均勻打過孔，起到屏蔽作用。*有Port口的位置的地填充要單點與系統(tǒng)地相連；且地填充要通過螺絲孔、Port//////////////////////走線*線改向時只走鈍角或圓弧。*線從過孔、焊盤引出時要加淚滴。*過孔避開緊排成線狀，以防意外分割電源／地層。*高頻及低電平模擬信號線要走靠地層*模擬信號的凹凸電平信號線要分別走在電源或地層的兩側(cè)*0.4mm內(nèi)不行走線*振蕩器和散熱片銅箔內(nèi)不行走線//////////////////////////地層走信號線一般狀況下，不行在電源層和地層走線。假設要在地層上走信號線，則要想方法保證地電平面的完整性///////////////////過孔〔Via〕*15mil*過孔的ANNULARRING一般為12mil〔0.3mm〕左右,除特別5mil。ANNULARRING指焊盤直徑減去過孔孔徑。*SMTPAD5mil，*特別狀況下〔如高頻Bypass電容〕過孔與SMT元件的PAD距小于規(guī)章時要保證過孔敷阻焊層**如需將過孔置于SMT元件的PAD上時要有PCB廠商的代填過孔及品質(zhì)保證。//////////////////絲印層元件編號大小一般為:高50mil，線寬8mil應當在相應元器件旁邊,并避開過孔及影響視線的元件當Layout完畢后要按挨次〔如由左而右,由上而下〕對元件編號重排序,并更到原理圖各元器件的絲印層標注〔標號，及可能標注的值或型號〕必需清楚易懂。PCB設計檢查標準構(gòu)造尺寸檢查檢查與構(gòu)造設計圖紙的全都性。-總體尺寸-定位孔位置-定位孔孔徑接插件定位檢查-?定位孔位置-:?定位孔孔徑元器件庫檢查1?封裝形式是否正確2?引腳定義是否正確3?引腳間距是否正確4?器件總體尺寸是否正確，消退引腳間距的累計誤差5.外形尺寸是否正確6?焊盤尺寸、過孔孔徑是否正確7?絲印層標注〔字體大小、方向〕是否正確絲印層檢查1?標號位置：應當在相應元器件旁邊〔不會引起誤會〕，不會被本器件所掩蓋；并避開過孔。2?字符大小是否符合標準要求電源濾波、接地的檢查*檢查低頻、高頻濾波電容數(shù)量和放置的合理性。模擬電源/數(shù)字電源，模擬地/數(shù)字地的處理是否適宜。設計規(guī)程檢查〔DRC〕*按要求設置設計規(guī)程，用PCB設計工具進展自動的DRC檢查，應當完全符合要求。SI/EMI/PI仿真*檢查整板全部信號線的阻抗特性。*檢查同組數(shù)據(jù)／地址／掌握／時鐘總線的時序*仿真關(guān)鍵信號線的SI/EMI/SPI，優(yōu)化濾波電容、阻尼電阻等終端器件的值。*EMI／PI數(shù)字地和模擬地分割*不能跨越分割間隙布線，一旦跨越了分割間隙布線，電磁輻射和信號串擾都會急劇增加。*在PCB設計中最常見的問題就是信號線跨越分割地或電源而產(chǎn)生EMI假設肯定要承受分割的地，則要建立“地連接橋”。將PCB分區(qū)為模擬局部和數(shù)字局部。保證數(shù)字信號返回電流不會流入到模擬信號