五邑大學(xué)2016-2017學(xué)年第1學(xué)期《計算機組成原理》期末試卷(A卷)【含答案】

寫書能不處此裝五邑大學(xué)2016-2017學(xué)年第1學(xué)期

《計算機組成原理》期末試卷（A卷）寫書能不處此班級名稱:學(xué)號:姓名：訂寫書能不處此寫書能不處此線寫書能不處此定點16位字長的字，采用補碼形式表示時，一個字所能表示的整數(shù)范圍是（）。A、-215~+（215-1） B、-（216-1）~ C、-（215+1）~+215D、-215~+215+（216-1）主存貯器和（）.PU之間增加Cache的目的是（）。A、擴大主存貯器的容量 B、擴大CPU中通用寄存器的數(shù)量C、解決CPU和主存之間的速度匹配問題D、既擴大主存的容量，又?jǐn)U大CPU通用寄存器的數(shù)量寄存器間接尋址方式中，操作數(shù)在（）中。A、通用寄存器 B、主存單元 C、程序計數(shù)器 D、堆棧在cache的映射方式中不需要替換策略的是（）。A、全相聯(lián)映射方式 B、組相聯(lián)映射方式C、直接映射方式 D、所有方式內(nèi)存地址范圍為0000H~1FFFH，則最少需要（）根地址線尋址全部內(nèi)存。A、10 B、12 C、13 D、14微程序控制器中，機器指令與微指令的關(guān)系是（）。A、每一條機器指令由一條微指令來執(zhí)行B、每一條機器指令由一段微程序來解釋執(zhí)行C、每一條微指令由機器指令來解釋執(zhí)行D、每一段機器指令組成的程序可由一條微指令來執(zhí)行微程序控制器中一般采用二級時序體制，它們是（）和節(jié)拍脈沖。A、節(jié)拍電位 B、主狀態(tài)周期 C、時鐘周期 D、存儲周期在（）.PU中跟蹤指令后繼地址的寄存器是（）。A、主存地址寄存器 B、程序計數(shù)器C、指令寄存器 D、狀態(tài)條件寄存器《計算機組成原理》第1頁共3頁寫書能不處此寫書能不處此裝-訂9. 下列部件中不屬于控制器的部件是（）。A、指令寄存器 B、程序計數(shù)器 C、操作控制器10. （ ）.MA方式是在（）之間建立一條直接數(shù)據(jù)通路。A、I/O設(shè)備和主存 B、兩個I/O設(shè)備得分I I二…判斷題（每小題1芬;共10分）D、程序狀態(tài)寄存器填空題（每空1分，共20分）寫書能不處此寫書能不處此線寫書能不處此有符號陣列乘法可用無符號陣列乘法器和求補器實現(xiàn)。 （）計算機在運算過程中最高位產(chǎn)生了進位或借位稱為溢出。。 （）組相聯(lián)存儲器是按地址指定方式進行尋址的存儲器。 （）采用編碼方式的微指令，只有相容的微命令才能放在同一字段譯碼。 （）水平型微指令可以同時執(zhí)行若干個微操作，所以執(zhí)行機器指令的速度比（）在雙符號位判斷溢出的方案中，出現(xiàn)正溢出時，雙符號位應(yīng)當(dāng)為10。 （）在計算機的結(jié)構(gòu)層次中，微程序級屬于軟件級。 （）一般而言硬布線控制器比微程序控制器結(jié)構(gòu)復(fù)雜，但速度快。 （）流水線周期一般取所有子任務(wù)周期中最小的。 （）加法器采用先行進位（并行進位）的目的是加快運算速度。 （）浮點運算器是由（）和（）兩個定點運算器完成的。256K×8的DRAM芯片內(nèi)部采用行列相等的雙譯碼結(jié)構(gòu)，則行和列的數(shù)目均為（）,若單元刷新間隔不超過4ms，采用分散刷新方式，則刷新信號的間隔是（）μso一個組相聯(lián)映射的Cache，有128塊，每組4塊，主存共有4096塊，每塊64個字，則主存地址共（）位，其中主存字塊標(biāo)記應(yīng)為（）位，組地址應(yīng)為（）位，Cache地址共（）位。微程序控制存儲器容量為128x32位，測試條件有2個，微指令采用水平格式，則對應(yīng)的控制字段、測試字段和微地址字段長度分配各是（）、（）、（）位。微程序控制器一般由（）、（）和（）三部分組成。硬布線控制器的邏輯網(wǎng)輸入信號來自于（）、（）、（）三類?，F(xiàn)代CPU設(shè)計中廣泛采用并行處理技術(shù)，大致可以分為（）、（）和（）三種類型。請根據(jù)表中給出數(shù)據(jù)的真值或原碼、反碼、補碼（8位）等，填寫其余的數(shù)據(jù)?！队嬎銠C組成原理》第2頁共3頁寫書能不處此裝寫書能不處此寫書能不處此寫書能不處此寫書能不處此訂線十進制真值原碼反碼補碼補碼的偶校驗碼（1位）-47 59 -64 -31 -29/32 RAM芯片有片選CS和讀寫R/W（讀/寫）控制信號，地址譯碼器采用3-8譯碼器，要求:（1）計算使用ROM和RAM的數(shù)量。⑵畫出整個ROM、RAM同CPU和譯碼器的連接電路圖。⑶標(biāo)出每組存儲芯片的地址范圍。|得分I七、微指令流程設(shè)計（10分）|得分IO五、定點補碼運算（10分）1.設(shè)x=83,y=-52,均采用8位二進制補碼表示（含1位符號位），按機器補碼加減法規(guī)則計算x+y和x-y,并根據(jù)雙符號法判斷計算結(jié)果是正常、上溢出或下溢出，對正常結(jié)果還原成十進制數(shù)真值。如圖1所示，雙總線結(jié)構(gòu)CPU的數(shù)據(jù)通路，圖中IR為指令寄存器，DR為數(shù)據(jù)緩沖寄存器，PC為程序計數(shù)器，M為存儲器，AR為地址寄存器，R0~R3為通用寄存器，R/W為存儲器讀寫控制，A總線與寄存器的輸入相聯(lián)，B總線與寄存器的輸出相聯(lián)。指令"ADDR2,（R0）”含義是將R0間址的地址單元的內(nèi)容與R2寄存器的數(shù)據(jù)相加，結(jié)果送R2,即（（R0））+（R2）-R20（1）畫出其指令周期的微指令流程圖，并標(biāo)注微操作信號；（2）如果當(dāng)前內(nèi)存M數(shù)據(jù)（均為二進制表示）如圖2所示，（R2）=26H,（R0）=30H,執(zhí)行完該指令后，R2的內(nèi)容為多少？ΓC?六、存儲器設(shè)計（10分）已知某CPU的地址總線為A15-A0,數(shù)據(jù)總線為D15-D0,地址空間分配為0000H~3FFFH為ROM區(qū)，C000H~FFFFH為RAM區(qū)，現(xiàn)采用一種8K×8的ROM和8K×8的RAM來組成該存儲系統(tǒng)，ROM、《計算機組成原理》第3頁共3頁五邑大學(xué)2016-2017學(xué)年第1學(xué)期《計算機組成原理》期末試卷（A卷）答案、單項選擇題（每小題2分，共20分）12345678910ACBCCBABDA、判斷題（每小題1分，共10分）12345678910對錯錯錯對錯錯對錯對三、填空題（共20分）1、階碼、尾數(shù)2、512、7.83、18、7、5、114、23、2、75、控制存儲器、微指令寄存器、微地址轉(zhuǎn)移邏輯6、脂令譯碼、狀態(tài)反饋、時序信號7、時間并行、空間并行、時間+空間并行四、填表（每空1分，共20分）十進制真值原碼反碼補碼補碼的偶校驗碼（1位）-47 IOlOllllIlOlOOOOIlOlOOOl 0 59 0011101100111011001110111-64 IIOOOOOOIIOOOOOO 0 -31 IlIOOOOOIlIOOOOl 0 -29/32 LlllOlOOLOOOIOllLoO（HIoO 1 五、定點補碼運算（共10分）答案：X=83=10100112y=-52=-01101002 （1分）[x]補=01010011 [y]補=11001100[-y]補=OOllOlOO （3分）[χ+y]補=[χ]+[y]補=OO0011111 (3分)001010011+)11IOOlIOO000011111雙符號位=00故結(jié)果正確，無溢出x+γ=31[χ-y]補=[χ]+[-y]補=010010111 (3分)001010011+)00OIlOIOO010010111雙符號位=01故結(jié)果上溢出六、存儲器設(shè)計(10分)解：⑴RoM容量16KX16芯片數(shù)量=(16/8)X(16/8)=2X2=4片(3分)RAM容量16KX16芯片數(shù)量=(16/8)X(16/8)=2X2=4片(2)電路圖(5分)⑶地址范圍標(biāo)注(2分)A15A14Al?N譯碼器CBAAl2AOY7(in)Y可LlOl

Y5(W1]

Y4[100]

Y3(011]地址范圍標(biāo)'注2分￥2(0IBlTl∣?011YO(OOD)OODOH"200QH-COOOH-EOOOH-IFFFH3FFFHDFFFHFFFFHCSCSCSCSR/W□15DO8KXEaorjα)8K×SHAH￠)8κ×eIJOii￠)aκ×aEΛ!J(L)16位數(shù)據(jù)總線七、微指令流程設(shè)計(10分)(1)指令周期的微指令流程圖:(2分)(2)寄存器R2=(E4H)=(11100100)PC,G,ARo iR/