數(shù)字電子技術(shù)總復(fù)習(xí)課件

數(shù)字電子技術(shù)總復(fù)習(xí)數(shù)字電子技術(shù)總復(fù)習(xí)1第一章邏輯代數(shù)一、二進制數(shù)表示法1.任意(N)進制數(shù)展開式的普遍形式：—第i位的系數(shù)—第i位的權(quán)2.幾種常用進制數(shù)之間的轉(zhuǎn)換(1)二-十轉(zhuǎn)換：(2)十-二轉(zhuǎn)換：整數(shù)的轉(zhuǎn)換--連除法小數(shù)的轉(zhuǎn)換--連乘法快速轉(zhuǎn)換法：拆分法第一章邏輯代數(shù)一、二進制數(shù)表示法1.任意(N)2(3)二-八轉(zhuǎn)換:(4)八-二轉(zhuǎn)換:（5）二-十六轉(zhuǎn)換：（6）十六-二轉(zhuǎn)換：(3)二-八轉(zhuǎn)換:(4)八-二轉(zhuǎn)換:（5）二-十六轉(zhuǎn)換：3二進制代碼：編碼后的二進制數(shù)。用二進制代碼表示十個數(shù)字符號0~9，又稱為BCD碼（BinaryCoded

Decimal）幾種常見的BCD代碼：8421碼余

3碼2421碼5211碼余

3循環(huán)碼二、二進制代碼二-十進制代碼：有權(quán)碼無權(quán)碼二進制代碼：編碼后的二進制數(shù)。用二進制代碼表示十個數(shù)字符號4三、

基本和常用邏輯運算1.與邏輯：ABY&2.或邏輯：ABY≥13.非邏輯：AY1三、基本和常用邏輯運算1.與邏輯：ABY&2.或5(1)與非邏輯

(NAND)(2)或非邏輯

(NOR)(3)與或非邏輯

(AND–OR–INVERT)AB&4.幾種常用復(fù)合邏輯運算AB≥1AB&CD≥1(1)與非邏輯(2)或非邏輯(3)與或非邏輯AB&4.6(4)異或邏輯(Exclusive—OR)(5)同或邏輯(Exclusive—NOR)(異或非)AB=1AB=1=A⊙B(4)異或邏輯(5)同或邏輯(異或非)AB=1AB=1=75.邏輯符號對照美國符號ABYAY國標(biāo)符號AB&A1ABYAB≥15.邏輯符號對照美國符號ABYAY國標(biāo)符號AB&A1AB8國標(biāo)符號美國符號AB&ABYAB=1ABYABYAB≥1國標(biāo)符號美國符號AB&ABYAB=1ABYABYAB≥19或：0+0=01+0=11+1=1

與：0·0=00·1=01·1=1

非：（二、）變量和常量的關(guān)系(變量：A、B、C…)或：A+0=AA+1=1與:A·0=0A·1=A

非：四、

公式和定理（一、）常量之間的關(guān)系(常量：0和1)或：0+0=01+0=11+1=110（三、）與普通代數(shù)相似的定理交換律結(jié)合律分配律（四、）邏輯代數(shù)的一些特殊定理同一律A+A=AA·A=A還原律德摩根定理（三、）與普通代數(shù)相似的定理交換律結(jié)合律分配律（四、）邏輯代11

將Y式中“.”換成“+”,“+”換成“.”

“0”換成“1”,“1”換成“0”

原變量換成反變量，反變量換成原變量（五、）關(guān)于等式的三個規(guī)則1.代入規(guī)則：等式中某一變量都代之以一個邏輯函數(shù)，則等式仍然成立。2.反演規(guī)則：不屬于單個變量上的反號應(yīng)保留不變運算順序：括號乘加注意:將Y式中“.”換成“+”,“+”換成“.”（五、）關(guān)于等123.對偶規(guī)則：如果兩個表達式相等，則它們的對偶式也一定相等。將Y中“.”換成“+”,“+”換成“.”

“0”換成“1”,“1”換成“0”

3.對偶規(guī)則：如果兩個表達式相等，則它們的對偶式也一定相13（六、）若干常用公式推廣（六、）若干常用公式推廣14（七、）關(guān)于異或運算的一些公式異或同或A⊙B(1)交換律(2)結(jié)合律(3)分配律(4)常量和變量的異或運算(5)因果互換律如果則有=A⊙BA⊙B（七、）關(guān)于異或運算的一些公式異或同或A⊙B(1)交換律(15（一、）標(biāo)準(zhǔn)與或表達式五、

邏輯函數(shù)的標(biāo)準(zhǔn)與或式和最簡式標(biāo)準(zhǔn)與或式就是最小項之和的形式1.最小項的概念：2.最小項的性質(zhì)：(1)任一最小項，只有一組對應(yīng)變量取值使其值為

1

；(2)任意兩個最小項的乘積為

0

；(3)全體最小項之和為

1

。3.最小項的編號：（一、）標(biāo)準(zhǔn)與或表達式五、邏輯函數(shù)的標(biāo)準(zhǔn)與或式和最簡式164.最小項是組成邏輯函數(shù)的基本單元

任何邏輯函數(shù)都是由其變量的若干個最小項構(gòu)成，都可以表示成為最小項之和的形式。4.最小項是組成邏輯函數(shù)的基本單元任何邏17六、

邏輯函數(shù)的公式化簡法一、并項法:（與或式最簡與或式）公式定理二、吸收法：三、消去法：四、配項消項法：六、邏輯函數(shù)的公式化簡法一、并項法:（與或式最簡與或式18七、

邏輯函數(shù)的圖形化簡法（一、）邏輯變量的卡諾圖(Karnaughmaps)2.卡諾圖的特點：用幾何相鄰表示邏輯相鄰(1)幾何相鄰：相接—

緊挨著相對—

行或列的兩頭相重—

對折起來位置重合(2)邏輯相鄰：兩個最小項只有一個變量不同化簡方法：邏輯相鄰的兩個最小項可以合并成一項，并消去一個因子。1.卡諾圖的畫法：七、邏輯函數(shù)的圖形化簡法（一、）邏輯變量的卡諾圖(Kar193.卡諾圖中最小項合并規(guī)律：(1)兩個相鄰最小項合并可以消去一個因子(2)四個相鄰最小項合并可以消去兩個因子(3)八個相鄰最小項合并可以消去三個因子2n個相鄰最小項合并可以消去n個因子3.卡諾圖中最小項合并規(guī)律：(1)兩個相鄰最小項合并可20要點：（1）一個組合的方格數(shù)必須是2的冪，即20＝1，21＝2，22＝4，23＝8等等。因此，不可能將三個方格組組合成一個組合，即使它們都是相鄰的。（2）不可能組合邏輯上不相鄰的最小項對。因此，要合并的對應(yīng)方格必須構(gòu)成矩形或正方形。要點：（1）一個組合的方格數(shù)必須是2的冪，即（2）不可能組合21（二、）邏輯函數(shù)的卡諾圖表示法1.根據(jù)變量個數(shù)畫出相應(yīng)的卡諾圖；2.將函數(shù)化為最小項之和的形式；3.在卡諾圖上與這些最小項對應(yīng)的位置上填入1，其余位置填0或不填。（二、）邏輯函數(shù)的卡諾圖表示法1.根據(jù)變量個數(shù)畫出相應(yīng)的卡22（三、）

具有約束的邏輯函數(shù)的化簡1.約束項：不會出現(xiàn)的變量取值所對應(yīng)的最小項。(2)在邏輯表達式中，用等于0的條件等式表示。2.約束條件的表示方法(1)在真值表和卡諾圖上用叉號(╳)表示。3.化簡步驟:(1)畫函數(shù)的卡諾圖，順序為：(2)合并最小項，畫圈時╳

既可以當(dāng)

1

，又可以當(dāng)

0(3)寫出最簡與或表達式（三、）具有約束的邏輯函數(shù)的化簡1.約束項：23注意：合并時，究竟把╳

作為

1

還是作為

0

應(yīng)以得到的包圍圈最大且個數(shù)最少為原則。包圍圈內(nèi)都是約束項無意義。只要把所有的1圈完即可。注意：合并時，究竟把╳作為1還是作為0應(yīng)以得到的24

八、邏輯函數(shù)的表示方法及其相互之間的轉(zhuǎn)換一、邏輯表達式二、真值表三、卡諾圖八、邏輯函數(shù)的表示方法及其相互之間的轉(zhuǎn)換一、邏輯表達式二、25第二章門電路一、

分立元器件門電路（一）二極管與門uYuAuBR0D2D1+VCC+10VuYuAuBROD2D1-VSS-10V（二）二極管或門第二章門電路一、分立元器件門電路（一）二極管26二、TTL門電路

Roff—關(guān)門電阻（<0.7k）即：當(dāng)

Ri

為0.7k

以下電阻時,輸入端相當(dāng)于低電平。

Ron—開門電阻（>2.5k）即：當(dāng)

Ri

為2.5k

以上電阻時,輸入端相當(dāng)于高電平。二、TTL門電路Roff—關(guān)門電阻（<0.7k27三、集電極開路門—OC門(OpenCollectorGate)1.符號2.OC門的主要特點YAB&+VCCRCOC門必須外接負(fù)載電阻和電源才能正常工作。三、集電極開路門—OC門(OpenCollector28+VCCRCY1AB&G1Y2CD&G2Y四、輸出三態(tài)門–TSL門(Three-StateLogic)

正常工作狀態(tài)：0或1高阻態(tài)3.實現(xiàn)線與邏輯+VCCRCY1AB&G1Y2CD&G2Y四、輸出三29

應(yīng)用舉例：(1)用做多路開關(guān)(2)用于信號雙向傳輸(3)構(gòu)成數(shù)據(jù)總線應(yīng)用舉例：(1)用做多路開關(guān)(2)用于信號雙向傳輸(330第三章組合邏輯電路一、

概述1.邏輯功能特點

電路在任何時刻的輸出狀態(tài)只取決于該時刻的輸入狀態(tài)，而與原來的狀態(tài)無關(guān)。2.電路結(jié)構(gòu)特點(1)輸出、輸入之間沒有反饋延遲電路(2)不包含記憶性元件(觸發(fā)器)，僅由門電路構(gòu)成第三章組合邏輯電路一、概述1.邏輯功能特點31二、組合邏輯電路的分析方法分析步驟邏輯圖邏輯表達式化簡真值表說明功能三、組合邏輯電路的設(shè)計方法設(shè)計步驟邏輯抽象列真值表寫表達式化簡或變換畫邏輯圖二、組合邏輯電路的分析方法分析步驟邏輯圖邏輯表達式化簡真值表32四、半加器和全加器1.半加器（HalfAdder）兩個

1位二進制數(shù)相加不考慮低位進位。2.全加器（FullAdder）兩個

1位二進制數(shù)相加，考慮低位進位。五、加法器（Adder）1.4位串行進位加法器2.超前進位加法器六、數(shù)值比較器四、半加器和全加器1.半加器（HalfAdder）兩個33七、

編碼器（Encoder）二進制編碼器二—十進制編碼器分類：普通編碼器優(yōu)先編碼器或八、二進制譯碼器(BinaryDecoder)

2線—4線譯碼器3線—8線譯碼器4線—16線譯碼器九、二-十進制譯碼器(Binary-CodedDecimalDecoder)將BCD

碼翻譯成對應(yīng)的十個輸出信號七、編碼器（Encoder）二進制編碼器二—十進制編碼器分34半導(dǎo)體顯示(LED)液晶顯示(LCD)共陽極每字段是一只發(fā)光二極管十、顯示譯碼器數(shù)碼顯示器aebcfgdabcdefgR+5V—低電平驅(qū)動abcdefgR+5V—高電平驅(qū)動共陰極半導(dǎo)體顯示(LED)液晶顯示(LCD)共陽極每字段是一只十、35十一、

數(shù)據(jù)選擇器

(DataSelector)1.4選1數(shù)據(jù)選擇器

函數(shù)式2.8選1數(shù)據(jù)選擇器十一、數(shù)據(jù)選擇器(DataSelector)36十二、

用

MSI實現(xiàn)組合邏輯函數(shù)1.

用數(shù)據(jù)選擇器實現(xiàn)組合邏輯函數(shù)基本原理和步驟1)原理：選擇器輸出為標(biāo)準(zhǔn)與或式，含地址變量的全部最小項。例如

而任何組合邏輯函數(shù)都可以表示成為最小項之和的形式，故可用數(shù)據(jù)選擇器實現(xiàn)。4選18選1十二、用MSI實現(xiàn)組合邏輯函數(shù)1.用數(shù)據(jù)選擇器實372步驟(1)根據(jù)n=k-1

確定數(shù)據(jù)選擇器的規(guī)模和型號(n

—選擇器地址碼，k

—函數(shù)的變量個數(shù))(2)寫出函數(shù)的標(biāo)準(zhǔn)與或式和選擇器輸出信號表達式(3)對照比較確定選擇器各個輸入變量的表達式(4)根據(jù)采用的數(shù)據(jù)選擇器和求出的表達式畫出連線圖[例]用數(shù)據(jù)選擇器實現(xiàn)函數(shù)2步驟(1)根據(jù)n=k-1確定數(shù)據(jù)選擇器的規(guī)模382用二進制譯碼器實現(xiàn)組合邏輯函數(shù)基本原理與步驟1)基本原理：二進制譯碼器又叫變量譯碼器或最小項譯碼器,它的輸出端提供了其輸入變量的全部最小項。任何一個函數(shù)都可以寫成最小項之和的形式…74LS138Y0Y1Y2Y3Y4Y5Y6A0A1A2S3S2S1Y0Y1Y2Y3Y4Y5Y6Y7A0A1A2STBSTCSTAY72用二進制譯碼器實現(xiàn)組合邏輯函數(shù)基本原理與步驟1)基392)基本步驟(1)選擇集成二進制譯碼器(2)寫函數(shù)的標(biāo)準(zhǔn)與非-與非式(3)確認(rèn)變量和輸入關(guān)系[例]用集成譯碼器實現(xiàn)函數(shù)(4)畫連線圖2)基本步驟(1)選擇集成二進制譯碼器(2)寫函數(shù)的40十三、ROM的結(jié)構(gòu)和工作原理1.基本結(jié)構(gòu)（一）ROM的結(jié)構(gòu)示意圖地址輸入數(shù)據(jù)輸出—n

位地址—b

位數(shù)據(jù)A0A1An-1D0D1Db-1D0D1Db-1A0A1An-12n×bROM……………………最高位最低位十三、ROM的結(jié)構(gòu)和工作原理1.基本結(jié)構(gòu)（一）ROM412.內(nèi)部結(jié)構(gòu)示意圖存儲單元數(shù)據(jù)輸出字線位線地址譯碼器ROM存儲容量=字線數(shù)

位線數(shù)

=2nb（位）地址輸入0單元1單元i

單元2n-1單元D0D1Db-1A0A1An-1W0W1WiW2n-12.內(nèi)部結(jié)構(gòu)示意圖存儲單元數(shù)據(jù)輸出字位線地址譯碼器ROM42（二）ROM應(yīng)用舉例及容量擴展1、ROM應(yīng)用舉例用ROM實現(xiàn)以下邏輯函數(shù)[例3.6.2]Y1=

m(2,3,4,5,8,9,14,15）Y2=

m(6,7,10,11,14,15）Y3=

m(0,3,6,9,12,15）Y4=

m(7,11,13,14,15）A1B1C1D1m0m1m2m3m4m5m6m7m8m9m10m11m12m13m14m15Y2Y3Y4Y1譯碼器編碼器（二）ROM應(yīng)用舉例及容量擴展1、ROM應(yīng)用舉例用43例

用EPROM實現(xiàn)輸出函數(shù)存儲容量25648位地址256=284位數(shù)據(jù)輸出存儲容量8k88k=8210=21313位地址8位數(shù)據(jù)輸出2、ROM容量擴展1.存儲容量存儲器存儲數(shù)據(jù)的能力，為存儲器含存儲單元的總位數(shù)。存儲容量=字?jǐn)?shù)

位數(shù)字—word位—bit例用EPROM實現(xiàn)輸出函數(shù)存儲容量25648位地址44十四、

組合電路中的競爭冒險（一）

競爭冒險的概念及其產(chǎn)生原因1、競爭冒險的概念2、產(chǎn)生競爭冒險的原因（二）競爭與冒險的判斷十四、組合電路中的競爭冒險（一）競爭冒險的概念及其45第四章觸發(fā)器一、

基本觸發(fā)器1.特性表：RSQ

n+100011011Q

n保持1置10不用置0不允許2.特性方程：Q

n+1=S+RQ

n約束條件與非門構(gòu)成：第四章觸發(fā)器一、基本觸發(fā)器1.特性表：R46特性表和特性方程RSQ

n+100011011Q

n保持置

1置

0不許10不用Q

n+1=S+RQ

n約束條件或非門構(gòu)成：特性表和特性方程RSQn+1000110147特性表：CPRSQnQn+1注0Qn保持10

0010

0110

1010

1111

0011

0111101111011100不用不用保持置1置0不許特性方程:約束條件CP=1期間有效主要特點：1.時鐘電平控制CP=1期間接受輸入信號；CP=0期間輸出保持不變。（抗干擾能力有所增強）2.RS之間有約束一、

同步觸發(fā)器

同步RS觸發(fā)器特性表：CPRSQnQn+1注048同步D觸發(fā)器（CP=1期間有效）主要特點：1.時鐘電平控制，無約束問題；2.CP=1時跟隨。下降沿到來時鎖存同步D觸發(fā)器（CP=1期間有效）主要特點：1.49三、

邊沿觸發(fā)器1邊沿D觸發(fā)器符號特性表CPDRDSDQn+1注

0

00

100000

1

10

1

101Qn10不用同步置0同步置1保持(無效)異步置1異步置0不允許CP上升沿觸發(fā)QQCPC11DD

S

RSD

RD三、邊沿觸發(fā)器1邊沿D觸發(fā)器符號特性表CP502邊沿JK觸發(fā)器國標(biāo)符號QQCPC11JIKJ

KS

RSD

RD三、主要特點(一)CP的上升沿或下降沿觸發(fā)；(二)抗干擾能力極強，工作速度很高，在觸發(fā)沿瞬間，按的規(guī)定更新狀態(tài)；(三)功能齊全(保持、置1、置0、翻轉(zhuǎn))，使用方便。2邊沿JK觸發(fā)器國QQCPC11JIK51JKQnRDSDCPQn+1注00

00000

10001

00001

100100001010011

00011

10001001110保持同步置0同步置1翻轉(zhuǎn)00010001不變01101110不用異步置1異步置0不允許特性表JKQnRDS52四、

時鐘觸發(fā)器的功能分類（一）RS型和

JK型觸發(fā)器1.RS型觸發(fā)器符號特性表RSQ

n+1功能00011011Q

n10不用保持置1置0不許特性方程約束條件CP下降沿時刻有效QQCPC11SIRS

R延遲輸出

(主從)四、時鐘觸發(fā)器的功能分類（一）RS型和JK型觸532.JK型觸發(fā)器符號特性表JKQ

n+1功能00

01

1011Q

n01保持置0置1翻轉(zhuǎn)特性方程CP下降沿時刻有效QQCPC11JIKJ

KQ

n2.JK型觸發(fā)器符號特性表JKQn+1功能0541.D型觸發(fā)器符號特性表特性方程CP上升沿時刻有效QQCPC11DD

DQ

n+1功能001

1置0置1（二）D型、T型和T型觸發(fā)器1.D型觸發(fā)器符號特性表特性方程CP上升沿時刻有效Q552.T型觸發(fā)器QQCPC11TT

TQ

n+1功能0

Q

n1

Q

n保持翻轉(zhuǎn)CP下降沿時刻有效3.T型觸發(fā)器QQCPC1Q

n

Q

n+1功能011

0翻轉(zhuǎn)

CP下降沿時刻有效2.T型觸發(fā)器QQCPC11TTTQn56一、概述（一）時序電路的特點1.定義

任何時刻電路的輸出，不僅和該時刻的輸入信號有關(guān)，而且還取決于電路原來的狀態(tài)。2.電路特點(1)與時間因素(CP)有關(guān)；(2)含有記憶性的元件(觸發(fā)器)。組合邏輯電路存儲電路…………x1…xiy1…yjw1wkq1ql輸入輸出第五章時序邏輯電路一、概述（一）時序電路的特點1.定義任何57（二）時序電路邏輯功能表示方法1.邏輯表達式(1)輸出方程(3)狀態(tài)方程(2)驅(qū)動方程2.狀態(tài)表、卡諾圖、狀態(tài)圖和時序圖組合邏輯電路存儲電路…………x1…xiy1…yjw1wkq1qlx1y1y2JKQ1Q2x21J1KC1CP（二）時序電路邏輯功能表示方法1.邏輯表達式(1)輸出方58（三）時序邏輯電路分類1.按邏輯功能劃分：計數(shù)器、寄存器、讀/寫存儲器、順序脈沖發(fā)生器等。2.按時鐘控制方式劃分：同步時序電路觸發(fā)器共用一個時鐘CP，要更新狀態(tài)的觸發(fā)器同時翻轉(zhuǎn)。異步時序電路電路中所有觸發(fā)器沒有共用一個CP。3.按輸出信號的特性劃分：Moore型Mealy型存儲電路Y(tn)輸出WQX(tn)輸入組合電路CPY(tn)輸出CPX(tn)輸入存儲電路組合電路組合電路（三）時序邏輯電路分類1.按邏輯功能劃分：計數(shù)器、寄存器、59二、時序電路的基本分析和設(shè)計方法（一、）

時序電路的基本分析方法1.分析步驟時序電路時鐘方程驅(qū)動方程狀態(tài)表狀態(tài)圖時序圖CP觸發(fā)沿特性方程輸出方程狀態(tài)方程計算二、時序電路的基本分析和設(shè)計方法（一、）時序電路的基本分析60能否自啟動?能自啟動：存在無效狀態(tài)，但沒有形成循環(huán)。不能自啟動：無效狀態(tài)形成循環(huán)。能否自啟動?能自啟動：存在無效狀態(tài)，但沒有不能自啟動：無效狀61（二）

時序電路的基本設(shè)計方法1.設(shè)計的一般步驟時序邏輯問題邏輯抽象狀態(tài)轉(zhuǎn)換圖（表）狀態(tài)化簡最簡狀態(tài)轉(zhuǎn)換圖（表）電路方程式（狀態(tài)方程）求出驅(qū)動方程選定觸發(fā)器的類型邏輯電路圖檢查能否自啟動（二）時序電路的基本設(shè)計方法1.設(shè)計的一般步驟時序邏輯62三、計數(shù)器(Counter)（一）

計數(shù)器的特點和分類計數(shù)器的功能及應(yīng)用1.功能：對時鐘脈沖CP計數(shù)。2.應(yīng)用：分頻、定時、產(chǎn)生節(jié)拍脈沖和脈沖序列、進行數(shù)字運算等。計數(shù)器的特點1.輸入信號：計數(shù)脈沖CPMoore型2.主要組成單元：時鐘觸發(fā)器三、計數(shù)器(Counter)（一）計數(shù)器的特點和分類計63（二）計數(shù)器的分類按數(shù)制分：二進制計數(shù)器十進制計數(shù)器N進制(任意進制)計數(shù)器按計數(shù)方式分：加法計數(shù)器減法計數(shù)器可逆計數(shù)(Up-DownCounter)按時鐘控制分：同步計數(shù)器(Synchronous)異步計數(shù)器(Asynchronous)按開關(guān)元件分：TTL計數(shù)器CMOS計數(shù)器（二）計數(shù)器的分類按數(shù)制分：二進制計數(shù)器按計數(shù)加法計數(shù)器按64（三）

二進制計數(shù)器計數(shù)器計數(shù)容量、長度或模的概念

計數(shù)器能夠記憶輸入脈沖的數(shù)目，即電路的有效狀態(tài)數(shù)M。3位二進制同步加法計數(shù)器：00001111/14位二進制同步加法計數(shù)器：000111/1n位二進制同步加法計數(shù)器：（三）二進制計數(shù)器計數(shù)器計數(shù)容量、長度或模的概念65(四)集成二進制同步計數(shù)器1.集成4位二進制同步加法計數(shù)器1234567816151413121110974161(3)VCCCOQ0Q1Q2Q3CTTLDCR

CP

D0

D1D2D3

CTP地引腳排列圖邏輯功能示意圖74161Q0Q1Q2Q3CTTLDCOCPCTPCR

D0

D1D2D3000000110011CR=0Q3Q0=0000同步并行置數(shù)CR=1，LD=0，CP異步清零Q3Q0=D3D01)74LS161和74LS163(四)集成二進制同步計數(shù)器1.集成4位二進制同步加6674161的狀態(tài)表

輸入

輸出

注CRLDCTP

CTTCPD3D2D1D0Q3n+1Q2n+1Q1n+1Q0n+1CO010

d3

d2

d1d0

111111011000000d3

d2

d1

d0

計數(shù)

保持

保

持

0清零置數(shù)CR

=

1,LD

=

1,CP，CTP=CTT=

1二進制同步加法計數(shù)CTPCTT=0CR

=

1，LD=

1，保持若CTT=0CO=0若CTT=17416374161的狀態(tài)表輸入輸67（五）

十進制計數(shù)器（8421BCD碼）00000001/00010/00011/00100/00101/00110/0011110001001/0/0/0/1狀態(tài)圖（五）十進制計數(shù)器（8421BCD碼）00000001/68(六)集成十進制同步計數(shù)器74160、741621234567816151413121110974160(2)VCCCOQ0Q1Q2Q3CTTLDCR

CP

D0

D1D2D3

CTP地(引腳排列與74161相同)異步清零功能：(74162同步清零)同步置數(shù)功能：同步計數(shù)功能：保持功能：進位信號保持進位輸出低電平1.集成十進制同步加法計數(shù)器(六)集成十進制同步計數(shù)器74160、74162169（七）

N進制計數(shù)器方法用觸發(fā)器和門電路設(shè)計用集成計數(shù)器構(gòu)成清零端置數(shù)端(同步、異步)1、利用同步清零或置數(shù)端獲得N進制計數(shù)思路：2.求歸零邏輯表達式；1.寫出狀態(tài)SN

–1的二進制代碼；3.畫連線圖。步驟：（七）N進制計數(shù)器方法用觸發(fā)器和門電路設(shè)計用集成計數(shù)器構(gòu)702、利用異步清零或置數(shù)端獲得N進制計數(shù)

當(dāng)計數(shù)到SN

時，立即產(chǎn)生清零或置數(shù)信號，使返回S0狀態(tài)。（瞬間即逝）1.寫出狀態(tài)SN

的二進制代碼；2.求歸零邏輯表達式；3.畫連線圖。2、利用異步清零或置數(shù)端獲得N進制計數(shù)當(dāng)計數(shù)到SN71(八)計數(shù)容量的擴展1.集成計數(shù)器的級聯(lián)74161(1)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ4Q5Q6Q774161(0)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ0Q1Q2Q3CP11111CO016

16

=

256(八)計數(shù)容量的擴展1.集成計數(shù)器的級聯(lián)74161(1722.利用級聯(lián)獲得大容量N進制計數(shù)器1)級聯(lián)N1和N2進制計數(shù)器，容量擴展為N1N2N1進制計數(shù)器N2進制計數(shù)器CP進位CCP[例]用74160（2）

構(gòu)成六十進制計數(shù)器60=610=N1N2=N2.利用級聯(lián)獲得大容量N進制計數(shù)器1)級聯(lián)N1732)用歸零法或置數(shù)法獲得大容量的N進制計數(shù)器[例]

試分別用74161和74162接成六十進制計數(shù)器。Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ4Q5Q6Q774161(0)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ0Q1Q2Q3CP111CO074161(1)用SN

產(chǎn)生異步清零信號：用

SN–1產(chǎn)生同步置數(shù)信號：&11&先用兩片74161構(gòu)成256進制計數(shù)器2)用歸零法或置數(shù)法獲得大容量的N進制計數(shù)器[例]試7474162—同步清零，同步置數(shù)。再用歸零法將M=

100改為N

=

60進制計數(shù)器，即用SN–1產(chǎn)生同步清零、置數(shù)信號。先用兩片74162構(gòu)成1010

進制計數(shù)器，Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ4Q5Q6Q774162(0)Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CRQ0Q1Q2Q3CP111CO074162(1)11&1174162—同步清零，同步置數(shù)。再用歸零法將M=1075第六章脈沖的產(chǎn)生與整形電路一、

施密特觸發(fā)器（SchmittTrigger）2.施密特觸發(fā)器屬于“電平觸發(fā)”型電路，不依賴于邊沿陡峭的脈沖。施密特觸發(fā)器是具有電壓滯后特性的數(shù)字傳輸門。其特點如下：1.特性與原理1.輸入電平的閾值電壓由低到高為，由高到低為，且＞，輸出的變化滯后于輸入，形成回環(huán)。第六章脈沖的產(chǎn)生與整形電路一、施密特觸發(fā)器76施密特觸發(fā)器的電壓傳輸特性施密特觸發(fā)器的回環(huán)特性反向傳輸特性同向傳輸特性UOHUOLUT+UT-OuOuI輸入電壓增加UOHUOLUT+UT-OuOuI輸入電壓減小輸入電壓增加輸入電壓減小施密特觸發(fā)器的電壓傳輸特性施密特觸發(fā)器的回環(huán)特性反向傳輸特77施密特觸發(fā)器符號：11施密特觸發(fā)器符號：1178（1）電路組成及工作原理+VCCuO1TD83165724&&1uI工作原理

uItUOH

uOtUOLOO011010UCO外加UCO時,可改變閾值和回差電壓+VDDuO2uI上升時與2VCC/3比uI下降時與VCC/3比2.用555定時器構(gòu)成的施密特觸發(fā)器（1）電路組成及工作原理+VCCuO1TD83165724&792.滯回特性UT–OuIuOUOHUOLUT+uI增大時與上限閾值比特點:uI減小時與下限閾值比上限閾值電壓3.主要靜態(tài)參數(shù)回差電壓下限閾值電壓回差電