第一章硅晶體結(jié)構(gòu)課件

Si集成電路工藝基礎(chǔ)

南開大學信息技術(shù)科學學院何煒瑜Si集成電路工藝基礎(chǔ)南開大學信息技術(shù)科學學院本課程主要講述硅集成電路制造的各單項工藝，介紹各項工藝的物理基礎(chǔ)和基本原理，主要內(nèi)容包括硅的晶體結(jié)構(gòu)、氧化、擴散、離子注入、物理氣相沉積、化學氣相沉積、外延、光刻與刻蝕、金屬化與多層互連，最后簡要介紹集成電路的工藝集成。本課程也是從事微電子相關(guān)領(lǐng)域（如太陽電池、半導體器件、激光器、LED和TFT等）的研究和工作的基礎(chǔ)課程。課程的主要內(nèi)容本課程主要講述硅集成電路制造的各單項工藝，介紹各項工藝的物理本課程學習的目的通過學習本課程，可以：了解并掌握常用的半導體工藝技術(shù)；能夠簡要敘述集成電路每一個工藝過程；了解基本的集成電路制備過程；能夠從事半導體工藝相關(guān)的工作。本課程學習的目的通過學習本課程，可以：教材與參考書教材：關(guān)旭東，硅集成電路工藝基礎(chǔ)，北京大學出版社，2003年10月。參考書：MichaelQuirk,JulianSerda著，韓鄭生等譯，半導體制造技術(shù)(SemiconductorManufacturingTechnology)，電子工業(yè)出版社，2004年1月(中英文版)StephenA.Campbell著，周潤德譯，微電子制造科學原理與工程技術(shù)（TheScienceandEngineeringofMicroelectronicFabrication），電子工業(yè)出版社，2004年1月（中/英文版均有）張興/黃如/劉曉彥，微電子學概論，北京大學出版社，2000年1月教材與參考書教材：關(guān)旭東，硅集成電路工藝基礎(chǔ)，北京大學出版社教學方式：課堂講授為主，每周2學時。成績評定：期末考試：80%，考勤+作業(yè)：20%。教學方式與成績評定教學方式：教學方式與成績評定集成電路發(fā)展的簡要歷史集成電路產(chǎn)業(yè)的發(fā)展趨勢集成電路的基本工藝流程前言集成電路發(fā)展的簡要歷史前言1947年12月16日貝爾實驗室的WillianShockley、JohnBardeen、WalterBrattain，以Ge為半導體材料，發(fā)明了用于替代真空管的固態(tài)晶體管，成功使用一個電接觸型的“可變電阻”----即今天被稱為三極管“Transistor”的器件得到放大倍數(shù)為100的放大電路。

第一個晶體管，美國Bell實驗室，1947年。集成電路(IC)發(fā)展的簡要歷史1947年12月16日貝爾實驗室的WillianShock第一個晶體管的發(fā)明者：WillianShockley、JohnBardeen、WalterBrattain第一個晶體管的發(fā)明者：1950年代——晶體管技術(shù)不斷發(fā)展1952年，第一個單晶Ge晶體管。1954年，第一個單晶硅晶體管，德州儀器公司，GordonTeal。1957年，加利福尼亞州的仙童半導體公司（FairChildSemiconductor）制造出第一個商用平面晶體管?！矫婕夹g(shù)。1958年，德州儀器(TI)公司，制造出第一個集成電路(IC)器件，半導體產(chǎn)業(yè)向前邁進了重要的一步。1950年代——晶體管技術(shù)不斷發(fā)展1952年，第一個單晶G第一個集成電路(IC)器件。1958年7月24日，德州儀器（TexasInstruments）的雇員JackKilby，在筆記本中寫道：如果電路元件，比如電阻，電容可以使用同種材料制造，則有可能將整個電路加工在單個片子上“singlechip”。當時的真空條件很差的情況下，Kilby于當年的9月12日制造了具有5個集成元件的簡單振蕩電路，1959年Kilby提交了專利申請US3,138,743："Miniaturizedelectroniccircuits"并獲得授權(quán)。2000年Kilby和其他兩位物理學家一起分享了諾貝爾物理獎。

第一個集成電路(IC)器件。1961年，第一個Si集成電路(IC)產(chǎn)品，由德州儀器(TexasInstrument)的JackKilby制備完成。

1961年，第一個Si集成電路(IC)產(chǎn)品，由德州儀器(T1960年代——集成電路產(chǎn)業(yè)快速發(fā)展1、在技術(shù)上，新材料和工藝技術(shù)不斷出現(xiàn)，集成電路工藝快速進步。1963年，CMOS晶體管發(fā)明，San和Wanlass。1966年，多晶硅柵技術(shù)出現(xiàn)。1968年，離子注入技術(shù)被應(yīng)用于半導體器件制造中。1960年代——集成電路產(chǎn)業(yè)快速發(fā)展1、在技術(shù)上，新材料2、半導體制造商激增。1961年，Signetics公司。1968年，RobertNoyce、GordonMoor、AndrewGrove成立了Intel公司。1969年，JerrySanders和其他FairChildSemiconductor科學家成立了AMD（AdvancedMicrDevices）公司。2、半導體制造商激增。3、半導體產(chǎn)業(yè)出現(xiàn)分工。

出現(xiàn)了專門從事供應(yīng)的行業(yè)，這些行業(yè)提供半導體產(chǎn)業(yè)必需的化學材料和設(shè)備。3、半導體產(chǎn)業(yè)出現(xiàn)分工。1970年代——行業(yè)競爭加劇

隨著集成電路的發(fā)展，電路的集成度逐漸提高。1、工藝技術(shù)發(fā)展1971年，Intel采用nMOS技術(shù)制成了世界上第一個微處理器Intel4004。在20世紀的整個70年代和80年代初，nMOS技術(shù)成為集成電路的主流技術(shù)。1979年，在多晶硅柵技術(shù)的基礎(chǔ)上，開發(fā)出了硅化物柵技術(shù)，降低了柵極電阻。1970年代——行業(yè)競爭加劇隨著集成電路的2、70年代生產(chǎn)設(shè)備實現(xiàn)了半自動操作3、出現(xiàn)了標準化組織1970年，SEMI(SemiconductorEquipmentandMeterialsInternational)國際半導體設(shè)備及材料協(xié)會成立。1977年，SIA(SemiconductorIndustryAssociation)半導體協(xié)會成立。4、建廠費用激增2、70年代生產(chǎn)設(shè)備實現(xiàn)了半自動操作1980年代——自動化1、工藝技術(shù)進步，低功耗的CMOS技術(shù)成為主流。1980年，出現(xiàn)了帶側(cè)墻的漏端輕摻雜結(jié)構(gòu)（LDD）。1983年，出現(xiàn)了氮化SiO2柵介質(zhì)材料，改善器件的可靠性。1985年，出現(xiàn)了雙摻雜多晶硅柵的CMOS結(jié)構(gòu)。80年代后期，IBM發(fā)展了CMP（化學機械拋光）工藝。1987年，IBM研制成功0.1μmMOSFET,標志著當代超深亞微米MOS技術(shù)基本成熟。同年，Intel在386CPU中引入1.2μmCMOS技術(shù)——至此CMOS技術(shù)占據(jù)了集成電路中的統(tǒng)治地位。1980年代——自動化1、工藝技術(shù)進步，低功耗的CMOS技術(shù)2、生產(chǎn)設(shè)備自動化

包括全部的重要硅片加工步驟，大幅度減少工藝中的操作者，這使得硅片制造廠的啟動成本快速增加，到80年代后期，上漲到接近10億美元。2、生產(chǎn)設(shè)備自動化1990年代——1、芯片的最小特征尺寸(CriticalDesign,CD)進一步縮小到1μm以下，進入ULSI時代。2、金屬化與多層互連技術(shù)的發(fā)展，使得芯片的集成度、速度進一步提高，同時降低了功耗，減少工藝步驟。3、集成電路設(shè)計全部采用計算機CAD。1990年代——1、芯片的最小特征尺寸(CriticalIC規(guī)模分類IC規(guī)?？s寫芯片集成的器件數(shù)量SmallScaleIntegration（小規(guī)模）SSI2to50MediumScaleIntegration（中規(guī)模）MSI50to5,000LargeScaleIntegration（大規(guī)模）LSI5,000to100,000VeryLargeScaleIntegration（非常大規(guī)模）VLSI100,000to10,000,000UltraLargeScaleIntegration（超大規(guī)模）ULSI10,000,000to1,000,000,000SuperLargeScaleIntegration（甚大規(guī)模）SLSIOver1,000,000,000IC規(guī)模分類IC規(guī)?？s寫芯片集成的器件數(shù)量SmallSc1、提高芯片性能

縮小最小特征尺寸(CriticalDesign)。特征尺寸：芯片上的物理尺寸，如線寬、間距、接觸孔等。2000年，SolidStateTechnology的技術(shù)總結(jié)與展望：

19881992199519971999200120022005CD(m)1.00.50.350.250.180.150.130.10集成電路產(chǎn)業(yè)的發(fā)展趨勢1、提高芯片性能2000年，SolidStateTec2)提高集成度到了1980年代，這一定律的速率放緩到18個月。摩爾定律：隨著半導體工藝技術(shù)的發(fā)展，每過12個月集成電路的晶體管數(shù)量增加一倍，而價格保持不變。Intel的創(chuàng)建者之一GordenMoore于1964年發(fā)現(xiàn)這一定律。摩爾定律2)提高集成度到了1980年代，這一定律的速率放緩到18個3)降低功耗3)降低功耗半導體工業(yè)的發(fā)展路線圖199519971999200120042007最小特征尺寸（μm）0.350.250.180.130.100.07動態(tài)隨機存儲器(DynamicRandomAccessMemory,簡稱DRAM芯片)每片芯片的字節(jié)數(shù)每字節(jié)的成本（毫分）64M0.017256M0.0071G0.0034G0.00116G0.000564G0.0002微處理器（Microprocessor）每cm2面積的晶體管數(shù)每個晶體管的成本（毫分）4M17M0.513M0.225M0.150M0.0590M0.02專用集成電路(applicationspecificintegratedcircuits，ASIC)每cm2面積的晶體管數(shù)每個晶體管的成本（毫分）2M0.34M0.17M0.0513M0.0325M0.0240M0.01硅片尺寸（mm）200200200-300300300300半導體工業(yè)的發(fā)展路線圖1995199719992001200特征尺寸和硅片尺寸特征尺寸越來越小，硅片尺寸越來越大，因而集成電路的規(guī)模越來越大。特征尺寸和硅片尺寸特征尺寸越來越小，硅片尺寸越來越集成電路幾何學上的限制密集排列的每一個硅原子由原子核和外層電子構(gòu)成，原子具有一定的尺寸，這決定了集成電路的特征尺寸不可能無限小下去。集成電路幾何學上的限制密集排列的每一個硅原子由原子核和外層電集成電路器件的限制?原子尺寸為：數(shù)?；?需要一定數(shù)量的原子才能形成器件；?這使得集成電路的最小特征尺寸限制在約為100?或0.01微米；?這一最小特征尺寸大約包含30個硅原子。集成電路器件的限制?原子尺寸為：數(shù)?；目前已知的特征尺寸最小的晶體管，由日本NEC于1997年制備完成（14nm）目前已知的特征尺寸最小的晶體管，由日本NEC于1997年制備2提高芯片的可靠性隨著生產(chǎn)過程超凈化的實現(xiàn)，對化學試劑純度的可控制，以及各種檢測和測試技術(shù)的提高，使芯片的可靠性越來越高。2提高芯片的可靠性隨著生產(chǎn)過程超凈化的實隨著集成電路產(chǎn)業(yè)的發(fā)展，對超凈環(huán)境的要求越來越高。隨著集成電路產(chǎn)業(yè)的發(fā)展，對超凈環(huán)境的要求越來越高。3降低價格1946到1996年，半導體微芯片的價格下降了一億倍。

3降低價格1946到1996年，半導體微芯片的價格下降了一集成電路的基本工藝流程集成電路的基本工藝流程第一章硅的晶體結(jié)構(gòu)

1.1硅晶體結(jié)構(gòu)的特點第一章硅的晶體結(jié)構(gòu)

1.1硅晶體結(jié)構(gòu)的特點單晶結(jié)構(gòu)---晶體由單一的晶格連續(xù)組成單晶結(jié)構(gòu)---晶體由單一的晶格連續(xù)組成多晶結(jié)構(gòu)---晶體由相同結(jié)構(gòu)的很多小晶粒無規(guī)則地堆積而成多晶結(jié)構(gòu)---晶體由相同結(jié)構(gòu)的很多小晶粒無規(guī)則地堆積而成非晶結(jié)構(gòu)---固體原子無規(guī)則地堆積而成非晶結(jié)構(gòu)---固體原子無規(guī)則地堆積而成晶格：

配置有原子、分子、離子或其集團的空間點陣，可以看成是由質(zhì)點在三維空間按一定規(guī)則周期重復性排列所構(gòu)成，這種周期性結(jié)構(gòu)為晶格。

晶胞：能夠最大限度地反映晶體對稱性質(zhì)的最小單元。晶格常數(shù)：晶胞的邊長300K時，a＝5.4305?（Si），5.6463?（Ge）1

晶胞晶格：配置有原子、分子、離子或其集團的空間點陣，可以看成是簡立方晶格簡立方晶格體心立方晶格ijka1a2a3o體心立方晶格ijka1a2a3o面心立方晶格a1a2a3金剛石、硅、鍺的晶格為金剛石結(jié)構(gòu)，屬于面心立方。面心立方晶格a1a2a3金剛石、硅、鍺的晶格為金剛石結(jié)構(gòu)，屬頂角上每個原子為8個晶胞共有，81/8＝1面心上共有6個原子，每個原子被2個晶胞共有，61/2＝3體對角線上的原子完全屬于該晶胞所有，41+3+4＝8一個晶胞含有8個原子2硅晶體原子密度金剛石結(jié)構(gòu)的立方晶胞兩套面心立方格子組成的復式格子頂角上每個原子為8個晶胞共有，81/8＝11+3+4＝82晶胞體積為：a3

一個原子占據(jù)的空間為：a3/8原子密度——單位體積含有的原子個數(shù)為：8/a3＝51022/cm3——硅 4.421022/cm3——鍺

晶胞體積為：a33共價四面體硅為元素周期表中四族元素，每個原子有4個價電子，形成晶體時，可以形成4個共價鍵。一個原子在四面體的中心，另外4個同它共價的原子在4面體的頂角上，成為共價四面體。硅形成的共價四面體的鍵稱為四面體鍵，鍵之間的夾角為109o28′。最小原子間距，即正四面體中心到頂角原子的距離，是體對角線長的1/4，為。3共價四面體硅為元素周期表中四族元素，每個原子有4個價電子4晶體內(nèi)部的空隙

空間利用率：原子體積晶胞中原子占據(jù)的體積空間利用率原子填充晶胞空間的百分比則空間利用率為：34％4晶體內(nèi)部的空隙空間利用率：原子填充晶胞空間的百分比則空1.2晶向與晶面晶向：一族晶列所指的共同方向，稱為晶向。

晶面：晶格中同一平面上的格點構(gòu)成一個晶面。1.2晶向與晶面晶向：一族晶列所指的共同方向，稱為晶向。<100>：<110>：<111>：線密度最大

原子線密度<100>：線密度最大原子線密度{100}

{110}{111}原子面密度2{100}原子面密度21.3硅晶體中的缺陷點缺陷間隙雜質(zhì)肖特基缺陷弗侖克爾缺陷1.3硅晶體中的缺陷點缺陷間隙雜質(zhì)線缺陷---位錯位錯與滑移矢量平行，為螺位錯。位錯與滑移矢量垂直，為刃位錯。線缺陷---位錯位錯與滑移矢量平行，位錯與滑移矢量垂直，1.4硅中的雜質(zhì)替位式雜質(zhì)間隙式雜質(zhì)對于Ⅲ、Ⅴ族雜質(zhì)，只有當其成為替位式雜質(zhì)時，才能起到施主或受主的作用。對于重金屬雜質(zhì)，以離子形式存在于間隙中氧原子以Si－O－Si鍵合態(tài)存在間隙中，形成所謂的“成鍵間隙”狀態(tài)。碳原子形成微沉淀形式的碳－硅絡(luò)合物1.4硅中的雜質(zhì)替位式雜質(zhì)第一章硅晶體結(jié)構(gòu)ppt課件硅襯底及摻雜劑硅襯底及摻雜劑單晶硅的N型摻雜單晶硅的N型摻雜單晶硅的P型摻雜單晶硅的P型摻雜摻雜濃度和電阻率的對應(yīng)關(guān)系摻雜濃度和電阻率的對應(yīng)關(guān)系半徑比硅小的雜質(zhì)，如B、P，對周圍晶格產(chǎn)生張應(yīng)力而半徑比硅大的雜質(zhì)，如As，對周圍晶格產(chǎn)生壓應(yīng)力“應(yīng)力補償”原理，消除失配位錯?！昝罃U散摻雜過程中引起的應(yīng)力半徑比硅小的雜質(zhì)，如B、P，對周圍晶格產(chǎn)生張應(yīng)力摻雜過程中引形成替位式雜質(zhì)的條件（1）原子大?。号c原晶格上的原子大小接近。（2）原子外部電子殼層和晶體結(jié)構(gòu)具有相似性固溶度：雜質(zhì)在硅晶體中的溶解度摻有雜質(zhì)B、P的硅晶體，只能形成有限替位固溶體硅中替位式雜質(zhì)的形式形成替位式雜質(zhì)的條件硅中替位式雜質(zhì)的形式選擇硅的原因：地球儲量豐富，相對便宜。熱穩(wěn)定性好。SiO2比較容易制備，是一種性能優(yōu)良的介質(zhì)膜。SiO2能夠用來作為擴散摻雜的掩膜使用。1.5

硅片的制備選擇硅的原因：1.5硅片的制備原子序數(shù)14原子量28.0855發(fā)現(xiàn)者J?nsJacobBerzelius,Sweden,1824命名的來源來自于拉丁文“silicis”，意思為極硬的東西（flint）。單晶硅的鍵長2.352?固體的密度2.33g/cm3摩爾體積12.06cm3聲速2200m/sec電阻率100,000μΩ×cm表面光反射率28%熔點1414℃沸點2900℃硅的特性原子序數(shù)14原子量28.0855發(fā)現(xiàn)者J?nsJacob石英沙：二氧化硅；a)石英沙冶金硅（粗硅），metallicgradesilicon(MGS)；b)冶金硅粉末+HCl三氯硅烷（TCS）；通過氣化和濃縮提純?nèi)裙柰?；c)三氯硅烷+H2多晶電子純硅（ElectronicGradeSilicon，EGS）d)熔融的多晶電子純硅（EGS）單晶硅錠e)整型處理：去掉兩端、徑向研磨、定位邊；單晶硅錠切片、磨片倒角、刻蝕、拋光；激光刻號，封裝。從石英沙到硅片的制備過程石英沙：二氧化硅；從石英沙到硅片的制備過程a)石英沙冶金硅為高溫反應(yīng)過程。a)石英沙冶金硅為高溫反應(yīng)過程。將冶金硅壓碎，制成冶金硅粉，通過與無水HCl反應(yīng)生成粗三氯硅烷：Si（固體）+3HCl（氣體）

SiHCl3（氣體）＋H2（氣體）

b)提純：三氯硅烷法：冶金硅三氯硅烷（TCS）+第一步硅提純將冶金硅壓碎，制成冶金硅粉，通過與無水HCl反應(yīng)生成粗三氯Si（固體）+4HCl（氣體）SiCl4（氣體）＋2H2（氣體）Si（固體）+2HCl（氣體）SiH2Cl2（氣體）Si（固體）+HCl（氣體）＋H2（氣體）SiH3Cl（氣體）SiHCl3（氣體）＋SiH3Cl（氣體）2SiH2Cl2（氣體）SiCl4（氣體）＋H2（氣體）SiHCl3（氣體）＋HCl（氣體）雜質(zhì)氯化物如：BCl3、PCl3、AlCl3副產(chǎn)物：SiCl4、SiH3Cl、2SiH2Cl2等存在的雜質(zhì)Si（固體）+4HCl（氣體）SiCl4（氣體）＋2H2對粗三氯硅烷進行精餾原理：利用各組分沸點的不同來達到分離雜質(zhì)的目的。對粗三氯硅烷進行精餾原理：利用各組分沸點的不同來達到分離雜質(zhì)精餾后的三氯硅烷的純度可達9“N”精餾后的三氯硅烷的純度可達9“N”c)三氯硅烷（TCS）電子純硅（EGS）c)三氯硅烷（TCS）電子純硅（EGS）精餾后的三氯硅烷，被高純度H2帶入“西門子反應(yīng)器”(還原爐)。爐中先將細硅棒通電加熱，控制溫度在1050～1150℃西門子反應(yīng)器精餾后的三氯硅烷，被高純度H2帶入“西門子反應(yīng)器”(還原爐三氯硅烷法的優(yōu)點：生產(chǎn)成本低、效率高三氯硅烷法的缺點：三氯硅烷遇水形成具有腐蝕性的HCl氣體，設(shè)備中重金屬Fe、Ni等被腐蝕，從而污染三氯硅烷。三氯硅烷法的優(yōu)點：生產(chǎn)成本低、效率高硅烷法提純硅烷發(fā)生器：將Mg2Si與NH4Cl混合純化系統(tǒng)：低溫精餾＋吸附提純分解爐：與三氯硅烷法的還原爐基本相同

合成爐硅烷發(fā)生器純化系統(tǒng)分解爐冶金硅粉Mg屑NH4ClMg2SiNH3SiH4純SiH4多晶硅硅烷法提純硅烷發(fā)生器：將Mg2Si與NH4Cl混合合成爐硅烷d)電子純硅單晶硅錠1、直拉法CZ(Czochralski)

2、區(qū)熔法(FZ)d)電子純硅單晶硅錠1、直拉法CZ(Czochralsk1、CZ(Czochralski)直拉法拉單晶1、CZ(Czochralski)直拉法拉單晶第一章硅晶體結(jié)構(gòu)ppt課件拉晶過程直徑約1～2mm長約15～20mm剩余熔硅20％左右時換料中，不斷通入保護氣體將晶體直徑長大到所要求的尺寸待潤和良好后，再開始提拉拉晶過程直徑約1～2mm剩余熔硅20％左右時將晶體直徑長大到第一章硅晶體結(jié)構(gòu)ppt課件影響拉晶質(zhì)量主要參數(shù)：拉伸速率、旋轉(zhuǎn)速率、溫度升高溫度或提高拉速，直徑變小降低溫度或拉速，直徑變大生長棱影響拉晶質(zhì)量的因素影響拉晶質(zhì)量的因素摻雜將雜質(zhì)直接加到硅粉中，形成熔體極輕(cm-3)輕中重<10141014~10161016~1019>1019n-，p-n-，p-n，pn+，p+摻雜極輕(cm-3)輕中重<10141014~101610CZ:雜質(zhì)主要由石英坩鍋分解而產(chǎn)生的氧——有益但必須加以控制的雜質(zhì)益：少量的氧可以作為吸附中心弊：加熱，氧將深入硅片內(nèi)部雜質(zhì)控制CZ:雜質(zhì)主要由石英坩鍋分解而產(chǎn)生的氧——有益但必須加以控制1952年，