快速繪圖學(xué)習(xí)軟件學(xué)習(xí)

快速繪圖學(xué)習(xí)軟件學(xué)習(xí)第1頁，課件共108頁，創(chuàng)作于2023年2月和大多數(shù)其他電子設(shè)計軟件一樣，Proteus提供了元件制作和層次電路圖設(shè)計功能，使讀者能夠滿足一些特殊設(shè)計的需要，并能夠在電路較為復(fù)雜時，實現(xiàn)由上而下或由下而上的層次原理圖設(shè)計，以使圖紙清晰，可讀性強。第2頁，課件共108頁，創(chuàng)作于2023年2月8.1原理圖元件制作

在繪制原理圖的過程中，如果遇到原理圖元件庫中找不到的元器件，或是沒有適合使用的元器件時，需要自行制作原理圖元件。繪制原理圖元件的基本步驟如下：第3頁，課件共108頁，創(chuàng)作于2023年2月(1)打開Proteus7ISIS編輯環(huán)境，新建一個“NewDesign”，系統(tǒng)將清除所有原有的設(shè)計數(shù)據(jù)，出現(xiàn)一張空的設(shè)計圖紙。(2)用二維工具“2DGRAPHICS”中的繪制“DeviceBody”，如圖8-1所示。圖8-1繪制的DeviceBody第4頁，課件共108頁，創(chuàng)作于2023年2月(3)用中的繪制引腳(圖8-2為引腳列表)，其中DEFAULT為普通引腳，INVERT為低電平有效引腳，POSCLK為上升沿有效的時鐘輸入引腳，NEGCLK為下降沿有效的時鐘輸入引腳，SHORT為較短引腳(見圖8-3中的引腳5)，BUS為總線。圖8-3中畫出了各類引腳。另外，添加引腳狀態(tài)下，光標(biāo)為一個筆頭，當(dāng)光標(biāo)移到引腳上方時，光標(biāo)變成一只小手，可以按下鼠標(biāo)左鍵對引腳進行移動，或單擊鼠標(biāo)右鍵打開其快捷菜單，如圖8-4所示，對引腳進行一些修改操作，如拖拉、編輯屬性、刪除、旋轉(zhuǎn)、鏡像等。第5頁，課件共108頁，創(chuàng)作于2023年2月圖8-2引腳名稱列表圖8-3各類引腳的形狀圖8-4選中引腳后用右鍵打開的下拉菜單第6頁，課件共108頁，創(chuàng)作于2023年2月圖8-5制作元件74LS373(4)根據(jù)需要修改引腳屬性。例如，以74LS373為例，畫出元件及引腳，如圖8-5所示。各引腳說明如下：引腳1為GND，PIN10；引腳2為D[0..7]；引腳3為OE，PIN1；引腳4為LE，PIN11；引腳5為VCC，PIN20；引腳6為Q[0..7]。圖8-5制作元件74LS373第7頁，課件共108頁，創(chuàng)作于2023年2月先右擊、后左擊引腳1，在出現(xiàn)的對話框中輸入如圖8-6所示的數(shù)據(jù)；對引腳5的操作也是類似的。GND和VCC需要隱藏，故“Drawbody”不選。圖8-6引腳1屬性對話框第8頁，課件共108頁，創(chuàng)作于2023年2月最終得到如圖8-12所示的元件。(5)添加中心點。選擇中的繪制中心點，選擇“ORIGIN”，中心點的位置可任意放，如圖8-13所示。圖8-13添加中心點圖8-12制作出的元件74LS373第9頁，課件共108頁，創(chuàng)作于2023年2月(6)封狀入庫。先用右鍵選擇整個元件，如圖8-14所示。然后，選擇菜單【Library】→【MakeDevice】，出現(xiàn)如圖8-15所示對話框，并按照圖中內(nèi)容輸入相應(yīng)部分。圖8-14用右鍵選擇整個元件圖8-15MakeDevice對話框第10頁，課件共108頁，創(chuàng)作于2023年2月單擊圖8-15中的“Next”選項，出現(xiàn)選擇PCB封裝的對話框，如圖8-16所示。直接單擊圖8-16中的“Next”選項，出現(xiàn)設(shè)置元件參數(shù)的對話框，如圖8-17所示。此處需要添加兩個屬性——{ITFMOD=TTLLS}和{MODFILE=74XX373.MDF}，因此單擊“New”，出現(xiàn)如圖8-18所示選擇框，選擇“ITFMOD”，并按照圖8-19所示將其缺省值設(shè)為TTLLS。圖8-16選擇PCB封裝對話框圖8-17設(shè)置元件參數(shù)的對話框第11頁，課件共108頁，創(chuàng)作于2023年2月

圖8-18參數(shù)選擇框圖8-19ITFMOD參數(shù)設(shè)置對話框再單擊圖8-19中的選項“New”，選擇“MODFILE”參數(shù)，并按照圖8-20將其缺省值設(shè)為“74XX373.MDF”。接著單擊“Next”，出現(xiàn)如圖8-21所示對話框，可以不加以設(shè)置。第12頁，課件共108頁，創(chuàng)作于2023年2月

圖8-20

ITFMOD參數(shù)設(shè)置圖8-21

DeviceDataSheet&HelpFile對話框繼續(xù)單擊“Next”，選擇元件存放位置，默認是放在“USERDVC”中的左邊是選擇類別，最好自己新建一個，如“MYLIB”，如圖8-22所示。第13頁，課件共108頁，創(chuàng)作于2023年2月圖8-22選擇元件存放位置對話框這樣，一個元件就制作好了，可以選擇菜單【Library】→【MakeManager】打開庫管理器來管理自己的元件，如圖8-23所示。第14頁，課件共108頁，創(chuàng)作于2023年2月圖8-23元件庫管理器第15頁，課件共108頁，創(chuàng)作于2023年2月8.2元件的編輯

第16頁，課件共108頁，創(chuàng)作于2023年2月在用Proteus設(shè)計原理圖的過程中，當(dāng)需要的元件在庫中不能直接找到時，除了可以利用上一節(jié)的內(nèi)容自己制作原理圖元件外，也可以利用現(xiàn)有元件，在現(xiàn)有元件的基礎(chǔ)上進行修改，使其符合我們的需要。這一節(jié)仍舊以74LS373為例，利用庫中自帶的元件，如圖8-24所示，將其修改成如圖8-25所示的“.bus”接口的元件。第17頁，課件共108頁，創(chuàng)作于2023年2月圖8-24庫中自帶的74LS373圖8-25修改成.bus的74LS373(1)在Proteus7ISIS原理圖編輯環(huán)境下，添加元件74LS373，如圖8-24所示。(2)選中74LS373，再單擊工具欄中的，出現(xiàn)如圖8-26所示畫面，于是此元件處于可修改狀態(tài)下。(3)對元件的各部分進行修改。先把Q0至Q7、D0至D7的管腳刪掉，添加第18頁，課件共108頁，創(chuàng)作于2023年2月上BUS形式的引腳，具體方法見上節(jié)相關(guān)介紹。再選中芯片的外形，修改其大小，然后將其他引腳進行相應(yīng)的移動后，效果如圖8-27所示。圖8-26元件處于可修改狀態(tài)下圖8-27元件修改后效果第19頁，課件共108頁，創(chuàng)作于2023年2月(4)重新“MakeDevice”。拖選整個元件，選擇菜單【Library】→【MakeDevice】，出現(xiàn)如圖8-28所示對話框。在圖8-28所示對話框中將“74LS373”改為“74LS373.bus”，其他不變，然后單擊“Next”選項，出現(xiàn)如圖8-29所示選擇封裝對話框。圖8-28MakeDevice對話框圖8-29選擇封裝對話框第20頁，課件共108頁，創(chuàng)作于2023年2月圖8-30MODFILE屬性修改對話框圖8-31選擇對應(yīng)DataSheet的對話框第21頁，課件共108頁，創(chuàng)作于2023年2月圖8-31所示對話框為選擇對應(yīng)DataSheet的對話框，可以不用修改。接著仍舊單擊“Next”，出現(xiàn)如圖8-32所示對話框。這個最好進行修改，第一個“DeviceCategory”參數(shù)可改為“74LSBUS”。具體方法是先單擊“New”，然后輸入“74LSBUS”即可。第二個參數(shù)不變。修改后如圖8-33所示。第22頁，課件共108頁，創(chuàng)作于2023年2月圖8-32修改元件所屬類別對話框圖8-33元件所屬類別改為“74LSBUS”到此，一個元件就修改好了，可以選擇菜單【Library】→【MakeManager】開元件庫管理器來管理自己的元件，如圖8-34所示。第23頁，課件共108頁，創(chuàng)作于2023年2月圖8-34元件庫管理器第24頁，課件共108頁，創(chuàng)作于2023年2月也可以裝載圖8-35拾取元件窗口自己修改的元件，如圖8-35所示。圖8-35拾取元件窗口第25頁，課件共108頁，創(chuàng)作于2023年2月8.3利用其他人制作的元件第26頁，課件共108頁，創(chuàng)作于2023年2月有時我們會從網(wǎng)上或別人那里得到一些仿真模型，提供者一般會給出三樣?xùn)|西：模型文件(一般為“.dll”文件)、例子和庫文件。我們需要做的工作是先把“.dll”文件拷貝到Proteus安裝目錄下的MODELS文件夾里，這樣附帶的例子就可運行了。如果還附帶有庫文件的話，就可以把“.lib”文件拷貝到Proteus安裝目錄下的LIBRARY文件夾里，以豐富自己的庫。這時，可以從Proteus的庫管理器中看到該庫文件。如果沒有附帶庫文件，就需要自行把仿真文件中的一些元件添加到自己的庫里面，這樣就可以在今后的設(shè)計中利用其他人制作的一些元件了，添加的具體方法如下。第27頁，課件共108頁，創(chuàng)作于2023年2月(1)首先把“.dll”文件拷貝到Proteus安裝目錄下的MODELS文件夾里。(2)運行“.DSN”。這里隨便運行一個例子PIC12ADC.DSN，如圖8-36所示。圖8-36例子PIC12ADC.DSN第28頁，課件共108頁，創(chuàng)作于2023年2月(3)運行【Library】→【Compiletolibrary】菜單項，出現(xiàn)如圖8-37所示對話框，單擊“OK”按鈕，這樣原理圖中所有元件將被添加到庫USERDVC.LIB中。圖8-37將元件添加入庫的對話框第29頁，課件共108頁，創(chuàng)作于2023年2月(4)我們可以到庫管理器中把不需要的元件刪除。運行菜單【Library】→【LibraryManager】項，出現(xiàn)如圖8-38所示的庫管理器對話框。圖8-38元件庫管理器第30頁，課件共108頁，創(chuàng)作于2023年2月8.4層次原理圖設(shè)計第31頁，課件共108頁，創(chuàng)作于2023年2月和支持通常的多圖紙設(shè)計過程一樣，ISIS支持層次設(shè)計。對于一個較大、較復(fù)雜的電路圖，不可能一次完成，也不可能將這個電路圖畫在一張圖紙上，更不可能由一個人單獨來完成。利用層次電路圖可以大大提高設(shè)計速度，也就是將這種復(fù)雜的電路圖根據(jù)功能劃分為幾個模塊，由不同的人員來分別完成各個模塊，做到多層次并行設(shè)計。本節(jié)將通過一個具體的例子(如圖8-39所示)來介紹層次電路圖的基本概念和繪制層次原理圖的步驟與技巧。第32頁，課件共108頁，創(chuàng)作于2023年2月圖8-39是一個層次電路，其中MASTER和SLAVE為子電路，子電路的具體電路圖如圖8-40所示。圖8-39層次電路設(shè)計例圖層次電路設(shè)計的具體步驟如下。第33頁，課件共108頁，創(chuàng)作于2023年2月1.創(chuàng)建子電路下面首先使用子電路工具建立層次圖。(1)單擊工具欄中的子電路工具，并在編輯窗口拖動，拖出子電路模塊，如圖8-41所示。從對象選擇器中選擇適合的輸入、輸出端口，放置在子電路圖的左側(cè)和右側(cè)。端口用來連接子圖和主圖。一般輸入端口放在電路圖模塊的左側(cè)，而輸出端口放在右側(cè)，如圖8-42所示。

圖8-41子電路圖模塊圖8-42添加子電路圖端口第34頁，課件共108頁，創(chuàng)作于2023年2月(2)直接使用端口編輯對話框編輯端口名稱，也可使用菜單命令【Tools】→【PropertyAssignmentTool】編輯端口及子圖框的名稱。端口的名稱必須與子電路的邏輯終端名稱一致。例如，將光標(biāo)放在端口上單擊右鍵，在彈出的快捷菜單中選擇“EditProperties”，然后輸入端口名稱即可，如圖8-43所示。本電路輸入端口分別是、，輸出端口是Q、。第35頁，課件共108頁，創(chuàng)作于2023年2月圖8-43編輯端口名稱的下拉菜單及參數(shù)輸入窗口第36頁，課件共108頁，創(chuàng)作于2023年2月同樣，光標(biāo)放在“SUB?”上，點右鍵，選擇“EditLabel”，輸入子電路名稱，如圖8-44所示?；蛘哌x中整個子電路模塊，點右鍵，選擇“EditProperties”，如圖8-45及圖8-46所示，子圖框的“Name”輸入“MASTER”(實體名稱)，“Circuit”設(shè)置為“#RSFF”(電路名稱)。多個子電路可以具有同樣的“Circuit”(電路名稱)，如“#RSFF”，但是在同一個圖頁，每個子電路必須有唯一的子圖框名稱Name，如“MASTER”和“SLAVE”。第37頁，課件共108頁，創(chuàng)作于2023年2月

圖8-44子電路圖名稱編輯窗口圖8-45子電路模塊對第38頁，課件共108頁，創(chuàng)作于2023年2月這時，子電路圖模塊如圖8-47所示。注：需要輸入時，只需輸入“$R”即可。圖8-46子電路圖框的編輯對話框圖8-47子電路圖模塊圖8-46子電路圖框的編輯對話框圖8-47子電路圖模塊第39頁，課件共108頁，創(chuàng)作于2023年2月(3)將光標(biāo)放置在子圖上，點右鍵，并選擇菜單命令“GotoChildSheet”(默認組合鍵為“Ctrl+C”)，這時ISIS加載一空白的子圖頁，如圖8-48所示。圖8-48加載空白的子圖頁第40頁，課件共108頁，創(chuàng)作于2023年2月(4)編輯子電路。首先，在ProteusISIS編輯環(huán)境中，輸入圖8-40的原理圖。然后，單擊工具箱中的按鈕，則相應(yīng)的在操作界面的對象選擇器列出所包含的項目，如圖8-49所示?？筛鶕?jù)需要選擇相應(yīng)對象。需要電源時，選中對象編輯器中的“POWER”，則在預(yù)覽窗口中出現(xiàn)電源信號的圖標(biāo)，在原理圖中單擊，可在原理圖中添加電源符號，選中電源信號符號，拖到合適的位置，并將接地信號連接到電路。也可選中電源符號單擊，進入電源編輯對話框，在“String”欄中分別輸入+15V、-15V，然后單擊“OK”按鈕，完成電源的放置。第41頁，課件共108頁，創(chuàng)作于2023年2月輸入/輸出終端是必須放置的。選中對象編輯器中的“INPUT/OUTPUT”，則在預(yù)覽窗口出現(xiàn)輸入/輸出端口的圖標(biāo)，在原理圖中單擊，則可在原理圖中添加輸入/輸出端口，選中輸入/輸出端口符號，拖到合適的位置，并將輸入/輸出端口連接到電路。單擊輸入/輸出端口符號，進入編輯對話框，在“String”欄中分別輸入輸入/輸出端口名稱，然后單擊“OK”按鈕，完成端口的放置，如圖8-40所示。注意：這里的端口名稱必須與子電路框圖中一致。第42頁，課件共108頁，創(chuàng)作于2023年2月(5)子電路編輯完后，選擇菜單命令【Design】→【GotoSheet】，這時出現(xiàn)如圖8-50所示對話框，選擇“Rootsheet1”，然后單擊“OK”按鈕，即使ISIS回到主設(shè)計圖頁。需要返回主設(shè)計頁也可以在子圖頁空白處單擊右鍵，選擇“ExittoParentSheet”選項。第43頁，課件共108頁，創(chuàng)作于2023年2月

圖8-49對象選擇器中內(nèi)容圖8-50“GotoSheet”對話框(6)單擊子電路圖框，進入子電路編輯對話框，可對子電路屬性進行編輯。如圖8-46所示，可在“Properties”中輸入以下內(nèi)容：U26=74LS00第44頁，課件共108頁，創(chuàng)作于2023年2月以此定義子電路圖中所使用元件為74LS00。(7)單擊“OK”，完成該對子電路的編輯，同時實現(xiàn)了電路的層次化。層次電路圖8-39中另一子電路是SLAVE，其編輯方法同MASTER。實際上，這里兩個子電路是一樣的，其電路名稱(Circuit)仍舊是“#RSFF”，子圖框名稱(Name)為“SLAVE”，所以可以采用復(fù)制的方法得到子電路SLAVE。具體操作是：先選中MASTER子模塊，然后選擇BlockCopy工具進行塊復(fù)制，如圖8-51所示，之后點右鍵退出，對復(fù)制的子電路模塊進行屬性修改，其電路名稱Circuit保持為“#RSFF”不變，子圖框名稱Name改為“SLAVE”即可。圖8-51塊的復(fù)制第45頁，課件共108頁，創(chuàng)作于2023年2月如果新建子電路模塊(如實體名為“NEW”，電路名為“XX”)只有部分和前一子電路(如MASTER)內(nèi)容相同時，可以采用以下方法進行創(chuàng)建。(1)單擊工具箱中“Sub-circuit”按鈕，并在編輯窗口拖動，拖出子電路模塊。(2)從對象選擇器中選擇合適的輸入/輸出端口，放置在子電路模塊的左右兩側(cè)。(3)選中端口，直接編輯或使用“PropertyAssignmentTool”對話框編輯端口名稱。(4)選中子圖模塊編輯子圖模塊，并設(shè)置實體名(Name)為“NEW”，電路名稱(Circuit)為“XX”。(5)將光標(biāo)放在子圖，點右鍵，選擇“GotoChildSheet”菜單項，ISIS將加載一個新的空白子圖頁。第46頁，課件共108頁，創(chuàng)作于2023年2月(6)在空白頁中編輯電路，具體方法如下：在子圖中單擊右鍵，選擇“ExittoParentSheet”菜單項，ISIS回到主設(shè)計圖頁；將光標(biāo)放在子圖模塊“MASTER”上，點右鍵，選擇“GotoChildSheet”，進入“MASTER”子圖；拖動鼠標(biāo)，選取需要進行復(fù)制的電路部分，單擊工具欄中復(fù)制按鈕，將圖復(fù)制到剪切板；在子圖中單擊右鍵，選擇“ExittoParentSheet”菜單項，回到主設(shè)計頁；將光標(biāo)放在子圖模塊“NEW”上，點右鍵，選取“GotoChildSheet”，打開“NEW”子圖；單擊工具欄中粘貼按鈕，則可將剪切板上的圖粘貼至子圖“NEW”中，粘貼后的子電路中元器件的標(biāo)識需要重新進行排布，否則和“MASTER”中的元件標(biāo)識發(fā)生重復(fù)，具體方法如下：第47頁，課件共108頁，創(chuàng)作于2023年2月選擇【Tools】→【GlobalAnnotator】菜單項，如圖8-52所示，打開全局標(biāo)注器對話框，如圖8-53所示。其中，“Scope“為標(biāo)注范圍，系統(tǒng)提供了兩種標(biāo)注范圍，即“WholeDesign”(整個設(shè)計)和“CurrentSheet”(當(dāng)前電路)；“Mode”為標(biāo)注模式，系統(tǒng)提供了兩種模式，即“Total”(綜合式)和“Incremental”(增量式)。這里可以選擇“WholeDesign”和“Total”，然后單擊“OK”，系統(tǒng)自動完成標(biāo)注子電路。接著完成“New”中除復(fù)制部分以外的電路；編輯完“New”中全部電路之后，在“NEW”子圖中單擊右鍵，選擇“ExittoParentSheet”，回到主設(shè)計頁；第48頁，課件共108頁，創(chuàng)作于2023年2月(7)單擊子電路模塊，進入子電路編輯對話框，可在“Properties”中添加子電路屬性，然后單擊“OK”按鈕，完成對此子電路的編輯工作。第49頁，課件共108頁，創(chuàng)作于2023年2月2.將創(chuàng)建好的子電路放到主電路中合適的位置按照圖8-39連接電路，完成層次電路的設(shè)計

圖8-52選擇Tools→GlobalAnnotator圖8-53全局標(biāo)注器對話框第50頁，課件共108頁，創(chuàng)作于2023年2月8.5模塊元器件的設(shè)計在電路原理圖的設(shè)計過程中，為簡化電路的設(shè)計，增強電路的層次性，常常用到模塊元器件。模塊元器件是一個特殊的元件，能夠定義為通過電路圖表示的模塊，能夠任意設(shè)定層次，由相對較復(fù)雜的電路組成。下面我們也通過一個實例來介紹其創(chuàng)建的方法，具體步驟如下。第51頁，課件共108頁，創(chuàng)作于2023年2月(1)新建ISIS設(shè)計文檔。(2)單擊工具欄中的“2Dgraphicsbox”按鈕，則在對象選擇器中列出各種不同種類標(biāo)注，選擇“COMPONENT”選項，并在編輯窗口拖動，畫出元器件外形。(3)單擊“Devicepin”按鈕，在此模式下，對象選擇器出現(xiàn)各種引腳。選擇“DEFAULT”項，并在編輯窗口單擊，將引腳放置到電路圖中適當(dāng)?shù)奈恢?，如圖8-54所示。(4)光標(biāo)放在引腳上單擊右鍵，選中“EditProperties”(“Ctrl+E”)，打開引腳屬性對話框，如圖8-55所示，其包括以下可設(shè)置內(nèi)容：第52頁，課件共108頁，創(chuàng)作于2023年2月

圖8-54新建元器件模型圖8-55引腳屬性對話框第53頁，課件共108頁，創(chuàng)作于2023年2月PinName引腳名稱。DefaultPinNumber默認引腳編號。Drawbody是否顯示引腳。Drawname是否顯示引腳名稱。RotatePinName是否旋轉(zhuǎn)引腳名稱。Drawnumber是否顯示引腳編號。RotatePinNumber是否旋轉(zhuǎn)引腳編號。ElectricalType引腳電氣類型。第54頁，課件共108頁，創(chuàng)作于2023年2月這里，系統(tǒng)提供了8種引腳類型，分別為PS-Passive(無源器件引腳)、IP-Input(模擬或數(shù)字元器件的輸入引腳)、OP-Output(模擬或數(shù)字元器件的輸出引腳)、IO-Bidirection(微處理器或RAM數(shù)據(jù)線引腳)、TS-Tristate(ROM的輸出引腳)、PU-PullUp(發(fā)射極/源極的開路輸出)、PD-PullDown(集電極/漏極的開路輸出)和PP-PowerPin(電源/地引腳)。第55頁，課件共108頁，創(chuàng)作于2023年2月本電路中三個引腳可設(shè)置為如表8-1所示的類型。設(shè)置完成后，單擊“OK”按鈕，完成引腳設(shè)置。第56頁，課件共108頁，創(chuàng)作于2023年2月(5)光標(biāo)放在圖塊上，單擊右鍵，選中“EditProperties”(“Ctrl+E”)打開屬性對話框，如圖8-56所示，在此可設(shè)置圖塊的線性、填充色等，也可采用默認設(shè)置，直接選擇“Cancel”即可。圖8-56圖塊屬性編輯對話框第57頁，課件共108頁，創(chuàng)作于2023年2月(6)單擊工具箱中的“2Dgraphicstext”按鈕，則在對象選擇器中列出各種不同標(biāo)注，選擇“COMPONENT”選項，并在圖塊中單擊，進入“Edit2DGraphicsText”對話框，如圖8-57所示。在“String”中輸入“VCO”，并根據(jù)要求設(shè)置字體格式和位置等，然后單擊“OK”確認退出。(7)單擊工具箱中的“2Dgraphicstext”按鈕，選擇“PIN”選項，同上，編輯引腳文本，得到的模塊如圖8-58所示。第58頁，課件共108頁，創(chuàng)作于2023年2月圖8-57Edit2DGraphicsText對話框圖8-58編輯后的模塊第59頁，課件共108頁，創(chuàng)作于2023年2月(8)拖動鼠標(biāo)選中模塊，打開【Library】→【MakeDevice】菜單項，出現(xiàn)“MakeDevice”對話框，如圖8-59所示。在“DeviceName”中輸入“VCO”，在“ReferencePrefix”中輸入“U”，在“ExternalModule”中輸入“VCO”，然后單擊“Next”。圖8-59MakeDevice對話框第60頁，課件共108頁，創(chuàng)作于2023年2月(9)一直單擊“Next”，直至進入如圖8-60所示的對話框。(10)單擊第一個“New”按鈕，打開一個新建目錄對話框，如圖8-61所示，輸入“USE”，作為新建目錄的名稱，然后單擊“OK”完成。這時，在拾取元件窗口內(nèi)(“DeviceCategory”列表框中)即出現(xiàn)“USE”。第61頁，課件共108頁，創(chuàng)作于2023年2月

圖8-60

MakeDevice對話框圖8-61新建目錄對話框第62頁，課件共108頁，創(chuàng)作于2023年2月至此完成該模塊元器件的創(chuàng)建，但此模塊元器件的內(nèi)容還是空的，下面繼續(xù)介紹怎樣建立它的層次結(jié)構(gòu)。(1)單擊工具箱中的“Component”按鈕。(2)選擇【Library】→【PickDevice/Symbol】菜單項，打開拾取元件對話框，或者直接單擊對象選擇器上方的“P”按鈕。(3)在關(guān)鍵字區(qū)域輸入“VCO”，則會列出相應(yīng)元件。選擇“VCO”，單擊“OK”按鈕，即可將“VCO”添加到設(shè)計文檔。(4)在對象選擇器中選擇“VCO”，并在編輯區(qū)單擊鼠標(biāo)，則可把“VCO”元件放置于設(shè)計文檔。第63頁，課件共108頁，創(chuàng)作于2023年2月(5)光標(biāo)放在元件上，單擊右鍵，從彈出的快捷菜單中選擇“EditProperties”，進入元器件編輯對話框，如圖8-62所示。在“ComponentReference”文本框中輸入“VCO1”，“ComponentValue”文本框中輸入“VCO”，并選中“Attachhierarchymodule”復(fù)選框，確保元器件參考號和元器件值適合電路實體名和電路名。(6)設(shè)置完成后，單擊“OK”按鈕，結(jié)束編輯。(7)將光標(biāo)放在模塊元件上，單擊右鍵，選擇“GotoChildSheet”，ISIS將會加載一個空白頁。第64頁，課件共108頁，創(chuàng)作于2023年2月圖8-62元件編輯對話框第65頁，課件共108頁，創(chuàng)作于2023年2月(8)在此空白頁中編輯如圖8-63所示電路，電路元器件列表見表8-2所示，添加電路的基本步驟如下。圖8-63模塊元件內(nèi)部電路第66頁，課件共108頁，創(chuàng)作于2023年2月第67頁，課件共108頁，創(chuàng)作于2023年2月首先放置輸入/輸出端。單擊工具箱中的“Inter-sheetTerminal”按鈕，在對象選擇器中列出所包含項目，分別選中“INPUT”和“OUTPUT”，則在預(yù)覽窗口出現(xiàn)輸入/輸出端口的圖標(biāo)，在原理圖中單擊，即可在圖中添加兩個輸入端口和一個輸出端口，拖動并放置到合適的位置。選中輸入/輸出端口符號單擊，進入端口屬性編輯對話框，分別將輸入端口定義為“+”和“-”，輸出端口定義為“OP”，單擊“OK”，完成對端口的編輯。②按照圖8-63和表8-2添加元器件，并連線。③對電路進行編輯。第68頁，課件共108頁，創(chuàng)作于2023年2月光標(biāo)放在“AD1”上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中選擇“EditProperties”(“Ctrl+E”)，進入元器件編輯對話框，如圖8-64所示。圖8-64AD1元件屬性編輯對話框第69頁，課件共108頁，創(chuàng)作于2023年2月在“OtherProperties”文本框中輸入以下信息：VTL=2VHL=3VTH=4VHH=3光標(biāo)放在“AVS1”上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中選擇“EditProperties”(Ctrl+E)，進入元器件編輯對話框，在“OtherProperties”文本框中輸入“VALUE=2.5*(1+SIN(V(A,B)*<GAIN>))”。光標(biāo)放在“VS1”上，單擊鼠標(biāo)右鍵，從彈出的快捷菜單中選擇“EditProperties(Ctrl+E)”，進入元器件編輯對話框，在“OtherProperties”文本框中輸入“VALUE=<FMIN>/<GAIN>”。第70頁，課件共108頁，創(chuàng)作于2023年2月④在編輯頁的空白處點右鍵，選擇“ExittoParentSheet”，回到主設(shè)計頁。⑤選中模塊元器件，進入元器件屬性編輯對話框，如圖8-65所示。在“AllProperties”中輸入以下信息：FMIN=750GAIN=50定義子電路中頻率和增益的取值。⑥單擊“OK”，完成對子電路的編輯。當(dāng)需要使用此子電路時，將其放在合適的位置進行連線和編輯即可。第71頁，課件共108頁，創(chuàng)作于2023年2月圖8-65模塊元器件屬性編輯對話框第72頁，課件共108頁，創(chuàng)作于2023年2月8.6網(wǎng)絡(luò)表文件的生成

第73頁，課件共108頁，創(chuàng)作于2023年2月無論是簡單的原理圖還是層次原理圖都包括兩類信息，即圖形和電氣連線。生成網(wǎng)絡(luò)表的過程就是提取電氣數(shù)據(jù)并用一種其他CAD程序能夠使用的格式表示這些數(shù)據(jù)。但是，大多數(shù)供應(yīng)商都是自成系統(tǒng)，所以網(wǎng)絡(luò)表文件并沒有統(tǒng)一的標(biāo)準(zhǔn)。在這種情況下，Proteus使用自己的文件格式，稱為“SDF(SchematicDescriptionFormation)”，它設(shè)計緊湊，可讀性好，非常容易處理，同時也是一種開放的文件格式。第74頁，課件共108頁，創(chuàng)作于2023年2月8.6.1網(wǎng)絡(luò)的相關(guān)概念

所謂一個網(wǎng)絡(luò)(net)就是彼此連接在一起的一組引腳。ISIS中的引腳由它所在元件的連接關(guān)系來定義，包括電氣接口類型、引腳名或引腳號。網(wǎng)絡(luò)可以被命名，網(wǎng)絡(luò)表編譯器的一個作用就是合并所有同名的網(wǎng)絡(luò)，各組引腳的連接關(guān)系不一定需要用連線來表示，如果一個元件或幾個元件的幾個引腳同名，這些引腳會被認為在內(nèi)部是互連的，這對于避免在一頁上有過多交叉連線是非常有用的，同時這也為多頁設(shè)計當(dāng)中確定連接關(guān)系提供了方便。第75頁，課件共108頁，創(chuàng)作于2023年2月以下兩種命名方式會被認為是一個網(wǎng)絡(luò)：同一個線標(biāo)號連接到一個網(wǎng)絡(luò)和同一個邏輯終端連接到一個網(wǎng)絡(luò)。如果以上情況使用了不同的名字，網(wǎng)絡(luò)將呈現(xiàn)所有的名字，而且合并任何一個與這些名字相同的其他網(wǎng)絡(luò)。最終的SDF文件將選擇其中一個作為網(wǎng)絡(luò)名。網(wǎng)絡(luò)名按優(yōu)先級遞減順序排列為第76頁，課件共108頁，創(chuàng)作于2023年2月電源線和隱藏電源引腳——PowerRails&HiddenPowerPins；雙向終端——Bi-DirectionalTerminals；輸出終端——OutputTerminals；輸入終端——InputTerminals；一般終端——GenericTerminals；總線單元和線標(biāo)號——BusEntries&WireLabels。作為特殊情況，未命名的電源終端被認為是VCC，未命名的地終端被認為是GND。第77頁，課件共108頁，創(chuàng)作于2023年2月網(wǎng)絡(luò)名可以包含文字和數(shù)字符號、減號(－)、下劃線(_)，還可以用空格、感嘆號(!)和星號(*)，其中感嘆號(!)和星號(*)具有特殊意義(后面將要提到)。另外，網(wǎng)絡(luò)名對英文字母的大小寫是有區(qū)別的。第78頁，課件共108頁，創(chuàng)作于2023年2月元件庫中的許多芯片都有隱藏的電源引腳。網(wǎng)絡(luò)表生成器遇到這種情況將創(chuàng)建一個新的網(wǎng)絡(luò)，并把隱藏引腳的名字分配給它。例如，一個7400將生成兩個網(wǎng)絡(luò)，14引腳VCC和7引腳GND。因為所有同名網(wǎng)絡(luò)都會被合并，所以所有同名引腳會被連到一起。在一些設(shè)計中，特別當(dāng)CMOS和TTL邏輯混合時，用戶需要將兩組隱藏的電源引腳連接在一起，比如VCC和VDD、GND和VSS。這可以通過放置兩個GenericTerminal，然后連線它們，如圖8-66所示，并用合并的網(wǎng)絡(luò)名標(biāo)識它們。例如PSU(PowerSupplyUnit)電路的輸出端，經(jīng)常要連接好幾個終端。第79頁，課件共108頁，創(chuàng)作于2023年2月圖8-66兩組隱藏的電源引腳連接在一起的方法第80頁，課件共108頁，創(chuàng)作于2023年2月有些時候需要讓隱藏的電源引腳連到不同的網(wǎng)絡(luò)，這可以通過給帶有隱藏電源引腳的元件添加用戶名屬性來實現(xiàn)。例如7404，當(dāng)設(shè)置屬性VCC＝VCC1，將強迫引腳14連接到VCC1。注意，在多元素元件(復(fù)合元件)中，比如7404，必須為所有的子元件添加這個屬性。操作的具體方法是，將光標(biāo)放在元件上單擊右鍵，選擇“EditProperties”(如圖8-67所示)，打開圖8-68中的“EditComponent”對話框，通過單擊“EditComponent”對話框上的“HiddenPin”按鈕可以看到和編輯分配到元件的隱藏引腳的名字，如圖8-68上面的小窗口所示。第81頁，課件共108頁，創(chuàng)作于2023年2月在層次電路的設(shè)計中，如果需要在一個子頁上做一個直連到另一頁(Root或者Child)的連接，全局網(wǎng)絡(luò)是非常有用的。圖8-67右鍵屬性窗口圖8-68EditComponent對話框第82頁，課件共108頁，創(chuàng)作于2023年2月通常，用VSM調(diào)試一個設(shè)計時會有這種要求。ISIS網(wǎng)絡(luò)中的感嘆號(！)作為全局網(wǎng)絡(luò)的一個標(biāo)識。例如，標(biāo)有“！CLK”的終端將被認為連接到其他所有標(biāo)有“！CLK”的終端上，也連接到根頁面(主設(shè)計圖)上僅標(biāo)有CLK的終端上。但對電源網(wǎng)絡(luò)，卻不需要這樣做，除非沒有在【Design】→【EditDesignProperties】對話框上取消“GlobalPowerNets？”選項。另外，未命名的電源和地實際上被認為是“！VCC”和“！GND”，所以也是全局的。第83頁，課件共108頁，創(chuàng)作于2023年2月連接復(fù)合元件的內(nèi)部子件(Inter-ElementConnectionsforMulti-ElementParts)用來處理VSM模塊創(chuàng)建時的不確定性。例如一個雙路OP放大器1458(如圖8-69所示)，很明顯，這個模塊是由兩個子件組成的復(fù)合元件，它們共用電源連接。如果1458只在OP－AMPA上畫有電源引腳，怎樣確定OP－AMPB的電源連接呢?可以通過在A子件上加一個網(wǎng)絡(luò)名為“*V+”的終端，來確定連接到同一個母元件的所有子件的對應(yīng)網(wǎng)絡(luò)上，也就是說，實現(xiàn)方法是通過把星號(*)作為前導(dǎo)符號。第84頁，課件共108頁，創(chuàng)作于2023年2月ISIS支持總線引腳和總線引腳之間的連線。通常情況下，直接劃線操作即可，但在較復(fù)雜的情況下就必須注意ISIS的處理方法。在網(wǎng)絡(luò)表編輯器中，所有的總線單元(引腳、終端和模塊端口)都被分配一個總線范圍。這要按照一定基準(zhǔn)和寬度來執(zhí)行，例如，總線D[0..7]的基準(zhǔn)為0，寬度為8。ISIS總線連接的基本原理是總線上所有單元(除了結(jié)點處由總線標(biāo)號)都按照基準(zhǔn)對齊來連接。例如，兩個總線引腳D[0..3]和Q[4..7]連接，如果沒有特定的標(biāo)號，則D0連到Q4，D3連到Q7，以此類推。即使被連接的總線引腳是同一總線的不同段，基準(zhǔn)原則仍然適用。不過為了使原理圖清晰易讀，用戶一般都用總線標(biāo)號進行標(biāo)注，如圖8-70所示。第85頁，課件共108頁，創(chuàng)作于2023年2月圖8-69雙路OP放大器1458第86頁，課件共108頁，創(chuàng)作于2023年2月圖8-70總線引腳和總線引腳之間的連接第87頁，課件共108頁，創(chuàng)作于2023年2月基準(zhǔn)對齊原則唯一的例外情況是，在一個總線結(jié)點處匯集了幾個總線段。這種情況下，總線段(BusSection)以Likebit原則來組合。如圖8-71所示的例子顯示了一些總線引腳如何用總線標(biāo)號來表示交叉連接的。圖8-71總線引腳的交叉連接第88頁，課件共108頁，創(chuàng)作于2023年2月在這個例子中，Q0連到D4，Q1連到D5，Q4連到D0，Q5連到D1，以此類推。需要強調(diào)的是，總線標(biāo)號選擇與總線引腳名是完全沒有關(guān)聯(lián)的。再次強調(diào)，基準(zhǔn)對齊原則除了總線標(biāo)號處以外，適用所有的情況。所以Q[0..3]和X[4..7]之間的連接關(guān)系是Q0連到X4，Q1連到X5，等等?？偩€連接也可以像普通連線一樣，不使用實際連線而通過使用總線標(biāo)號和總線終端來實現(xiàn)，如圖8-72所示。第89頁，課件共108頁，創(chuàng)作于2023年2月如果省略了總線終端或標(biāo)號范圍，則使用所連接的總線段的范圍?？偩€范圍按如下規(guī)則確定。圖8-72使用總線標(biāo)號和總線終端連接總線第90頁，課件共108頁，創(chuàng)作于2023年2月如果在總線段中有總線標(biāo)號，這些標(biāo)號將以Likebit原則組合。比如，某個結(jié)點上有X[0..3]和X[4..7]，將在該點上創(chuàng)建X[0..7]總線，若有X[4..7]和X[8..11]，則創(chuàng)建X[4..11]。如果總線段上沒有總線標(biāo)號，則認為基準(zhǔn)是0(因為引腳總是按基準(zhǔn)對齊的)，寬度是最寬的引腳?？紤]如圖8-73所示的省略了總線標(biāo)號范圍的連接圖8-73省略了總線標(biāo)號范圍的連接第91頁，課件共108頁，創(chuàng)作于2023年2月因為終端X的范圍總是X[0..3]，所以圖8-73實際上是將4條總線引腳連在一個4位總線上，而不是在Q與D之間創(chuàng)建8位總線。注意：沒有連接到總線引腳或者不帶有總線范圍標(biāo)號或終端的總線段在ISIS中是不允許的，因為ISIS不能確定其內(nèi)部連接的獨立位的名字和編號。應(yīng)該如圖8-74所示這樣使用。有些情況下，需要把一個大的總線拆分成幾個小總線，如圖8-75所示，這里BUSBOX8的8位輸出Q[0..7]被分成2個4位總線連到4_bit_wotsit子電路模塊。在X[4..7]到D[0..3]的連接應(yīng)用了基準(zhǔn)對齊原則，可得到正確結(jié)果。標(biāo)號X[0..7]在這個例子中實際上是多余的，但不會影響正確性。第92頁，課件共108頁，創(chuàng)作于2023年2月圖8-74正確的使用方法圖8-75總線的拆分第93頁，課件共108頁，創(chuàng)作于2023年2月綜上所述，牢記以下兩點：一是基準(zhǔn)對齊原則，除非是總線標(biāo)號在一個總線結(jié)點處被合并；二是僅在簡單設(shè)計中使用沒有范圍的總線終端標(biāo)號，沒有標(biāo)號的總線終端或模塊端口將采用0基準(zhǔn)。第94頁，課件共108頁，創(chuàng)作于2023年2月8.6.2網(wǎng)絡(luò)表的生成選擇【Tools】→【NetlistComplier】菜單項可以彈出一個對話框，如圖8-76所示。在該對話框中可設(shè)置要生成的網(wǎng)絡(luò)表的輸出形式、模式、范圍、深度及格式。大多數(shù)情況，缺省設(shè)置就可以了。單擊“OK”，就會為設(shè)計中的所有頁生成一個平面的物理連接的網(wǎng)絡(luò)表，如圖8-77所示。第95頁，課件共108頁，創(chuàng)作于2023年2月圖8-7