數(shù)字電路與邏輯設(shè)計(jì)課件

數(shù)字電路與

邏輯設(shè)計(jì)數(shù)字電路與

邏輯設(shè)計(jì)數(shù)字電子技術(shù)第1章數(shù)字電路基礎(chǔ)第2章組合邏輯電路第3章常用組合邏輯模塊及其應(yīng)用第5章常用時(shí)序邏輯模塊及其應(yīng)用第6章脈沖產(chǎn)生電路及集成定時(shí)器第4章時(shí)序邏輯電路數(shù)字電子技術(shù)第1章數(shù)字電路基礎(chǔ)第2章組合邏輯電路退出*第8章可編程邏輯器件簡(jiǎn)介第7章數(shù)/模轉(zhuǎn)換器和模/數(shù)轉(zhuǎn)換器注：打“*”為可不講授內(nèi)容退出*第8章可編程邏輯器件簡(jiǎn)介第7章數(shù)/模轉(zhuǎn)換器第5章常用時(shí)序邏輯模塊及其應(yīng)用學(xué)習(xí)要點(diǎn)：計(jì)數(shù)器、寄存器等中規(guī)模集成電路的邏輯功能和使用方法第5章常用時(shí)序邏輯模塊及其應(yīng)用學(xué)習(xí)要點(diǎn)：5.1計(jì)數(shù)器5.1.2典型計(jì)數(shù)器模塊退出5.1.3用計(jì)數(shù)器模塊構(gòu)成任意N進(jìn)制計(jì)數(shù)器5.1.4計(jì)數(shù)器模塊的應(yīng)用5.1.1二進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器5.1計(jì)數(shù)器5.1.2典型計(jì)數(shù)器模塊退出5.1.3在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器。計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器加法計(jì)數(shù)器同步計(jì)數(shù)器異步計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器加法計(jì)數(shù)器減法計(jì)數(shù)器可逆計(jì)數(shù)器二進(jìn)制計(jì)數(shù)器十進(jìn)制計(jì)數(shù)器N進(jìn)制計(jì)數(shù)器······在數(shù)字電路中，能夠記憶輸入脈沖個(gè)數(shù)的電路稱為計(jì)數(shù)器。計(jì)數(shù)器二5.1.1二進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器1、二進(jìn)制同步計(jì)數(shù)器3位二進(jìn)制同步加法計(jì)數(shù)器選用3個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。狀態(tài)圖輸出方程：時(shí)鐘方程：5.1.1二進(jìn)制計(jì)數(shù)器和十進(jìn)制計(jì)數(shù)器1、二進(jìn)制同步計(jì)數(shù)時(shí)序圖FF0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次FF1在Q0=1時(shí)，在下一個(gè)CP觸發(fā)沿到來時(shí)翻轉(zhuǎn)。FF2在Q0=Q1=1時(shí)，在下一個(gè)CP觸發(fā)沿到來時(shí)翻轉(zhuǎn)。時(shí)序圖FF0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次FF1在Q0=1時(shí)，在電路圖由于沒有無效狀態(tài)，電路能自啟動(dòng)。推廣到n位二進(jìn)制同步加法計(jì)數(shù)器驅(qū)動(dòng)方程輸出方程電路圖由于沒有無效狀態(tài)，電路能自啟動(dòng)。推廣到n位二進(jìn)制同步加3位二進(jìn)制同步減法計(jì)數(shù)器選用3個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。狀態(tài)圖輸出方程：時(shí)鐘方程：3位二進(jìn)制同步減法計(jì)數(shù)器選用3個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，時(shí)序圖FF0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次FF1在Q0=0時(shí)，在下一個(gè)CP觸發(fā)沿到來時(shí)翻轉(zhuǎn)。FF2在Q0=Q1=0時(shí)，在下一個(gè)CP觸發(fā)沿到來時(shí)翻轉(zhuǎn)。時(shí)序圖FF0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次FF1在Q0=0時(shí)，在電路圖由于沒有無效狀態(tài)，電路能自啟動(dòng)。推廣到n位二進(jìn)制同步減法計(jì)數(shù)器驅(qū)動(dòng)方程輸出方程電路圖由于沒有無效狀態(tài)，電路能自啟動(dòng)。推廣到n位二進(jìn)制同步減3位二進(jìn)制同步可逆計(jì)數(shù)器設(shè)用U/D表示加減控制信號(hào)，且U/D＝0時(shí)作加計(jì)數(shù)，U/D＝1時(shí)作減計(jì)數(shù)，則把二進(jìn)制同步加法計(jì)數(shù)器的驅(qū)動(dòng)方程和U/D相與，把減法計(jì)數(shù)器的驅(qū)動(dòng)方程和U/D相與，再把二者相加，便可得到二進(jìn)制同步可逆計(jì)數(shù)器的驅(qū)動(dòng)方程。輸出方程3位二進(jìn)制同步可逆計(jì)數(shù)器設(shè)用U/D表示加減控制信號(hào)，且U/D電路圖電路圖4位集成二進(jìn)制同步加法計(jì)數(shù)器74LS161/163①CR=0時(shí)異步清零。②CR=1、LD=0時(shí)同步置數(shù)。③CR=LD=1且CPT=CPP=1時(shí)，按照4位自然二進(jìn)制碼進(jìn)行同步二進(jìn)制計(jì)數(shù)。④CR=LD=1且CPT·CPP=0時(shí)，計(jì)數(shù)器狀態(tài)保持不變。74LS163的引腳排列和74LS161相同，不同之處是74LS163采用同步清零方式。4位集成二進(jìn)制同步加法計(jì)數(shù)器74LS161/163①CR=0雙4位集成二進(jìn)制同步加法計(jì)數(shù)器CC4520①CR=1時(shí)，異步清零。②CR=0、EN=1時(shí)，在CP脈沖上升沿作用下進(jìn)行加法計(jì)數(shù)。③CR=0、CP=0時(shí)，在EN脈沖下降沿作用下進(jìn)行加法計(jì)數(shù)。④CR=0、EN=0或CR=0、CP=1時(shí)，計(jì)數(shù)器狀態(tài)保持不變。雙4位集成二進(jìn)制同步加法計(jì)數(shù)器CC4520①CR=1時(shí)，異步4位集成二進(jìn)制同步可逆計(jì)數(shù)器74LS191U/D是加減計(jì)數(shù)控制端；CT是使能端；LD是異步置數(shù)控制端；D0～D3是并行數(shù)據(jù)輸入端；Q0～Q3是計(jì)數(shù)器狀態(tài)輸出端；CO/BO是進(jìn)位借位信號(hào)輸出端；RC是多個(gè)芯片級(jí)聯(lián)時(shí)級(jí)間串行計(jì)數(shù)使能端，CT＝0，CO/BO＝1時(shí)，RC＝CP，由RC端產(chǎn)生的輸出進(jìn)位脈沖的波形與輸入計(jì)數(shù)脈沖的波形相同。4位集成二進(jìn)制同步可逆計(jì)數(shù)器74LS191U/D是加減計(jì)數(shù)控4位集成二進(jìn)制同步可逆計(jì)數(shù)器74LS193CR是異步清零端，高電平有效；LD是異步置數(shù)端，低電平有效；CPU是加法計(jì)數(shù)脈沖輸入端；CPD是減法計(jì)數(shù)脈沖輸入端；D0～D3是并行數(shù)據(jù)輸入端；Q0～Q3是計(jì)數(shù)器狀態(tài)輸出端；CO是進(jìn)位脈沖輸出端；BO是借位脈沖輸出端；多個(gè)74LS193級(jí)聯(lián)時(shí)，只要把低位的CO端、BO端分別與高位的CPU、CPD連接起來，各個(gè)芯片的CR端連接在一起，LD端連接在一起，就可以了。4位集成二進(jìn)制同步可逆計(jì)數(shù)器74LS193CR是異步清零端，2、二進(jìn)制異步計(jì)數(shù)器3位二進(jìn)制異步加法計(jì)數(shù)器狀態(tài)圖選用3個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。輸出方程：2、二進(jìn)制異步計(jì)數(shù)器3位二進(jìn)制異步加法計(jì)數(shù)器狀態(tài)圖選用3個(gè)C時(shí)鐘方程：時(shí)序圖FF0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次，F(xiàn)F1在Q0由1變0時(shí)翻轉(zhuǎn)，F(xiàn)F2在Q1由1變0時(shí)翻轉(zhuǎn)。時(shí)鐘方程：時(shí)序圖FF0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次，F(xiàn)F1在Q3個(gè)JK觸發(fā)器都是在需要翻轉(zhuǎn)時(shí)就有下降沿，不需要翻轉(zhuǎn)時(shí)沒有下降沿，所以3個(gè)觸發(fā)器都應(yīng)接成T＇型。驅(qū)動(dòng)方程：電路圖3個(gè)JK觸發(fā)器都是在需要翻轉(zhuǎn)時(shí)就有下降沿，不需要翻轉(zhuǎn)時(shí)沒有下3位二進(jìn)制異步減法計(jì)數(shù)器狀態(tài)圖選用3個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2表示。輸出方程：3位二進(jìn)制異步減法計(jì)數(shù)器狀態(tài)圖選用3個(gè)CP下降沿觸發(fā)的JK觸時(shí)鐘方程：時(shí)序圖FF0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次，F(xiàn)F1在Q0由0變1時(shí)翻轉(zhuǎn)，F(xiàn)F2在Q1由0變1時(shí)翻轉(zhuǎn)。時(shí)鐘方程：時(shí)序圖FF0每輸入一個(gè)時(shí)鐘脈沖翻轉(zhuǎn)一次，F(xiàn)F1在Q3個(gè)JK觸發(fā)器都是在需要翻轉(zhuǎn)時(shí)就有下降沿，不需要翻轉(zhuǎn)時(shí)沒有下降沿，所以3個(gè)觸發(fā)器都應(yīng)接成T＇型。驅(qū)動(dòng)方程：電路圖3個(gè)JK觸發(fā)器都是在需要翻轉(zhuǎn)時(shí)就有下降沿，不需要翻轉(zhuǎn)時(shí)沒有下二進(jìn)制異步計(jì)數(shù)器級(jí)間連接規(guī)律二進(jìn)制異步計(jì)數(shù)器級(jí)間連接規(guī)律4位集成二進(jìn)制異步加法計(jì)數(shù)器74LS197①CR=0時(shí)異步清零。②CR=1、CT/LD=0時(shí)異步置數(shù)。③CR=CT/LD=1時(shí)，異步加法計(jì)數(shù)。若將輸入時(shí)鐘脈沖CP加在CP0端、把Q0與CP1連接起來，則構(gòu)成4位二進(jìn)制即16進(jìn)制異步加法計(jì)數(shù)器。若將CP加在CP1端，則構(gòu)成3位二進(jìn)制即8進(jìn)制計(jì)數(shù)器，F(xiàn)F0不工作。如果只將CP加在CP0端，CP1接0或1，則形成1位二進(jìn)制即二進(jìn)制計(jì)數(shù)器。4位集成二進(jìn)制異步加法計(jì)數(shù)器74LS197①CR=0時(shí)異步清選用4個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2、FF3表示。3.3.2十進(jìn)制計(jì)數(shù)器1、十進(jìn)制同步計(jì)數(shù)器狀態(tài)圖輸出方程：時(shí)鐘方程：十進(jìn)制同步加法計(jì)數(shù)器選用4個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、F狀態(tài)方程狀態(tài)方程電路圖比較，得驅(qū)動(dòng)方程：將無效狀態(tài)1010～1111分別代入狀態(tài)方程進(jìn)行計(jì)算，可以驗(yàn)證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動(dòng)。電路圖比較，得驅(qū)動(dòng)方程：將無效狀態(tài)1010～1111分別代入十進(jìn)制同步減法計(jì)數(shù)器選用4個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2、FF3表示。狀態(tài)圖輸出方程：時(shí)鐘方程：十進(jìn)制同步減法計(jì)數(shù)器選用4個(gè)CP下降沿觸發(fā)的JK觸發(fā)器，分別狀態(tài)方程次態(tài)卡諾圖狀態(tài)方程次態(tài)卡諾圖比較，得驅(qū)動(dòng)方程：將無效狀態(tài)1010～1111分別代入狀態(tài)方程進(jìn)行計(jì)算，可以驗(yàn)證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動(dòng)。電路圖比較，得驅(qū)動(dòng)方程：將無效狀態(tài)1010～1111分別代入狀態(tài)方十進(jìn)制同步可逆計(jì)數(shù)器集成十進(jìn)制同步計(jì)數(shù)器集成十進(jìn)制同步加法計(jì)數(shù)器74160、74162的引腳排列圖、邏輯功能示意圖與74161、74163相同，不同的是，74160和74162是十進(jìn)制同步加法計(jì)數(shù)器，而74161和74163是4位二進(jìn)制（16進(jìn)制）同步加法計(jì)數(shù)器。此外，74160和74162的區(qū)別是，74160采用的是異步清零方式，而74162采用的是同步清零方式。74190是單時(shí)鐘集成十進(jìn)制同步可逆計(jì)數(shù)器，其引腳排列圖和邏輯功能示意圖與74191相同。74192是雙時(shí)鐘集成十進(jìn)制同步可逆計(jì)數(shù)器，其引腳排列圖和邏輯功能示意圖與74193相同。把前面介紹的十進(jìn)制加法計(jì)數(shù)器和十進(jìn)制減法計(jì)數(shù)器用與或門組合起來，并用U/D作為加減控制信號(hào)，即可獲得十進(jìn)制同步可逆計(jì)數(shù)器。十進(jìn)制同步可逆計(jì)數(shù)器集成十進(jìn)制同步計(jì)數(shù)器集成十進(jìn)制同步加法計(jì)選用4個(gè)CP上升沿觸發(fā)的D觸發(fā)器，分別用FF0、FF1、FF2、FF3表示。2、十進(jìn)制異步計(jì)數(shù)器狀態(tài)圖輸出方程：十進(jìn)制異步加法計(jì)數(shù)器選用4個(gè)CP上升沿觸發(fā)的D觸發(fā)器，分別用FF0、FF1、FF時(shí)序圖時(shí)鐘方程FF0每輸入一個(gè)CP翻轉(zhuǎn)一次，只能選CP。選擇時(shí)鐘脈沖的一個(gè)基本原則：在滿足翻轉(zhuǎn)要求的條件下，觸發(fā)沿越少越好。FF1在t2、t4、t6、t8時(shí)刻翻轉(zhuǎn)，可選Q0。FF2在t4、t8時(shí)刻翻轉(zhuǎn)，可選Q1。FF3在t8、t10時(shí)刻翻轉(zhuǎn)，可選Q0。時(shí)序圖時(shí)鐘方程FF0每輸入一個(gè)CP翻轉(zhuǎn)一次，只能選CP。選擇狀態(tài)方程狀態(tài)方程比較，得驅(qū)動(dòng)方程：電路圖將無效狀態(tài)1010～1111分別代入狀態(tài)方程進(jìn)行計(jì)算，可以驗(yàn)證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動(dòng)。比較，得驅(qū)動(dòng)方程：電路圖將無效狀態(tài)1010～1111分別代入十進(jìn)制異步減法計(jì)數(shù)器選用4個(gè)CP上升沿觸發(fā)的JK觸發(fā)器，分別用FF0、FF1、FF2、FF3表示。狀態(tài)圖輸出方程：十進(jìn)制異步減法計(jì)數(shù)器選用4個(gè)CP上升沿觸發(fā)的JK觸發(fā)器，分別時(shí)序圖時(shí)鐘方程FF0每輸入一個(gè)CP翻轉(zhuǎn)一次，只能選CP。選擇時(shí)鐘脈沖的一個(gè)基本原則：在滿足翻轉(zhuǎn)要求的條件下，觸發(fā)沿越少越好。FF1在t2、t4、t6、t8時(shí)刻翻轉(zhuǎn)，可選Q0。FF2在t4、t8時(shí)刻翻轉(zhuǎn)，可選Q1。FF3在t8、t10時(shí)刻翻轉(zhuǎn)，可選Q0。時(shí)序圖時(shí)鐘方程FF0每輸入一個(gè)CP翻轉(zhuǎn)一次，只能選CP。選擇狀態(tài)方程狀態(tài)方程比較，得驅(qū)動(dòng)方程：電路圖將無效狀態(tài)1010～1111分別代入狀態(tài)方程進(jìn)行計(jì)算，可以驗(yàn)證在CP脈沖作用下都能回到有效狀態(tài)，電路能夠自啟動(dòng)。比較，得驅(qū)動(dòng)方程：電路圖將無效狀態(tài)1010～1111分別代入集成十進(jìn)制異步計(jì)數(shù)器74LS90集成十進(jìn)制異步計(jì)數(shù)器74LS905.1.3用計(jì)數(shù)器模塊構(gòu)成N進(jìn)制計(jì)數(shù)器1、用同步清零端或置數(shù)端歸零構(gòu)成N進(jìn)置計(jì)數(shù)器2、用異步清零端或置數(shù)端歸零構(gòu)成N進(jìn)置計(jì)數(shù)器（1）寫出狀態(tài)SN-1的二進(jìn)制代碼。（2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫連線圖。（1）寫出狀態(tài)SN的二進(jìn)制代碼。（2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫連線圖。利用集成計(jì)數(shù)器的清零端和置數(shù)端實(shí)現(xiàn)歸零，從而構(gòu)成按自然態(tài)序進(jìn)行計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器的方法。在前面介紹的集成計(jì)數(shù)器中，清零、置數(shù)均采用同步方式的有74LS163；均采用異步方式的有74LS193、74LS197、74LS192；清零采用異步方式、置數(shù)采用同步方式的有74LS161、74LS160；有的只具有異步清零功能，如CC4520、74LS190、74LS191；74LS90則具有異步清零和異步置9功能。5.1.3用計(jì)數(shù)器模塊構(gòu)成N進(jìn)制計(jì)數(shù)器1、用同步清零端用74LS163來構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。（1）寫出狀態(tài)SN-1的二進(jìn)制代碼。（3）畫連線圖。SN-1＝S12-1＝S11＝1011（2）求歸零邏輯。例D0～D3可隨意處理D0～D3必須都接0用74LS163來構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。（3）畫連線圖。S用74LS197來構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。（1）寫出狀態(tài)SN的二進(jìn)制代碼。（3）畫連線圖。SN＝S12＝1100（2）求歸零邏輯。例D0～D3可隨意處理D0～D3必須都接0用74LS197來構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。（3）畫連線圖。S用74LS161來構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。SN＝S12＝1100例D0～D3可隨意處理D0～D3必須都接0SN-1＝S11＝1011用74LS161來構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。SN＝S12＝113、提高歸零可靠性的方法3、提高歸零可靠性的方法數(shù)字電路與邏輯設(shè)計(jì)ppt課件4、計(jì)數(shù)器容量的擴(kuò)展異步計(jì)數(shù)器一般沒有專門的進(jìn)位信號(hào)輸出端，通常可以用本級(jí)的高位輸出信號(hào)驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器計(jì)數(shù)，即采用串行進(jìn)位方式來擴(kuò)展容量。100進(jìn)制計(jì)數(shù)器4、計(jì)數(shù)器容量的擴(kuò)展異步計(jì)數(shù)器一般沒有專門的進(jìn)位信號(hào)輸出端，60進(jìn)制計(jì)數(shù)器64進(jìn)制計(jì)數(shù)器60進(jìn)制計(jì)數(shù)器64進(jìn)制計(jì)數(shù)器同步計(jì)數(shù)器有進(jìn)位或借位輸出端，可以選擇合適的進(jìn)位或借位輸出信號(hào)來驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器計(jì)數(shù)。同步計(jì)數(shù)器級(jí)聯(lián)的方式有兩種，一種級(jí)間采用串行進(jìn)位方式，即異步方式，這種方式是將低位計(jì)數(shù)器的進(jìn)位輸出直接作為高位計(jì)數(shù)器的時(shí)鐘脈沖，異步方式的速度較慢。另一種級(jí)間采用并行進(jìn)位方式，即同步方式，這種方式一般是把各計(jì)數(shù)器的CP端連在一起接統(tǒng)一的時(shí)鐘脈沖，而低位計(jì)數(shù)器的進(jìn)位輸出送高位計(jì)數(shù)器的計(jì)數(shù)控制端。12位二進(jìn)制計(jì)數(shù)器（慢速計(jì)數(shù)方式）同步計(jì)數(shù)器有進(jìn)位或借位輸出端，可以選擇合適的進(jìn)位或借位輸出信12位二進(jìn)制計(jì)數(shù)器（快速計(jì)數(shù)方式）在此種接線方式中，只要片1的各位輸出都為1，一旦片0的各位輸出都為1，片2立即可以接收進(jìn)位信號(hào)進(jìn)行計(jì)數(shù)，不會(huì)像基本接法中那樣，需要經(jīng)歷片1的傳輸延遲，所以工作速度較高。這種接線方式的工作速度與計(jì)數(shù)器的位數(shù)無關(guān)。12位二進(jìn)制計(jì)數(shù)器（快速計(jì)數(shù)方式）在此種接線方式中，只要片1本節(jié)小結(jié)：計(jì)數(shù)器是一種應(yīng)用十分廣泛的時(shí)序電路，除用于計(jì)數(shù)、分頻外，還廣泛用于數(shù)字測(cè)量、運(yùn)算和控制，從小型數(shù)字儀表，到大型數(shù)字電子計(jì)算機(jī)，幾乎無所不在，是任何現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分。計(jì)數(shù)器可利用觸發(fā)器和門電路構(gòu)成。但在實(shí)際工作中，主要是利用集成計(jì)數(shù)器來構(gòu)成。在用集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器時(shí)，需要利用清零端或置數(shù)控制端，讓電路跳過某些狀態(tài)來獲得N進(jìn)制計(jì)數(shù)器。本節(jié)小結(jié)：計(jì)數(shù)器是一種應(yīng)用十分廣泛的時(shí)序電路，除用于計(jì)數(shù)5.2寄存器5.2.1基本寄存器退出5.2.2移位寄存器5.2.3寄存器集成模塊的應(yīng)用5.2寄存器5.2.1基本寄存器退出5.2.2在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器。寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來構(gòu)成的。一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個(gè)觸發(fā)器來構(gòu)成。按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩大類?；炯拇嫫髦荒懿⑿兴腿霐?shù)據(jù)，需要時(shí)也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。在數(shù)字電路中，用來存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器。寄存5.2.１基本寄存器1、單拍工作方式基本寄存器無論寄存器中原來的內(nèi)容是什么，只要送數(shù)控制時(shí)鐘脈沖CP上升沿到來，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0～D3，就立即被送入進(jìn)寄存器中，即有：5.2.１基本寄存器1、單拍工作方式基本寄存器無論寄存2、雙拍工作方式基本寄存器（1）清零。CR=0，異步清零。即有：（2）送數(shù)。CR=1時(shí)，CP上升沿送數(shù)。即有：（3）保持。在CR=1、CP上升沿以外時(shí)間，寄存器內(nèi)容將保持不變。2、雙拍工作方式基本寄存器（1）清零。CR=0，異步清零。即5.2.2移位寄存器1、單向移位寄存器并行輸出4位右移移位寄存器時(shí)鐘方程：驅(qū)動(dòng)方程：狀態(tài)方程：5.2.2移位寄存器1、單向移位寄存器并行輸出4位右移數(shù)字電路與邏輯設(shè)計(jì)ppt課件并行輸出4位左移移位寄存器時(shí)鐘方程：驅(qū)動(dòng)方程：狀態(tài)方程：并行輸出4位左移時(shí)鐘方程：驅(qū)動(dòng)方程：狀態(tài)方程：數(shù)字電路與邏輯設(shè)計(jì)ppt課件單向移位寄存器具有以下主要特點(diǎn)：（1）單向移位寄存器中的數(shù)碼，在CP脈沖操作下，可以依次右移或左移。（2）n位單向移位寄存器可以寄存n位二進(jìn)制代碼。n個(gè)CP脈沖即可完成串行輸入工作，此后可從Q0～Qn-1端獲得并行的n位二進(jìn)制數(shù)碼，再用n個(gè)CP脈沖又可實(shí)現(xiàn)串行輸出操作。（3）若串行輸入端狀態(tài)為0，則n個(gè)CP脈沖后，寄存器便被清零。單向移位寄存器具有以下主要特點(diǎn)：2、雙向移位寄存器M=0時(shí)右移M=1時(shí)左移2、雙向移位寄存器M=0時(shí)右移M=1時(shí)左移3、集成雙向移位寄存器74LS1943、集成雙向移位寄存器74LS1945.2.3寄存器集成模塊的應(yīng)用1、環(huán)形計(jì)數(shù)器結(jié)構(gòu)特點(diǎn)即將FFn-1的輸出Qn-1接到FF0的輸入端D0。工作原理根據(jù)起始狀態(tài)設(shè)置的不同，在輸入計(jì)數(shù)脈沖CP的作用下，環(huán)形計(jì)數(shù)器的有效狀態(tài)可以循環(huán)移位一個(gè)1，也可以循環(huán)移位一個(gè)0。即當(dāng)連續(xù)輸入CP脈沖時(shí)，環(huán)形計(jì)數(shù)器中各個(gè)觸發(fā)器的Q端或端，將輪流地出現(xiàn)矩形脈沖。5.2.3寄存器集成模塊的應(yīng)用1、環(huán)形計(jì)數(shù)器結(jié)構(gòu)特點(diǎn)即能自啟動(dòng)的4位環(huán)形計(jì)數(shù)器狀態(tài)圖能自啟動(dòng)的4位環(huán)形計(jì)數(shù)器狀態(tài)圖由74LS194構(gòu)成的能自啟動(dòng)的4位環(huán)形計(jì)數(shù)器時(shí)序圖由74LS194構(gòu)成的能自啟動(dòng)的4位環(huán)形計(jì)數(shù)器時(shí)序圖2、扭環(huán)形計(jì)數(shù)器結(jié)構(gòu)特點(diǎn)狀態(tài)圖即將FFn-1的輸出Qn-1接到FF0的輸入端D0。2、扭環(huán)形計(jì)數(shù)器結(jié)構(gòu)特點(diǎn)狀態(tài)圖即將FFn-1的輸出Qn-1接能自啟動(dòng)的4位扭環(huán)形計(jì)數(shù)器能自啟動(dòng)的4位扭環(huán)形計(jì)數(shù)器本節(jié)小結(jié)：寄存器是用來存放二進(jìn)制數(shù)據(jù)或代碼的電路，是一種基本時(shí)序電路。任何現(xiàn)代數(shù)字系統(tǒng)都必須把需要處理的數(shù)據(jù)和代碼先寄存起來，以便隨時(shí)取用。寄存器分為基本寄存器和移位寄存器兩大類?；炯拇嫫鞯臄?shù)據(jù)只能并行輸入、并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)可以并行輸入、并行輸出，串行輸入、串行輸出，并行輸入、串行輸出，串行輸入、并行輸出。寄存器的應(yīng)用很廣，特別是移位寄存器，不僅可將串行數(shù)碼轉(zhuǎn)換成并行數(shù)碼，或?qū)⒉⑿袛?shù)碼轉(zhuǎn)換成串行數(shù)碼，還可以很方便地構(gòu)成移位寄存器型計(jì)數(shù)器和順序脈沖發(fā)生器等電路。本節(jié)小結(jié)：寄存器是用來存放二進(jìn)制數(shù)據(jù)或代碼的電路，是一種3.5順序脈沖發(fā)生器3.5.1計(jì)數(shù)型順序脈沖發(fā)生器退出3.5.2移位型順序脈沖發(fā)生器3.5順序脈沖發(fā)生器3.5.1計(jì)數(shù)型順序脈沖發(fā)生器3.5.1計(jì)數(shù)器型順序脈沖發(fā)生器在數(shù)字電路中，能按一定時(shí)間、一定順序輪流輸出脈沖波形的電路稱為順序脈沖發(fā)生器。計(jì)數(shù)器型順序脈沖發(fā)生器一般用按自然態(tài)序計(jì)數(shù)的二進(jìn)制計(jì)數(shù)器和譯碼器構(gòu)成。順序脈沖發(fā)生器也稱脈沖分配器或節(jié)拍脈沖發(fā)生器，一般由計(jì)數(shù)器（包括移位寄存器型計(jì)數(shù)器）和譯碼器組成。作為時(shí)間基準(zhǔn)的計(jì)數(shù)脈沖由計(jì)數(shù)器的輸入端送入，譯碼器即將計(jì)數(shù)器狀態(tài)譯成輸出端上的順序脈沖，使輸出端上的狀態(tài)按一定時(shí)間、一定順序輪流為1，或者輪流為0。前面介紹過的環(huán)形計(jì)數(shù)器的輸出就是順序脈沖，故可不加譯碼電路即可直接作為順序脈沖發(fā)生器。3.5.1計(jì)數(shù)器型順序脈沖發(fā)生器在數(shù)字電路中，能按一定時(shí)序圖譯碼器電路圖計(jì)數(shù)器時(shí)序圖譯碼器電路圖計(jì)數(shù)器用集成計(jì)數(shù)器74LS163和集成3線-8線譯碼器74LS138構(gòu)成的8輸出順序脈沖發(fā)生器。用集成計(jì)數(shù)器74LS163和集成3線-8線譯碼器74LS133.5.2移位型順序脈沖發(fā)生器移位型順序脈沖發(fā)生器由移位寄存器型計(jì)數(shù)器加譯碼電路構(gòu)成。其中環(huán)形計(jì)數(shù)器的輸出就是順序脈沖，故可不加譯碼電路就可直接作為順序脈沖發(fā)生器。3.5.2移位型順序脈沖發(fā)生器移位型順序脈沖發(fā)生器由移時(shí)序圖時(shí)序圖在數(shù)控裝置和數(shù)字計(jì)算機(jī)中，往往需要機(jī)器按照人們事先規(guī)定的順序進(jìn)行運(yùn)算或操作，這就要求機(jī)器的控制部分不僅能正確地發(fā)出各種控制信號(hào)，而且要求這些控制信號(hào)在時(shí)間上有一定的先后順序。通常采取的方法是，用一個(gè)順序脈沖發(fā)生器來產(chǎn)生時(shí)間上有先后順序的脈沖，以控制系統(tǒng)各部分協(xié)調(diào)地工作。順序脈沖發(fā)生器分計(jì)數(shù)型和移位型兩類。計(jì)數(shù)型順序脈沖發(fā)生器狀態(tài)利用率高，但由于每次CP信號(hào)到來時(shí)，可能有兩個(gè)或兩個(gè)以上的觸發(fā)器翻轉(zhuǎn)，因此會(huì)產(chǎn)生競(jìng)爭(zhēng)冒險(xiǎn)，需要采取措施消除。移位型順序脈沖發(fā)生器沒有競(jìng)爭(zhēng)冒險(xiǎn)問題，但狀態(tài)利用率低。本節(jié)小結(jié)：在數(shù)控裝置和數(shù)字計(jì)算機(jī)中，往往需要機(jī)器按照人們事先規(guī)定的順3.6隨機(jī)存取存儲(chǔ)器（RAM）3.6.1RAM的結(jié)構(gòu)退出3.6.2RAM容量的擴(kuò)張3.6隨機(jī)存取存儲(chǔ)器（RAM）3.6.1RAM的結(jié)RAM是由許許多多的基本寄存器組合起來構(gòu)成的大規(guī)模集成電路。RAM中的每個(gè)寄存器稱為一個(gè)字，寄存器中的每一位稱為一個(gè)存儲(chǔ)單元。寄存器的個(gè)數(shù)（字?jǐn)?shù)）與寄存器中存儲(chǔ)單元個(gè)數(shù)（位數(shù)）的乘積，叫做RAM的容量。按照RAM中寄存器位數(shù)的不同，RAM有多字1位和多字多位兩種結(jié)構(gòu)形式。在多字1位結(jié)構(gòu)中，每個(gè)寄存器都只有1位，例如一個(gè)容量為1024×1位的RAM，就是一個(gè)有1024個(gè)1位寄存器的RAM。多字多位結(jié)構(gòu)中，每個(gè)寄存器都有多位，例如一個(gè)容量為256×4位的RAM，就是一個(gè)有256個(gè)4位寄存器的RAM。3.6.1RAM的結(jié)構(gòu)RAM是由許許多多的基本寄存器組合起來構(gòu)成的大規(guī)模集成電路。由大量寄存器構(gòu)成的矩陣用以決定訪問哪個(gè)字單元用以決定芯片是否工作用以決定對(duì)被選中的單元是讀還是寫讀出及寫入數(shù)據(jù)