表三位二進(jìn)制加法計數(shù)器狀態(tài)表課件

模塊8時序邏輯電路電子技術(shù)基礎(chǔ)與技能下一頁模塊8時序邏輯電路電子技術(shù)基礎(chǔ)與技能下一頁課題1寄存器課題2計數(shù)器目錄下一頁上一頁返回課題1寄存器目錄下一頁上一頁返回任務(wù)導(dǎo)入

下一頁返回

在許多場合需要測量旋轉(zhuǎn)部件的轉(zhuǎn)速，如電機(jī)轉(zhuǎn)速、機(jī)動車車速等，轉(zhuǎn)速多以十進(jìn)制數(shù)制顯示。下圖所示是測量電動機(jī)轉(zhuǎn)速的數(shù)字轉(zhuǎn)速測量系統(tǒng)示意圖。

圖數(shù)字轉(zhuǎn)速測量系統(tǒng)示意圖

上一頁任務(wù)導(dǎo)入下一頁返回在許多場合需要測量旋轉(zhuǎn)部件的轉(zhuǎn)速任務(wù)導(dǎo)入返回上一頁下一頁

電機(jī)每轉(zhuǎn)一周，光線透過圓盤上的小孔照射光電元件一次，光電元件產(chǎn)生一個電脈沖。光電元件每秒發(fā)出的脈沖個數(shù)就是電機(jī)的轉(zhuǎn)速。光電元件產(chǎn)生的電脈沖信號較弱，且不夠規(guī)則，必須放大、整形后，才能作為計數(shù)器的計數(shù)脈沖。脈沖發(fā)生器產(chǎn)生一個脈沖寬度為1秒的矩形脈沖，去控制門電路，讓“門”打開1秒鐘。在這1秒鐘內(nèi)，來自整形電路的脈沖可以經(jīng)過門電路進(jìn)入計數(shù)器。根據(jù)轉(zhuǎn)速范圍，采用4位十進(jìn)制計數(shù)器，計數(shù)器以8421碼輸出，經(jīng)過譯碼器后，再接數(shù)字顯示器，顯示電機(jī)轉(zhuǎn)速。本任務(wù)中數(shù)據(jù)存儲和計數(shù)的問題就需要用時序邏輯電路的相關(guān)知識來解決。

任務(wù)導(dǎo)入返回上一頁下一頁電機(jī)每轉(zhuǎn)一周，光線透過圓盤上課題1寄存器

了解寄存器的功能、基本構(gòu)成和常見類型。

了解典型集成移位寄存器的應(yīng)用。

下一頁上一頁返回課題1寄存器了解寄存器的功能、基本構(gòu)成和常見類型。下一課題1寄存器一、認(rèn)識“寄存器”家族能夠暫存數(shù)碼（或指令代碼）的數(shù)字部件稱為寄存器。寄存器根據(jù)功能可分為數(shù)碼寄存器和移位寄存器兩大類。1.數(shù)碼寄存器具有接收數(shù)碼和清除原有數(shù)碼功能的寄存器稱為數(shù)碼寄存器。下圖所示為由D觸發(fā)器組成的4位數(shù)碼寄存器。在存數(shù)指令（CP脈沖上升沿）的作用下，可將預(yù)先加在各D觸發(fā)器輸入端的數(shù)碼，存入相應(yīng)的觸發(fā)器中，并可從各觸發(fā)器的Q端同時輸出，所以稱其為并行輸入、并行輸出的寄存器。

下一頁上一頁返回課題1寄存器一、認(rèn)識“寄存器”家族下一頁上一頁返回課題1寄存器下一頁上一頁返回圖4位數(shù)碼寄存器

課題1寄存器下一頁上一頁返回圖4位數(shù)碼寄存器課題1寄存器返回上一頁下一頁數(shù)碼寄存器的特點(diǎn)是（1）在存入新數(shù)碼時能將寄存器中的原始數(shù)碼自動清除，即只需要輸入一個接收脈沖，就可將數(shù)碼存入寄存器中——單拍接收方式的寄存器。（2）在接收數(shù)碼時，各位數(shù)碼同時輸入，而各位輸出的數(shù)碼也同時取出，即并行輸入、并行輸出的寄存器。（3）在寄存數(shù)據(jù)之前，應(yīng)在RD端輸入負(fù)脈沖清零，使各觸發(fā)器均清零。

課題1寄存器返回上一頁下一頁數(shù)碼寄存器的特點(diǎn)是課題1寄存器

下一頁上一頁返回2．移位寄存器電子計算機(jī)在進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算時，常需將某些數(shù)碼向左或向右移位，這種具有存放數(shù)碼和使數(shù)碼具有左右移位功能的電路稱為移位寄存器。移位寄存器分為單向移位寄存器和雙向移位寄存器。

（1）單向移位寄存器

由D觸發(fā)器構(gòu)成的4位右移寄存器如下圖所示。CR為異步清零端。左邊觸發(fā)器的輸出接至相鄰右邊觸發(fā)器的輸入端D，輸入數(shù)據(jù)由最左邊觸發(fā)器FF0的輸入端D0接入。課題1寄存器下一頁上一頁返回2．移位寄存器（1）單向移課題1寄存器下一頁上一頁返回表右向移位寄存器的狀態(tài)表

課題1寄存器下一頁上一頁返回表右向移位寄存器的狀態(tài)表課題1寄存器下一頁上一頁返回

從表中可以看出，當(dāng)過來四個位移脈沖CP后，數(shù)碼1011就由端Q3Q2Q1Q0并行輸出，如果想得到串行輸出信號，則只需要再輸入4個脈沖，這時1011便由Q3端一次輸出。

圖D觸發(fā)器組成的4位右移寄存器

課題1寄存器下一頁上一頁返回從表中可以看出，當(dāng)過課題1寄存器下一頁上一頁返回課題1寄存器下一頁上一頁返回課題1寄存器下一頁上一頁返回表74LS194功能表

輸入變量輸出變量說明M1M0CPDSLDSRD0D1D2D3Q0Q1Q2Q30×××××××××0000置01××0××××××保

持111↑××d0d1d2d3d0d1d2d3并行置數(shù)101↑×1××××1Q0Q1Q2右移輸入1101↑×0××××0Q0Q1Q2右移輸入0110↑1×××××Q1Q2Q31左移輸入1110↑0×××××Q1Q2Q30左移輸入0100×××××××保

持課題1寄存器下一頁上一頁返回表74LS194功能表課題1寄存器返回上一頁下一頁

功能說明課題1寄存器返回上一頁下一頁功能說明課題1寄存器下一頁上一頁返回圖74LS194的邏輯功能示意圖

課題1寄存器下一頁上一頁返回圖74LS194的邏輯功課題1寄存器下一頁上一頁返回二、集成移位寄存器的應(yīng)用1．環(huán)形計數(shù)器

環(huán)形計數(shù)器是將單向移位寄存器的串行輸入端和串行輸出端相連，構(gòu)成一個閉合的環(huán)。

環(huán)形計數(shù)器邏輯圖

課題1寄存器下一頁上一頁返回二、集成移位寄存器的應(yīng)用環(huán)形課題1寄存器上一頁返回下一頁課題1寄存器上一頁返回下一頁課題1寄存器返回下一頁上一頁自啟動4位環(huán)形計數(shù)器邏輯圖

課題1寄存器返回下一頁上一頁自啟動4位環(huán)形計數(shù)器邏輯圖課題1寄存器返回上一頁下一頁2．扭環(huán)形計數(shù)器

扭環(huán)形計數(shù)器是將單向移位寄存器的串行輸入端和串行反相輸出端相連，構(gòu)成一個閉合的環(huán)。

4位環(huán)形計數(shù)器狀態(tài)圖

課題1寄存器返回上一頁下一頁2．扭環(huán)形計數(shù)器4位環(huán)形計數(shù)課題1寄存器上一頁下一頁返回扭環(huán)形計數(shù)器邏輯圖

課題1寄存器上一頁下一頁返回扭環(huán)形計數(shù)器邏輯圖下一頁返回課題1寄存器上一頁扭環(huán)形計數(shù)狀態(tài)圖

下一頁返回課題1寄存器上一頁扭環(huán)形計數(shù)狀態(tài)圖課題1寄存器下一頁上一頁返回3.能自啟動的4位扭環(huán)形計數(shù)器

4位扭環(huán)形計數(shù)器邏輯圖

課題1寄存器下一頁上一頁返回3.能自啟動的4位扭環(huán)形計數(shù)課題1寄存器下一頁上一頁返回4位扭環(huán)形計數(shù)器狀態(tài)圖

課題1寄存器下一頁上一頁返回4位扭環(huán)形計數(shù)器狀態(tài)圖

了解計數(shù)器的功能及計數(shù)器的類型。

掌握二進(jìn)制、十進(jìn)制等經(jīng)典型集成計數(shù)器的外特性及應(yīng)用。課題2計數(shù)器下一頁上一頁返回了解計數(shù)器的功能及計數(shù)器的類型。課題2計數(shù)器下一頁上一課題2計數(shù)器下一頁上一頁返回一、認(rèn)識“計數(shù)器”家族

能累計輸入脈沖個數(shù)的時序部件叫計數(shù)器。計數(shù)器不僅能用于計數(shù)，還可用于定時、分頻和程序控制等。（1）按CP脈沖輸入方式，計數(shù)器分為同步計數(shù)器和異步計數(shù)器兩種。（2）按計數(shù)增減趨勢，計數(shù)器分為加法計數(shù)器、減法計數(shù)器和可逆計數(shù)器三種。（3）按數(shù)制分為二進(jìn)制計數(shù)器和非二進(jìn)制計數(shù)器兩類。

課題2計數(shù)器下一頁上一頁返回一、認(rèn)識“計數(shù)器”家族返回上一頁下一頁課題2計數(shù)器1．二進(jìn)制加法計數(shù)器(1)異步二進(jìn)制加法計數(shù)器所謂異步計數(shù)器是指計數(shù)脈沖并不引到所有觸發(fā)器的時鐘脈沖輸入端，有的觸發(fā)器的時鐘脈沖輸入端是其他觸發(fā)器的輸出，因此，觸發(fā)器不是同時動作。下圖所示為三位二進(jìn)制加法計數(shù)器的邏輯圖。返回上一頁下一頁課題2計數(shù)器1．二進(jìn)制加法計數(shù)器課題2計數(shù)器下一頁上一頁返回三位二進(jìn)制加法計數(shù)器

課題2計數(shù)器下一頁上一頁返回三位二進(jìn)制加法計數(shù)器課題2計數(shù)器上一頁返回下一頁

課題2計數(shù)器上一頁返回下一頁課題2計數(shù)器上一頁返回

下一頁表三位二進(jìn)制加法計數(shù)器狀態(tài)表

輸入cp脈沖個數(shù)輸出二進(jìn)制數(shù)000010012010301141005101611071118000課題2計數(shù)器上一頁返回課題2計數(shù)器上一頁返回

下一頁(2)同步二進(jìn)制加法計數(shù)器所謂同步計數(shù)器是指計數(shù)脈沖引到所有觸發(fā)器的時鐘脈沖輸入端，使應(yīng)翻轉(zhuǎn)的觸發(fā)器在外接的CP脈沖作用下同時翻轉(zhuǎn)，大大減少了進(jìn)位時間，計數(shù)速度快。下圖所示為四位二進(jìn)制同步加法計數(shù)器的邏輯圖。

課題2計數(shù)器上一頁返回下一頁(2)同步二進(jìn)制加法計數(shù)器課題2計數(shù)器上一頁返回下一頁四位二進(jìn)制加法計數(shù)器

課題2計數(shù)器上一頁返回下一頁四位二進(jìn)制加法計數(shù)器課題2計數(shù)器下一頁上一頁返回輸入cp脈沖個數(shù)輸出二進(jìn)制數(shù)相應(yīng)的十進(jìn)制數(shù)0000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600000四位二進(jìn)制加法計數(shù)器狀態(tài)表課題2計數(shù)器下一頁上一頁返回輸入cp脈沖個數(shù)輸出二進(jìn)制數(shù)課題2計數(shù)器下一頁返回上一頁2．十進(jìn)制計數(shù)器二進(jìn)制計數(shù)不符合人們的日常習(xí)慣，在數(shù)字系統(tǒng)中，凡需直接觀察計數(shù)結(jié)果的地方，差不多都是用十進(jìn)制數(shù)計數(shù)的。十進(jìn)制計數(shù)器電路有多種形式，下面介紹使用最多的8421BCD碼十進(jìn)制計數(shù)器。圖8-2-3(a)所示是四位同步十進(jìn)制加法計數(shù)器，它是在四位同步二進(jìn)制加法計數(shù)器的基礎(chǔ)上改進(jìn)而來的。8421碼與二進(jìn)制比較，來第十個脈沖時，不是由“1001”變?yōu)椤?010”，而是應(yīng)回到“0000”。比較1010和0000可知，和沒有變化，所以它們的驅(qū)動不變，輸入接線不變。但由1變?yōu)榱?，也變?yōu)?，所以對FF1、FF3作如下修改。

課題2計數(shù)器下一頁返回上一頁2．十進(jìn)制計數(shù)器課題2計數(shù)器下一頁返回上一頁課題2計數(shù)器下一頁返回上一頁下一頁返回上一頁課題2計數(shù)器異步十進(jìn)制加法計數(shù)器

下一頁返回上一頁課題2計數(shù)器異步十進(jìn)制加法計數(shù)器下一頁返回上一頁課題2計數(shù)器二、集成計數(shù)器的應(yīng)用常用集成計數(shù)器分為二進(jìn)制計數(shù)器（含同步、異步、加減和可逆）和非二進(jìn)制計數(shù)器（含同步、異步、加減和可逆），下面介紹幾種典型的集成計數(shù)器。1．集成二進(jìn)制同步計數(shù)器

74LS161是四位二進(jìn)制可預(yù)置同步計數(shù)器，由于它采用4個主從JK觸發(fā)器作為記憶單元，故又稱為四位二進(jìn)制同步計數(shù)器，其集成芯片管腳如圖8-2-4所示。

下一頁返回上一頁課題2計數(shù)器二、集成計數(shù)器的應(yīng)用課題2計數(shù)器

下一頁返回上一頁74LS161管腳圖

課題2計數(shù)器下一頁返回上一頁74LS161管腳圖課題2計數(shù)器下一頁返回上一頁74LS161邏輯功能表

課題2計數(shù)器下一頁返回上一頁74LS161邏輯功能表課題2計數(shù)器

下一頁返回上一頁2．集成二進(jìn)制異步計數(shù)器

課題2計數(shù)器下一頁返回上一頁2．集成二進(jìn)制異步計數(shù)課題2計數(shù)器下一頁返回上一頁74LS197引腳及邏輯功能圖

課題2計數(shù)器下一頁返回上一頁74LS197引腳及邏輯功能課題2計數(shù)器下一頁返回上一頁74LS160引腳排列圖邏輯符號

3．集成十進(jìn)制同步計數(shù)器課題2計數(shù)器下一頁返回上一頁74LS160引腳排列圖邏輯課題2計數(shù)器返回上一頁下一頁74LS160功能表

課題2計數(shù)器返回上一頁下一頁74LS160功能表課題2計數(shù)器返回上一頁下一頁4．集成十進(jìn)制異步計數(shù)器(以CT74LS290為例)

（1）電路結(jié)構(gòu)框圖和邏輯功能CT74LS290的結(jié)構(gòu)框圖和邏輯功能圖

課題2計數(shù)器返回上一頁下一頁4．集成十進(jìn)制異步計數(shù)器(以課題2計數(shù)器返回上一頁下一頁（2）邏輯功能表

CT74LS290的邏輯功能

課題2計數(shù)器返回上一頁下一頁（2）邏輯功能表CT74L訓(xùn)練項目：寄存器、計數(shù)器功能測試返回上一頁下一頁*技能目標(biāo)（1）學(xué)會用觸發(fā)器組成移位寄存器、計數(shù)器的方法。（2）測試移位寄存器、計數(shù)器的邏輯功能。*工具、元件和儀器（1）74LS00芯片一塊，74LS74芯片二塊。（2）1kΩ電阻2只，100Ω電阻4只。（3）+5V直流電源（4）發(fā)光二極管(LED)4只。（5）鈕子開關(guān)2只。

訓(xùn)練項目：寄存器、計數(shù)器功能測試返回上一頁下一頁*技能目訓(xùn)練項目：寄存器、計數(shù)器功能測試下一頁返回上一頁一、移位寄存器功能測試實訓(xùn)步驟1．接線按圖接好電路。用兩片雙D觸發(fā)器74LS74，接成4位左移寄存器。根據(jù)集成IC的管腳圖給各觸發(fā)器標(biāo)上對應(yīng)的管腳號，進(jìn)行接線，DSL、清零端通過1kΩ電阻接邏輯電平開關(guān)（上述實物圖中清零端、置位端均懸空未接），開關(guān)一端接+5V電源，另一端接地。Q3～Q0各接一只發(fā)光二極管，發(fā)光二極管陰極通過100Ω電阻接地。CP接單次脈沖輸入。訓(xùn)練項目：寄存器、計數(shù)器功能測試下一頁返回上一頁一、移位寄存訓(xùn)練項目：寄存器、計數(shù)器功能測試下一頁返回上一頁（a）接線圖（b）實物圖訓(xùn)練項目：寄存器、計數(shù)器功能測試下一頁返回上一頁（a）接線圖訓(xùn)練項目：寄存器、計數(shù)器功能測試下一頁返回上一頁2．調(diào)試首先通過清零端給移位寄存器清零。按下表給DSL送數(shù)，同時用手動脈沖按鈕給CP端送入時鐘，每輸入一個數(shù)據(jù)和時鐘，觀察各Q端的狀態(tài)變化，填寫表格。四位左移寄存器功能測試表

訓(xùn)練項目：寄存器、計數(shù)器功能測試下一頁返回上一頁2．調(diào)試四位訓(xùn)練項目：寄存器、計數(shù)器功能測試下一頁返回上一頁3．測量按下表的要求改變的狀態(tài)（J、K、CP狀態(tài)任意），觀察Q端的狀態(tài)。

74LS73異步復(fù)位功能測試訓(xùn)練項目：寄存器、計數(shù)器功能測試下一頁返回上一頁3．測量74訓(xùn)練項目：寄存器、計數(shù)器功能測試返回上一頁下一頁*訓(xùn)練拓展1．該移位寄存器是在脈沖的上升沿還是下降沿進(jìn)行移位？

2．若要將一個數(shù)據(jù)由Q0移位到Q3，需要