2023年大學(xué)試題(計算機科學(xué))-計算機組成原理考試歷年高頻考點試題含答案

2023年大學(xué)試題(計算機科學(xué))-計算機組成原理考試歷年高頻考點試題含答案（圖片大小可自由調(diào)整）第1卷一.參考題庫(共100題)1.某CRT顯示器可顯示64種ASCII字符，每幀可顯示72字×24排；每個字符字形采用7×8點陣，即橫向7點，字間間隔1點，縱向8點，排間間隔6點；幀頻50Hz，采取逐行掃描方式。假設(shè)不考慮屏幕四邊的失真問題，且行回掃和幀回掃均占掃描時間的20%，問：顯存中存放的是哪種信息？2.以模型機組成為背景，試分析下面指令，寫出指令的操作流程。NEG@（R6）+3.機器字長32位，其存儲容量為16MB，若按雙字編址，它的尋址范圍是（）。 A、AB、BC、CD、D4.考慮下面的函數(shù)，假設(shè)調(diào)用copy_array(a+1,a,999)的CPE為2，調(diào)用copy_array(a,a+1,999)的CPE為5，問調(diào)用copy_array(a,a,999)的CPE是多少？（）A、7B、5C、3D、25.總線的分類有哪些？6.什么叫指令地址？什么叫形式地址？什么叫有效地址？7.ASCII碼是7位，如果設(shè)計主存單元字長為32位，指令字長為12位，是否合理？為什么？8.如何理解計算機的層次結(jié)構(gòu)？9.某機字長32位，主存容量為256M字節(jié)，按字編址。主存的尋址范圍為（）。 A、AB、BC、CD、D10.說明存取周期和存取時間的區(qū)別。11.將指令Cache和數(shù)據(jù)Cache分開又有什么好處？12.什么是總線？它有什么用途？試舉例說明。13.某磁盤存儲器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個記錄盤面，每毫米5道，每道記錄信息12288字節(jié)，最小磁道直徑為230mm，共有275道，求：平均等待時間為多少？14.已知某DRAM芯片的內(nèi)部結(jié)構(gòu)為128×128，存取周期為1us。試分析： （1）若采用集中式刷新方式，刷新時間間隔為1ms，則讀寫時間和刷新時間分為多少個周期？死區(qū)占多少時間？ （2）若采用分散式刷新方式，則相鄰兩行之間的刷新間隔是多少？15.寫出1100、1101、1110、1111對應(yīng)的漢明碼。16.什么是計算機系統(tǒng)、計算機硬件和計算機軟件？硬件和軟件哪個更重要？17.簡述處理機執(zhí)行程序的過程。18.設(shè)主存容量為1MB，采用直接映射方式的Cache容量為16KB，塊長為4，每字32位。試問主存地址為ABCDEH的存儲單元在Cache中的什么位置？19.假設(shè)int占4個字節(jié)，grid從存儲器地址0開始，高速緩存開始時是空的，唯一的存儲器訪問是對數(shù)組grid的元素的訪問，變量i、j、total_x和total_y存放在寄存器中。試確定下列代碼的高速緩存的讀總數(shù)和不命中率分別是多少？（）A、256，25%B、256，50%C、512，25%D、512，50%20.假設(shè)機器字長為16位，用定點補碼小數(shù)表示時，一個字所能表示的范圍是（）。 A、AB、BC、CD、D21.什么是微命令和微操作？什么是微指令？微程序和機器指令有何關(guān)系？微程序和程序之間有何關(guān)系？22.設(shè)有浮點數(shù)x=23×（+11/16），y＝24×（-13/16），階碼用4位（含一位符號位）補碼表示，尾數(shù)用5位（含一位符號位）補碼表示，求真值x/y=？要求 （1）寫出x，y的浮點數(shù)表示， （2）用補碼加減交替法完成尾數(shù)除法運算。23.設(shè)某機字長為32位，CPU有32個32位通用寄存器，有8種尋址方式包括直接尋址，間接尋址、立即尋址、變址尋址等，采用R—S型單字長指令格式。共有120條指令，試問：若采用間接尋址，則可尋址的最大存儲空間為多少？如果采用變址尋址呢？24.簡要說明CPU與I/O之間傳遞信息可采用哪幾種聯(lián)絡(luò)方式？它們分別用于什么場合？25.什么是中斷？外部設(shè)備如何才能產(chǎn)生中斷？26.已知：x=+113，y=-110，設(shè)機器字長為8位（最高位為符號位，且為1位符號位）， 求： ①[x]原，[x]反，[x]補； ②[y]原，[y]反，[y]補； ③采用補碼運算，求x+y的值是多少？（用二進(jìn)制表示）27.試推導(dǎo)磁盤存儲器讀寫一塊信息所需總時間的公式。28.CPU的地址總線16根（A15-A0，A0是低位），雙向數(shù)據(jù)總線16根（D15-D0），控制總線中與主存有關(guān)的信號有/MREQ（允許訪存，低電平有效），R/W（高電平讀命令，低電平寫命令）。主存地址空間分配如下：0～8191為系統(tǒng)程序區(qū)，由EPROM芯片組成，從8192起一共32k地址空間為用戶程序區(qū)，最后（最大地址）4k地址空間為系統(tǒng)程序工作區(qū)。上述地址為10進(jìn)制，按字編址?，F(xiàn)有如下芯片： 請從上述芯片中選擇芯片設(shè)計該計算機主存儲器，畫出主存邏輯框圖，注意畫選片邏輯（可選用門電路及譯碼器）。29.某機器的總線結(jié)構(gòu)如圖所示。設(shè)計“ADDR（R2），R1”的指令周期流程圖。該指令的含義是進(jìn)行求和操作，R1+（R2）—>R1，一個源操作數(shù)在R1中，另一個源操作數(shù)的地址在R2中，運算結(jié)果送到R1中。 30.已知X=+122，Y=-122，求X與Y的原碼，反碼和補碼。31.一個8K×8位的動態(tài)RAM芯片，其內(nèi)部結(jié)構(gòu)排列成256×256形式，存取周期為0.1μs。試問采用集中刷新、分散刷新和異步刷新三種方式的刷新間隔各為多少？32.N位定點整數(shù)（有符號）表示的最大值是（）。 A、AB、BC、CD、D33.有兩個浮點數(shù)x=2(+01)2*（-0.111）2Y=2(+01)2*(+0.101)2，設(shè)階碼2位，階符1位，數(shù)符1位，尾數(shù)3位，用補碼運算規(guī)則計算x-y的值。34.畫一個具有雙向傳輸功能的總線邏輯圖。35.某磁盤存儲器轉(zhuǎn)速為3000轉(zhuǎn)/分，共有4個記錄盤面，每毫米5道，每道記錄信息12288字節(jié)，最小磁道直徑為230mm，共有275道，求：磁盤數(shù)據(jù)傳輸率是多少？36.設(shè)主存容量為256K字，Cache容量為2K字，塊長為4。在全相聯(lián)映射方式下，設(shè)計主存地址格式。37.寫出設(shè)計組合邏輯控制器的基本步驟。38.試述組合邏輯控制器與微程序控制器的組成差別？39.在IEEE浮點標(biāo)準(zhǔn)中，單精度浮點數(shù)值 表示的是特殊值（）。A、?∞B、∞C、0D、NaN40.設(shè)主存容量為256K字，Cache容量為2K字，塊長為4。在四路組相聯(lián)映射方式下，設(shè)計主存地址格式。41.簡述指令系統(tǒng)的分類。42.PCI總線中三種橋的名稱是什么？橋的功能是什么？43.在中斷系統(tǒng)中INTR、INT、EINT三個觸發(fā)器各有何作用？44.請判斷下面的敘述中，哪些是正確的？ （1）半導(dǎo)體ROM是一種非易失性存儲器。 （2）半導(dǎo)體存儲器是非永久性存儲器，斷電時不能保存信息。 （3）同SRAM相比，由于DRAM需要刷新，所以功耗大。 （4）由于DRAM靠電容存儲電荷，所以需要定期刷新。 （5）雙極型RAM不僅存取速度快，而且集成度高。 （6）目前常用的EPROM是用浮動?xùn)叛┍雷⑷胄蚆OS管構(gòu)成，稱為FAMOS型EPROM，該類型的EPROM出廠時存儲的全是“1”。45.試從五個方面說明程序中斷方式和DMA方式有何區(qū)別？46.簡述數(shù)值數(shù)據(jù)的三要素？47.將二進(jìn)制數(shù)-0.0101101用規(guī)格化浮點數(shù)格式表示。格式要求：階碼4位，含1位符號位；尾數(shù)8位，含1位符號位。階碼和尾數(shù)均用補碼表示，階碼以2為底。48.假設(shè)下面的值存放在指定的存儲器地址和寄存器中,則指令imull$16，(%eax，%edx,4)將更新的寄存器或存儲器位置，以及得到的值分別為多少？（） A、0x100；0x100B、0x104；0XabC、0x10C；0x110D、0x108；0x1449.已知cache命中率H=0.98，主存存取時間是cache存取時間的4倍，已知主存存取周期為200ns，求cache/主存的效率和平均訪問時間。50.說明中斷向量地址和入口地址的區(qū)別和聯(lián)系。51.什么是總線的數(shù)據(jù)傳輸率，它與哪些因素有關(guān)？52.PCI總線的主要性能和特點？53.將十進(jìn)制數(shù)-10.625轉(zhuǎn)換為IEEE754單精度浮點數(shù)，最后結(jié)果用十六進(jìn)制表示。54.指令格式如下圖所示，機器字長為16位，其中OP為操作碼字段，Ms和Md分別為尋址方式，Rs和Rd為通用寄存器，Ms和Rs組成了源操作數(shù)，Md和Rd組成了目的操作數(shù)。 請分析： （1）指令格式是何種指令格式？ （2）請解釋說明，該指令可以指定多少種操作？ （3）若源操作數(shù)和目的操作數(shù)各有8種尋址方式，則該系統(tǒng)可以具有多少個通用寄存器？55.對于次數(shù)N，下面這段代碼執(zhí)行了多少次加法和多少次乘法？（）A、N，NB、2N，2NC、N，2ND、2N，N56.簡述DMA及其優(yōu)點。57.簡述計算機的硬件組成。58.馮?諾依曼計算機的特點是什么？59.簡述在計算機系統(tǒng)中，數(shù)據(jù)主要包括？數(shù)值數(shù)據(jù)的特點是？非數(shù)值數(shù)據(jù)的特點是？60.CPU響應(yīng)中斷應(yīng)具備哪些條件？畫出中斷處理過程流程圖。61.以模型機組成為背景，試分析下面指令，寫出指令的操作流程。DECX（R6）62.什么情況下需要總線仲裁？總線仲裁的目的是什么？有哪幾種常用的仲裁方式？各有什么特點？63.什么是I/O接口，與端口有何區(qū)別？為什么要設(shè)置I/O接口？I/O接口如何分類？64.什么是指令周期？指令周期是否有一個固定值？為什么？65.微指令編碼有哪幾種常用方式？在分段編碼方法中，分段的原則是什么？66.試從下面七個方面比較程序查詢、程序中斷和DMA三種方式的綜合性能。 （1）數(shù)據(jù)傳送依賴軟件還是硬件。 （2）傳送數(shù)據(jù)的基本*單位。 （3）并行性。 （4）主動性。 （5）傳輸速度。 （6）經(jīng)濟性。 （7）應(yīng)用對象。67.已知：x=+126，y=-120，設(shè)機器字長為8bit。 68.磁盤組有6片磁盤，最外兩側(cè)盤面可以記錄，存儲區(qū)域內(nèi)徑22cm，外徑33cm，道密度為40道/cm，內(nèi)層密度為400位/cm，轉(zhuǎn)速3600轉(zhuǎn)/分，問：共有多少柱面？69.試比較同步通信和異步通信。70.什么是“碼距”？數(shù)據(jù)校驗與碼距有什么關(guān)系？71.設(shè)數(shù)據(jù)總線上接有A、B、C、D四個寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計：設(shè)計一個電路，在同一時間實現(xiàn)D→A、D→B和D→C寄存器間的傳送。72.某機字長16位，CPU地址總線18位，數(shù)據(jù)總線16位，存儲器按字編址，CPU的控制信號線有：MREQ#（存儲器訪問請求，低電平有效），R/W#（讀寫控制，低電平為寫信號，高電平為讀信號）。試問：【＊＊，★，包捷5.2，編號3.3，3.5.2】若為該機配備2K×16位的Cache，每塊8字節(jié)，采用2路組相聯(lián)映象，試寫出對主存地址各個字段的劃分（標(biāo)出各個字段的位數(shù)）；若主存地址為462EH，則該地址可映象到Cache的哪一組？73.CPU執(zhí)行一段程序時，Cache完成存取的次數(shù)為1900次，主存完成存取的次數(shù)為100次，已知Cache存取周期為50ns，主存為250ns，求Cache/主存系統(tǒng)的效率和平均訪問時間。74.假設(shè)某設(shè)備向CPU傳送信息的最高頻率是40000次/秒，而相應(yīng)的中斷處理程序其執(zhí)行時間為40μs，試問該外設(shè)是否可用程序中斷方式與主機交換信息，為什么？75.控制器的基本功能是什么？它由哪些基本*部件組成？各部件作用是什么？76.某外設(shè)通過RS-232串行口與主機相連，采用異步通信方式。若傳輸速率1200波特，1位起始位、2未終止位、1位奇偶位、8位數(shù)據(jù)位。傳輸一個字節(jié)需要時間為多少？77.簡單了解硬連線控制器。78.某機有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0，L1，L2，L3，L4，現(xiàn)要求優(yōu)先順序改為L1，L3，L0，L4，L2，寫出各中斷源的屏蔽字。79.何謂微命令、微操作、微指令、微周期？80.什么叫系統(tǒng)的并行性？粗粒度并行和細(xì)粒度并行有何區(qū)別？81.某機器字長16位，采用單字長指令，每個地址碼6位。試采用操作碼擴展技術(shù)，設(shè)計14條二地址指令，80條一地址指令，60條零地址指令。請給出指令編碼示意圖。82.某機字長16位，CPU地址總線18位，數(shù)據(jù)總線16位，存儲器按字編址，CPU的控制信號線有：MREQ#（存儲器訪問請求，低電平有效），R/W#（讀寫控制，低電平為寫信號，高電平為讀信號）。試問：【＊＊，★，包捷5.2，編號3.3，3.5.2】已知該機已有8K×16位的ROM存儲器，地址處于主存的最高端；現(xiàn)在再用若干個16K×8位的SRAM芯片形成128K×16位的RAM存儲區(qū)域，起始地址為00000H，假設(shè)SRAM芯片有CS#（片選，低電平有效）和WE#（寫使能，低電平有效）信號控制端；試寫出RAM、ROM的地址范圍，并畫出SRAM、ROM與CPU的連接圖，請標(biāo)明SRAM芯片個數(shù)、譯碼器的輸入輸出線、地址線、數(shù)據(jù)線、控制線及其連接。83.利用1M×8位的SRAM芯片，設(shè)計一個1M×16位的存儲器，畫出地址總線、數(shù)據(jù)總線、控制總線（片選CS#、訪存允許E#、讀寫命令R/W#）的連接圖。數(shù)據(jù)總線、地址總線均用雙線表示，標(biāo)注其寬度。84.計算機的硬件是由哪些部件組成的？它們各有哪些功能？85.以模型機組成為背景，試分析下面指令，寫出指令的操作流程。ADD（R2）+，R386.鍵盤屬于什么設(shè)備？它有哪些類型？如何消除鍵開關(guān)的抖動？簡述非編碼鍵盤查詢鍵位置碼的過程。87.某半導(dǎo)體存儲器容量16K×8，可選SRAM芯片的容量為4K×4；地址總線A15～A0（低），雙向數(shù)據(jù)總線D7～D0（低），由R／W線控制讀／寫。請寫出地址分配、片選邏輯。88.請用代數(shù)化簡法將下列各邏輯表達(dá)式化成最簡式。 89.一個容量為16K×32位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用下列不同規(guī)格的存儲芯片時，各需要多少片？ 1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位90.考慮下面這個函數(shù)，對于標(biāo)記為Productcomputation的行，用括號創(chuàng)建該計算的一種組合為r=r*((x*y)*z).假設(shè)在一臺雙精度乘法延遲為5個時鐘周期的機器上運行這些函數(shù)。根據(jù)懲罰的數(shù)據(jù)相關(guān)，下列哪個是該組合CPE的下界？（）A、5B、3.33C、1.67D、191.設(shè)數(shù)據(jù)總線上接有A、B、C、D四個寄存器，要求選用合適的74系列芯片，完成下列邏輯設(shè)計： 設(shè)計一個電路，實現(xiàn)下列操作： T0時刻完成D→總線； T1時刻完成總線→A； T2時刻完成A→總線； T3時刻完成總線→B。92.什么是高速緩沖存儲器？它與主存是什么關(guān)系？其基本工作過程如何？93.什么是存儲容量？什么是單元地址？什么是數(shù)據(jù)字，什么是指令字？94.寄存器間接尋址與直接尋址的具體尋址過程如何進(jìn)行？95.一個組相連映射的CACHE由64塊組成，每組內(nèi)包含4塊。主存包含4096塊，每塊由128字組成，訪存地址為字地址。試問主存和高速存儲器的地址各為幾位？畫出主存地址格式。96.設(shè)主存容量為256K字，Cache容量為2K字，塊長為4。在直接映射方式下，設(shè)計主存地址格式。97.什么是中斷向量？中斷向量如何形成？向量中斷和非向量中斷有何差異？98.某機有五個中斷源，按中斷響應(yīng)的優(yōu)先順序由高到低為L0，L1，L2，L3，L4，現(xiàn)要求優(yōu)先順序改為L3，L1，L4，L0，L2，寫出各中斷源的屏蔽字。99.靜態(tài)MOS存儲器與動態(tài)MOS存儲器存儲信息的原理有何不同？為什么動態(tài)MOS存儲器需要刷新？一般有哪幾種刷新方式？100.磁盤組有6片磁盤，最外兩側(cè)盤面可以記錄，存儲區(qū)域內(nèi)徑22cm，外徑33cm，道密度為40道/cm，內(nèi)層密度為400位/cm，轉(zhuǎn)速3600轉(zhuǎn)/分，問：盤組總存儲容量是多少？第1卷參考答案一.參考題庫1.正確答案: 顯存中存放的是ASCII碼信息。2.正確答案: 3.正確答案:C4.正確答案:D5.正確答案: 總線按功能和規(guī)范可分為三大類型： （1）片總線（Chip?Bus，?C-Bus）又稱元件級總線，是把各種不同的芯片連接在一起構(gòu)成特定功能模塊（如CPU模塊）的信息傳輸通路。 （2）內(nèi)總線（Internal?Bus，?I-Bus）又稱系統(tǒng)總線或板級總線，是微機系統(tǒng)中各插件（模塊）之間的信息傳輸通路。例如CPU模塊和存儲器模塊或I/O接口模塊之間的傳輸通路。 （3）?外總線（External?Bus，?E-Bus）又稱通信總線，是微機系統(tǒng)之間或微機系統(tǒng)與其他系統(tǒng)（儀器、儀表、控制裝臵等）之間信息傳輸?shù)耐罚鏓IA?RS-232C、IEEE-488等。6.正確答案: 指令地址：指令所在內(nèi)存單元的地址。 形式地址：指令中地址字段給出的操作數(shù)地址信息。 在不同的尋址方式中，指令中地址字段給出的操作數(shù)地址信息，不一定就是操作數(shù)所在的實際內(nèi)存地址，因此將指令中給出的地址稱為形式地址。 有效地址：也稱為實際地址，是CPU實際訪問的主存單元的地址。形式地址需要經(jīng)過一定的運算才能得到操作數(shù)的有效地址。7.正確答案: 不合理。 指令最好半字長或單字長，設(shè)16位比較合適。一個字符的ASCII是7位，如果設(shè)計主存單元字長為32位，則一個單元可以放四個字符，這也是可以的，只是在存取單個字符時，要多花些時間而已，不過，一條指令至少占一個單元，但只占一個單元的12位，而另22位就浪費了，這樣看來就不合理，因為通常單字長指令很多，浪費也就很大了。8.正確答案: 計算機硬件、系統(tǒng)軟件和應(yīng)用軟件構(gòu)成了計算機系統(tǒng)的三個層次結(jié)構(gòu)。 （1）硬件系統(tǒng)是最內(nèi)層的，它是整個計算機系統(tǒng)的基礎(chǔ)和核心。 （2）系統(tǒng)軟件在硬件之外，為用戶提供一個基本操作界面。 （3）應(yīng)用軟件在最外層，為用戶提供解決具體問題的應(yīng)用系統(tǒng)界面。 通常將硬件系統(tǒng)之外的其余層稱為虛擬機。各層次之間關(guān)系密切，上層是下層的擴展，下層是上層的基礎(chǔ)，各層次的劃分不是絕對的。9.正確答案:A10.正確答案: 存取周期和存取時間的主要區(qū)別是：存取時間僅為完成一次操作的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復(fù)時間。即： 存取周期=存取時間+恢復(fù)時間11.正確答案: 將指令Cache和數(shù)據(jù)Cache分開有如下好處： （1）可支持超前控制和流水線控制，有利于這類控制方式下指令預(yù)取操作的完成。 （2）指令Cache可用ROM實現(xiàn)，以提高指令存取的可靠性。 （3）數(shù)據(jù)Cache對不同數(shù)據(jù)類型的支持更為靈活，既可支持整數(shù)（例32位），也可支持浮點數(shù)據(jù)（如64位）。12.正確答案: 總線是連接兩個或多個功能部件的一組共享的信息傳輸線。 用途：實現(xiàn)部件之間的信息傳輸。如ISA、PCI、AGP等總線。13.正確答案: 平均等待時間=1/2*60/3000=0.01s=10ms14.正確答案:15.正確答案: 有效信息均為n=4位，假設(shè)有效信息用b4b3b2b1表示 校驗位位數(shù)k=3位，（2k>=n+k+1） 設(shè)校驗位分別為c1、c2、c3，則漢明碼共4+3=7位，即：c1c2b4c3b3b2b1 校驗位在漢明碼中分別處于第1、2、4位 c1=b4⊕b3⊕b1 c2=b4⊕b2⊕b1 c3=b3⊕b2⊕b1 當(dāng)有效信息為1100時，c3c2c1=110，漢明碼為0111100。 當(dāng)有效信息為1101時，c3c2c1=001，漢明碼為1010101。 當(dāng)有效信息為1110時，c3c2c1=000，漢明碼為0010110。 當(dāng)有效信息為1111時，c3c2c1=111，漢明碼為1111111。16.正確答案: 計算機系統(tǒng)——計算機硬件、軟件和數(shù)據(jù)通信設(shè)備的物理或邏輯的綜合體。 計算機硬件——計算機的物理實體。 計算機軟件——計算機運行所需的程序及相關(guān)資料。 硬件和軟件在計算機系統(tǒng)中相互依存，缺一不可，因此同樣重要。17.正確答案: 處理機執(zhí)行程序過程涉及輸入-輸出操作、主存-輔存的信息交換，這些都要經(jīng)過輸入、輸出接口部件。處理機與外界的這種信息交換有三種方式。 ①中斷方式：即程序I／O。每傳送一個位組（如一個字或字節(jié)）產(chǎn)生一次中斷，由CPU執(zhí)行相應(yīng)的中斷程序完成。這種方式主要用于慢速輸入-輸出設(shè)備。 ②直接存儲器存?。―MA）方式：在硬件線路控制下直接在快速輸入-輸出設(shè)備和主存之間完成一條輸入－輸出指令規(guī)定的信息量交換。 ③通道控制方式：各通道各有自己的通道程序，實現(xiàn)輸入-輸出指令規(guī)定的主存和輸入-輸出設(shè)備之間的信息交換。18.正確答案: 主存和Cache按字節(jié)編址， C.ache容量16KB=214B，地址共格式為14位，分為16KB/（4*32/8B）=210塊，每塊4*32/8=16B=24B，Cache地址格式為： 主存容量1MB=220B，地址共格式為20位，分為1MB/（4*32/8B）=216塊，每塊24B，采用直接映射方式，主存字塊標(biāo)記為20-14=6位，主存地址格式為： 主存地址為ABCDEH=10101011110011011110B，主存字塊標(biāo)記為101010，Cache字塊地址為1111001101，字塊內(nèi)地址為1110，故該主存單元應(yīng)映射到Cache的101010塊的第1110字節(jié)，即第42塊第14字節(jié)位置?；蛘咴贑ache的第11110011011110=3CDEH字節(jié)位置。19.正確答案:C20.正確答案:D21.正確答案: 微命令是控制計算機各部件完成某個基本微操作的命令。微操作是指計算機中最基本的、不可再分解的操作。微命令和微操作是一一對應(yīng)的，微命令是微操作的控制信號，微操作是微命令的操作過程。 微指令是若干個微命令的集合。 微程序是機器指令的實時解釋器，每一條機器指令都對應(yīng)一個微程序。 微程序和程序是兩個不同的概念。微程序是由微指令組成的，用于描述機器指令，實際上是機器指令的實時解釋器，微程序是由計算機的設(shè)計者事先編制好并存放在控制存儲器中的，一般不提供給用戶；程序是由機器指令組成的，由程序員事先編制好并存放在主存儲器中22.正確答案:（1）11/16=0.1011，故x的浮點數(shù)表示為001101011 -13/16=1.1101，故y的浮點數(shù)表示為010010011 （2）現(xiàn)依然用x和y表示其尾數(shù)，則x=0.1011，y=-0.1101，用補碼加減交替法進(jìn)行x/y的尾數(shù)運算如下： 1.微操作命令和微操作 答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實現(xiàn)的最基本操作。 2.快速緩沖存儲器 答：快速緩沖存儲器是為了提高訪存速度，在CPU和主存之間增設(shè)的高速存儲器，它對用戶是透明的。只要將CPU最近期需用的信息從主存調(diào)入緩存，這樣CPU每次只須訪問快速緩存就可達(dá)到訪問主存的目的，從而提高了訪存速度。 23.正確答案: 間接尋址可尋址的最大存儲空間為：232。變址尋址可尋址的最大存儲空間為：232。24.正確答案: CPU與I/O之間傳遞信息常采用三種聯(lián)絡(luò)方式：直接控制（立即響應(yīng)）、同步、異步。適用場合分別為： 直接控制適用于結(jié)構(gòu)極簡單、速度極慢的I/O設(shè)備，CPU直接控制外設(shè)處于某種狀態(tài)而無須聯(lián)絡(luò)信號。 同步方式采用統(tǒng)一的時標(biāo)進(jìn)行聯(lián)絡(luò)，適用于CPU與I/O速度差不大，近距離傳送的場合。 異步方式采用應(yīng)答機制進(jìn)行聯(lián)絡(luò)，適用于CPU與I/O速度差較大、遠(yuǎn)距離傳送的場合。25.正確答案: 中斷是指：計算機執(zhí)行現(xiàn)行程序的過程中，出現(xiàn)某些急需處理的異常情況和特殊請求，CPU暫時中止現(xiàn)行程序，而轉(zhuǎn)去對隨機發(fā)生的更緊迫的事件進(jìn)行處理，在處理完畢后，CPU將自動返回原來的程序繼續(xù)執(zhí)行。 外部設(shè)備（中斷源）準(zhǔn)備就緒后會主動向CPU發(fā)出中斷請求。通常由外設(shè)的完成信號將相應(yīng)的中斷請求觸發(fā)器置成“1”狀態(tài)，表示該中斷源向CPU提出中斷請求。26.正確答案:27.正確答案: 磁盤存儲器讀寫一塊信息所需總時間為 平均尋道時間+平均旋轉(zhuǎn)等時間+一塊數(shù)據(jù)的寫入過程時間28.正確答案:29.正確答案:30.正確答案: X.原碼=01111010，X反碼=01111010，X補碼=01111010。 Y.原碼=11111010，Y反碼=10000101，Y補碼=10000110。31.正確答案: 采用分散刷新方式刷新間隔為：2ms，其中刷新死時間為：256×0.1μs=25.6μs 采用分散刷新方式刷新間隔為：256×（0.1μs+×0.1μs）=51.2μs 采用異步刷新方式刷新間隔為：2ms32.正確答案:B33.正確答案:34.正確答案: 在總線的兩端分別配置三態(tài)門，就可以使總線具有雙向傳輸功能。 35.正確答案: 磁盤數(shù)據(jù)傳輸率=12288B×3000轉(zhuǎn)/分=12288B×50轉(zhuǎn)/秒=614400B/s36.正確答案: 在全相聯(lián)映射方式下，主存字塊標(biāo)記為18-2=16位，其地址格式如下： 37.正確答案: 組合邏輯控制器的設(shè)計方法是用大量的邏輯門電路，按一定的邏輯規(guī)則組合成一套邏輯網(wǎng)絡(luò)來產(chǎn)生各機器指令的操作控制信號。其設(shè)計過程一般經(jīng)歷下列步驟： （1）根據(jù)給定的數(shù)據(jù)通路和指令功能排列出各條指令的操作控制步驟序列。 （2）確定機器的狀態(tài)周期，節(jié)拍和工作脈沖。根據(jù)指令的功能和器件的速度，確定指令執(zhí)行過程中狀態(tài)周期及周期的基本時間。 （3）列出每個控制信號的邏輯表達(dá)式。確定了每條指令在每一個狀態(tài)周期中每一個節(jié)拍內(nèi)所完成的操作時，也就得到了相應(yīng)的操作控制信號的表達(dá)式。 所有的操作控制信號的邏輯表達(dá)式組成了一個復(fù)雜的邏輯網(wǎng)絡(luò)。38.正確答案: 組合邏輯控制器采用組合邏輯技術(shù)實現(xiàn)，其微操作信號發(fā)生器是由門電路組成的復(fù)雜樹形網(wǎng)絡(luò)構(gòu)成的。 微程序控制器采用存儲邏輯實現(xiàn)，將微操作控制信號以編碼字（即微指令）的形式存放在控制存儲器中。執(zhí)行指令時，通過依次讀取一條條微指令，產(chǎn)生一組組操作控制信號，控制有關(guān)功能部件完成一組組微操作。 微程序控制器的設(shè)計思想和組合邏輯設(shè)計思想截然不同。它具有設(shè)計規(guī)整，調(diào)試、維修以及更改、擴充指令方便的優(yōu)點，易于實現(xiàn)自動化設(shè)計。但是，由于它增加了一級控制存儲器，所以指令的執(zhí)行速度比組合邏輯控制器慢。39.正確答案:B40.正確答案: 根據(jù)四路組相聯(lián)的條件，一組內(nèi)共有4塊，得Cache共分為512/4=128=27組， 主存字塊標(biāo)記為18-7-2=9位，主存地址格式設(shè)計如下： 41.正確答案: 1、數(shù)據(jù)傳送指令。 2、算術(shù)運算指令。 3、邏輯運算指令。 4、程序控制指令。 5、輸入輸出指令。 6、字符串處理指令。 7、特權(quán)指令。 8、其他指令。42.正確答案: PCI總線上有HOST橋、PCI/LAGACY總線橋、PCI/PCI橋。 橋在PCI總線體系結(jié)構(gòu)中起著重要作用，它連接兩條總線，使彼此間相互通信。橋是一個總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個總線主設(shè)備都能看到同樣的一份地址表。橋可以實現(xiàn)總線間的猝發(fā)式傳送，可使所有的存取都按CPU的需要出現(xiàn)在總線上。由上可見，以橋連接實現(xiàn)的PCI總線結(jié)構(gòu)具有很好的擴充性和兼容性，允許多條總線并行工作。43.正確答案: INTR——中斷請求觸發(fā)器，用來登記中斷源發(fā)出的隨機性中斷請求信號，以便為CPU查詢中斷及中斷排隊判優(yōu)線路提供穩(wěn)定的中斷請求信號。 EINT——中斷允許觸發(fā)器，CPU中的中斷總開關(guān)。當(dāng)EINT=1時，表示允許中斷（開中斷），當(dāng)EINT=0時，表示禁止中斷（關(guān)中斷）。其狀態(tài)可由開、關(guān)中斷等指令設(shè)置。 INT——中斷標(biāo)記觸發(fā)器，控制器時序系統(tǒng)中周期狀態(tài)分配電路的一部分，表示中斷周期標(biāo)記。當(dāng)INT=1時，進(jìn)入中斷周期，執(zhí)行中斷隱指令的操作。44.正確答案: （1），（4），（6）是正確的。 （2），（3），（5）是錯誤的。45.正確答案:46.正確答案: 計數(shù)進(jìn)位制；小數(shù)點位置；符號。47.正確答案: 首先規(guī)格化：-0.0101101=-0.101101*2-1=-0.1011010*2-1 尾數(shù)的補碼：[-0.1011010]補=1.0100110 階數(shù)的補碼：[-1]補=[-001]補=1111 48.正確答案:C49.正確答案:50.正確答案: 中斷向量地址和入口地址的區(qū)別： 向量地址是硬件電路（向量編碼器）產(chǎn)生的中斷源的內(nèi)存地址編號，中斷入口地址是中斷服務(wù)程序首址。 中斷向量地址和入口地址的聯(lián)系： 中斷向量地址可理解為中斷服務(wù)程序入口地址指示器（入口地址的地址），通過它訪存可獲得中斷服務(wù)程序入口地址。51.正確答案: 總線數(shù)據(jù)傳輸率即總線帶寬，指單位時間內(nèi)總線上傳輸數(shù)據(jù)的位數(shù)，通常用每秒傳輸信息的字節(jié)數(shù)來衡量。 它與總線寬度和總線頻率有關(guān)，總線寬度越寬，頻率越快，數(shù)據(jù)傳輸率越高。52.正確答案: P.CI總線的主要性能： （1）支持10臺外設(shè)； （2）總線時鐘頻率33.3MHz/66MHz； （3）?最大數(shù)據(jù)傳輸速率133MB/s； （4）?時鐘同步方式； （5）與CPU?及時鐘頻率無關(guān)； （6）總線寬度32位（5V）/64?位（3.3V）； （7）?能自動識別外設(shè)。 P.CI總線的特點： （1）數(shù)據(jù)總線32位，可擴充到64位； （2）可進(jìn)行突發(fā)（burst）式傳輸； （3）總線操作與處理器-存儲器子系統(tǒng)操作并行； （4）總線時鐘頻率33MHZ或66MHZ，最高傳輸率可達(dá)528MB/S； （5）中央集中式總線仲裁； （6）全自動配臵、資源分配、PCI卡內(nèi)有設(shè)備信息寄存器組為系統(tǒng)提供卡的信息，可實現(xiàn)即插即用（PNP）； （7）PCI總線規(guī)范獨立于微處理器，通用性好； （8）PCI設(shè)備可以完全作為主控設(shè)備控制總線； （9）PCI總線引線：高密度接插件，分基本插座（32位）及擴充插座（64位）。53.正確答案:54.正確答案:55.正確答案:A56.正確答案: 直接內(nèi)存訪問（DMA），是一種完全由硬件執(zhí)行I/O交換的工作方式。在這種方式中，DMA控制器從CPU完全接管對總線的控制，數(shù)據(jù)交換不經(jīng)過CPU，而直接在內(nèi)存和I/O設(shè)備之間進(jìn)行。 DMA方式的主要優(yōu)點是速度快，能滿足高速I/O設(shè)備的要求，也有利于CPU效率的發(fā)揮。57.正確答案: 運算器：用來完成各種運算，是計算機的主體。 控制器：全機的指揮中心。 存儲器：是用來存儲信息的部件。 輸入設(shè)備：是用來完成輸入功能的部件。?輸出設(shè)備：是用來完成輸出功能的部件。58.正確答案: 馮氏計算機的特點是： 由運算器、控制器、存儲器、輸入設(shè)備、輸出設(shè)備五大部件組成； 指令和數(shù)據(jù)以同一形式（二進(jìn)制形式）存于存儲器中； 指令由操作碼、地址碼兩大部分組成； 指令在存儲器中順序存放，通常自動順序取出執(zhí)行； 以運算器為中心（原始馮氏機）。59.正確答案: 數(shù)據(jù)主要包括數(shù)值數(shù)據(jù)和非數(shù)值數(shù)據(jù)。 數(shù)值數(shù)據(jù)的特點是有數(shù)的大小，可以在數(shù)軸找到依對應(yīng)點。 非數(shù)值數(shù)據(jù)的特點是無數(shù)量的大小，它僅僅是表示某個物理量的編碼。60.正確答案:條件： （1）在CPU中的中斷屏蔽觸發(fā)器IM必須是開放的。 （2）外設(shè)有中斷請求時，中斷請求觸發(fā)器IR必須處于“1”狀態(tài)，保持中斷請求信號。 （3）外設(shè)接口中中斷允許觸發(fā)器EI必須為“1”，這樣才能把外設(shè)中斷請求送至CPU。 （4）當(dāng)上述三個條件具備時，CPU在現(xiàn)行指令結(jié)束的最后一個機器周期響應(yīng)中斷。 61.正確答案: 62.正確答案: 當(dāng)多個設(shè)備同時要求使用總線時需要總線仲裁； 總線仲裁的目的決定哪個主控設(shè)備優(yōu)先使用總線。 有集中控制方式和分布控制方式。 集中控制方式是在系統(tǒng)中設(shè)置一個獨立的硬件設(shè)備—總線控制器來分配總線時間。集中仲裁又可以分為菊花鏈查詢方式、計數(shù)器定時查詢方式和獨立總線請求訪問仲裁方式。分布控制方式?jīng)]有總線控制器，每個設(shè)備都包含訪問控制邏輯，這些模塊共同作用分享總線。63.正確答案: IO接口一般指CPU和I/O設(shè)備間的連接部件，而端口是指I/O接口內(nèi)CPU能夠訪問的寄存器，端口加上相應(yīng)的控制邏輯即構(gòu)成I/O接口。 IO接口分類方法很多，主要有： （1）按數(shù)據(jù)傳送方式分有并行接口和串行接口兩種； （2）按數(shù)據(jù)傳送的控制方式分有程序控制接口、程序中斷接口、DMA接口三種。64.正確答案: 指令周期是指取出并執(zhí)行完一條指令所需的時間。 由于計算機中各種指令執(zhí)行所需的時間差異很大，因此為了提高CPU運行效率，即使在同步控制的機器中，不同指令的指令周期長度都是不一致的，也就是說指令周期對于不同的指令來說不是一個固定值。65.正確答案: 微指令編碼的常用方式有：直接控制法、最短編碼法、字段直接編碼法、字段間接編碼法等。 分段編碼方法也稱字段直接編碼法，其分段的原則是： ①把互斥的微命令（即不允許同時出現(xiàn)的微命令）劃分在同一字段內(nèi)，相容的（即允許同時出現(xiàn)）微命令劃分在不同字段內(nèi)。 ②字段的劃分應(yīng)與數(shù)據(jù)通路結(jié)構(gòu)相適應(yīng)。 ③一般每個子字段應(yīng)留出一個狀態(tài)，表示本字段不發(fā)任何微命令。 ④每個子字段所定義的微命令數(shù)不宜大多，否則將使微命令譯碼復(fù)雜。66.正確答案: 比較如下： （1）程序查詢、程序中斷方式的數(shù)據(jù)傳送主要依賴軟件，DMA主要依賴硬件。（注意：這里指主要的趨勢） （2）程序查詢、程序中斷傳送數(shù)據(jù)的基本*單位為字或字節(jié)，DMA為數(shù)據(jù)塊。 （3）程序查詢方式傳送時，CPU與I/O設(shè)備串行工作；程序中斷方式時，CPU與I/O設(shè)備并行工作，現(xiàn)行程序與I/O傳送串行進(jìn)行；DMA方式時，CPU與I/O設(shè)備并行工作，現(xiàn)行程序與I/O傳送并行進(jìn)行。 （4）程序查詢方式時，CPU主動查詢I/O設(shè)備狀態(tài)；程序中斷及DMA方式時，CPU被動接受I/O中斷請求或DMA請求。 （5）程序中斷方式由于軟件額外開銷時間比較大，因此傳輸速度最慢；程序查詢方式軟件額外開銷時間基本沒有，因此傳輸速度比中斷快；DMA方式基本由硬件實現(xiàn)傳送，因此速度最快； 注意：程序中斷方式雖然CPU運行效率比程序查詢高，但傳輸速度卻比程序查詢慢。 （6）程序查詢接口硬件結(jié)構(gòu)最簡單，因此最經(jīng)濟；程序中斷接口硬件結(jié)構(gòu)稍微復(fù)雜一些，因此較經(jīng)濟；DMA控制器硬件結(jié)構(gòu)最復(fù)雜，因此成本最高； （7）程序中斷方式適用于中、低速設(shè)備的I/O交換；程序查詢方式適用于中、低速實時處理過程；DMA方式適用于高速設(shè)備的I/O交換；67.正確答案:68.正確答案: 有效存儲區(qū)域=（33-22）/2=5.5cm 柱面數(shù)=40道/cm×5.5=220道69.正確答案: 同步通信：指由統(tǒng)一時鐘控制的通信，控制方式簡單，靈活性差，當(dāng)系統(tǒng)中各部件工作速度差異較大時，總線工作效率明顯下降。適合于速度差別不大的場合。 異步通信：指沒有統(tǒng)一時鐘控制的通信，部件間采用應(yīng)答方式進(jìn)行聯(lián)系，控制方式較同步復(fù)雜，靈活性高，當(dāng)系統(tǒng)中各部件工作速度差異較大時，有利于提高總線工作效率。70.正確答案: 碼距是指在一組編碼中任何兩個編碼之間最小的距離。 數(shù)據(jù)校驗碼的校驗位越多，碼距越大，編碼的檢錯和糾錯能力越強。 記碼距為d，碼距與校驗碼的檢錯和糾錯能力的關(guān)系是： D.e＋1可檢驗e個錯。 D.2t＋1可糾正t個錯。 D.e＋t＋1且e＞t，可檢e個錯并能糾正t個錯。71.正確答案: 由T打開三態(tài)門將D寄存器中的內(nèi)容送至總線bus，由cp脈沖同時將總線上的數(shù)據(jù)打入到A、B、C寄存器中。T和cp的時間關(guān)系如圖所示。 72.正確答案: a.確定地址的位數(shù):18位 因為地址總線是18位 b.確定塊內(nèi)偏移：2位塊的大小：8字節(jié)。 因為存儲器地址是按“字”編址（即一個地址管理一個字），“字”是16位=2字節(jié)。所以，塊的大小為8B/2=4字=22字，塊內(nèi)偏移為2位。 c.確定組索引位數(shù)：8位 Cache的容量：8K*16bit=217bit=214B 塊的大?。葱械拇笮。?B=23B 則，行數(shù)=Cache的容量/塊的大小=214/23=29 因為“采用2路組相聯(lián)映象”，所以，組數(shù)=行數(shù)/2=29/2=28，組索引需要8位。 d.確定標(biāo)記位數(shù)：8位 標(biāo)記位數(shù)=18-組索引位數(shù)-塊內(nèi)偏移位數(shù)=18-8-2=8位 e.462EH映射到哪一組？ 主存地址462EH＝0100011000101110劃分為： 組索引號為：“10001011Ｂ”＝”139”組73.正確答案: Cache的命中率=1900/（1900+100）=0.95； 主存慢于Cache的倍率r=250/50=5； Cache/主存系統(tǒng)的效率e=1/（r+（1-r）h）=?1/（5+（1-5）*?0.95）=83.3%； 平均存取時間?t=50/e=60ns。74.正確答案: 該設(shè)備向CPU傳送信息的時間間隔=1/40000=0.025×10-3=25μs<40μs 則：該外設(shè)不能用程序中斷方式與主機交換信息，因為其中斷處理程序的執(zhí)行速度比該外設(shè)的交換速度慢。75.正確答案: 控制器的主要任務(wù)是：根據(jù)不同的指令、不同的狀態(tài)條件，在不同的時間，產(chǎn)生不同的控制信號，控制計算機的各部件自動、協(xié)調(diào)地進(jìn)行工作。 其基本功能包括： 1.控制指令的正確執(zhí)行。 2.控制程序和教據(jù)的輸入及結(jié)果的輸出。 3.異常情況和特殊請求的處理。 控制器的基本*部件包括： 1.指令部件：用于完成取指令和分析指令。 2.時序控制部件：用于產(chǎn)生一系列時序信號，為各個微操作定時，以保證各個微操作的執(zhí)行順序。 3.微操作控制信號形成部件：根據(jù)指令部件提供的操作控制電位、時序部件所提供的各種時序信號，以及有關(guān)的狀態(tài)條件，產(chǎn)生機器所需要的各種微操作控制信號。 4.中斷控制邏輯：用于實現(xiàn)對異常情況和特殊請求的處理。 5.程序狀態(tài)寄存器PSR：用于存放程序的工作狀態(tài)（如管態(tài)、目態(tài)等）和指令執(zhí)行的結(jié)果特征（如ALU運算的結(jié)果為零、結(jié)果為負(fù)、結(jié)果溢出等），表明系統(tǒng)的基本工作狀態(tài)。 6.控制臺：用于實現(xiàn)人與機器之間的通信聯(lián)系，如啟動或停止機器的運行、監(jiān)視程序運行過程、對程序進(jìn)行必要的修改或干預(yù)等。76.正確答案: 傳輸一個字節(jié)實際傳輸了12位。傳輸速率1200波特時每秒實際傳輸1200/12=100字節(jié)/S 傳輸一個字節(jié)需要時間=1/100=0.01S77.正確答案: 硬連線控制器，是由基本邏輯電路組成的，對指令中的操作碼進(jìn)行譯碼，?并產(chǎn)生相應(yīng)的時序控制信號的部件，又稱組合邏輯控制器。 硬連線控制器由指令部件、地址部件、時序部件、操作控制部件和中斷控制部件等組成（參見“中?央處理器”條目中的控制器部分）。其中操作控制部件用來產(chǎn)生各種操作控制命令，它根據(jù)指令要求和指令流程，按照一定順序發(fā)出各種控制命令。操作控制部件的輸人信號有：指令譯碼器的輸出信號、時序信號和運算結(jié)果標(biāo)志狀態(tài)信號等。設(shè)計時根據(jù)指令流程、操作時間表得到各種操作控制命令的邏輯表達(dá)式，可采用由基本邏輯電路（與門、或門、與非門等）組成的邏輯網(wǎng)絡(luò)來實現(xiàn)。也可采用可編程邏輯器件PLD來實現(xiàn)。PLD的“與”陣列及“或”陣列和操作控制命令的“與一或”邏輯表達(dá)式相對應(yīng)，為設(shè)計組合邏輯控制器提供了一種理想器件。80年代出現(xiàn)的通用陣列邏輯電路具有與可編程邏輯器件PLD類似的結(jié)構(gòu)，它不但可編程并且是可擦除的，為設(shè)計提供了更大的靈活性。?組合邏輯控制器的最大優(yōu)點是速度快。但因其?線路復(fù)雜而且不規(guī)整，不便于調(diào)試、維護、修改，也不便于仿真不同的機器的指令集。78.正確答案:79.正確答案: （1）微命令：微命令是構(gòu)成控制信號序列的最小單位。通常是指那些直接作用于部件或控制門電路的控制命令。 （2）微操作：由微命令控制實現(xiàn)的最基本的操作稱為微操作。 （3）微指令：以產(chǎn)生一組微命令，控制完成一組微操作的二進(jìn)制編碼字稱為微指令。微指令存放在控制存儲器中。一條微指令通?？刂茖崿F(xiàn)數(shù)據(jù)通路中的一步操作過程。 （4）微程序：一系列微指令的有序集合稱為微程序。若干條有序的微指令構(gòu)成的微程序，可以實現(xiàn)相應(yīng)的一條機器指令的功能。80.正確答案: 所謂并行性包含同時性和并發(fā)性。同時性是指兩個或兩個以上的事件在同一時刻發(fā)生，并發(fā)性是指兩個或多個事件在同一時間段發(fā)生。即在同一時刻或同一時間段內(nèi)完成兩個或兩個以上性質(zhì)相同或性質(zhì)不同的功能，只要在時間上存在相互重疊，就存在并行性。 并行性又分為粗粒度并行和細(xì)粒度并行兩類。粗粒度并行是指在多個處理機上分別運行多個進(jìn)程，由多臺處理機合作完成一個程序，一般用算法實現(xiàn)。細(xì)粒度并行是指在處理機的指令級和操作級的并行性。81.正確答案: 說明：答案不唯一。82.正確答案:A.ROM的地址范圍 地址為18位，按字（16位）尋址。 R.OM的大小是8K*16bit=213字，則地址數(shù)是213個（2000H）。 R.OM處于主存的最高端，地址范圍（按十六進(jìn)制計算）：X~3FFFF 3FFFF－X=地址數(shù)－1，X＝40000－地址數(shù)，40000－2000＝3E000 所以，地址范圍是3E000~3FFFF B.SRAM的地址范圍 S.RAM的大小是128K*16位＝217字，則地址數(shù)是217個（20000H） S.RAM處于主存的最低端，地址范圍（按十六進(jìn)制計算）：00000~Y Y.00000＝地址數(shù)－1，Y＝20000－1＝1FFFF。 所以，地址范圍是00000~1FFFF C.SRAM的片數(shù) 片數(shù)＝總?cè)萘?片大小//單位統(tǒng)一，采用“位” 片數(shù)＝（128K*16）/（16K*8）=（217*24）/（214*23）=221/217=24=16 d.使用3：8譯碼器實現(xiàn) 使用4：16譯碼器實現(xiàn)83.正確答案:84.正確答案: 計算機的硬件應(yīng)由運算器、存儲器、控制器、輸入設(shè)備和輸出設(shè)備五大基本*