數(shù)字邏輯設計lab6 vga顯示控制

版本更新記 I2C控制 VGA接口及電 VGA顯示原 創(chuàng)建Vivado工 使用XDC文件進行IO約 綜合、實現(xiàn)、產(chǎn)生配置文件、配置 VGAVivadoVGAVerilogHDLVGAVGACastwise-Z7VGAVGAPC顯VGA接口有效數(shù)據(jù)管腳為：3根數(shù)據(jù)線（R、G、B）和行場同步信號（HSync、VSync），RGB為模擬信號，同步信號為數(shù)字信號。VGA接口協(xié)議規(guī)定：R，GB分別0~0.714V，0V代表無色，0.714V代表滿色。開發(fā)板上RGB75ΩRGB線上的電壓在0~0.714VVGA_HSYNCVGA_VSYNCLVTTL或LVCMOS33I/O標準。R，G，B8VGA時序標準的制定、 是VESA負責，如需了解VGA時序，請參 VGA下圖所示CRT顯示原理，由電子槍出的，在偏轉(zhuǎn)線圈所產(chǎn)生的磁場的作下，按從左到右，從上到下的順序依次轟擊熒光屏。熒光屏上涂有熒光粉，在轟擊盡管基于CRT的VGA顯示已不是主流，但許多顯示設備使用的時序仍然是源CRTVGA按光柵掃描方式可分為逐行掃描和隔行掃描，在這里 從左到右的水平掃描后，需要水平回歸進行垂直掃描下一行，這個時間段內(nèi)，不宜提供RGB信號，以免干擾屏幕上的圖像。因此需要作消隱處理。垂直回歸同理，也需要根據(jù)VGA掃描規(guī)律，可以使用兩個計數(shù)器來描述軌跡，進而控制640*480@60Hz分辨率為例，水平（V）800個像素，水平方向的計數(shù)器需計800；垂直（H）525525。用戶通過RGB值即可。640*480@60Hz25MHz25MHz的脈水平（H）800個像素，垂直（V）525640480行。同步脈沖、前/后沿、邊沿區(qū)間不顯示，如下圖所示注意：這里行/場同步信號都是有效，對于同步信號是有效還是低電平有效VGA時序標準。VivadoVivadolab6的工程，向工程添加<lab6路徑>\reference\lab6\source下的文lab1實驗。XDCIOIOHDLLED燈由于Vivado工具不再使用ucf約束文件，采用了xdc來代替，因此語法關鍵字都發(fā)生了變化。但是Vivado提供了圖形界面（I/O 在左側(cè)的FlowNavigator中，點擊RTLysis下的OpenElaboratedDesign，打開的視圖是綜合之前的RTL視圖，在下個實驗中， I/Onning視圖。LVCMOS33，并且在今后的實驗中，如沒有特別提LVCMOS33。提示：電壓必須手動選擇一次，紅色的default字符，否則電壓約束不會自動XDCFPGAFPGAFPGA如果要使用復位鍵rst，將UmodSwitch子板J15處設置完畢后，點擊的保存按鈕或者使用Ctrl+S快捷鍵保存編輯的約束，將約束lab6.xdc文件中。FlowNavigator窗口中，ProgramandDebugGenerateBitstream一步到位