第十一講tms320c54x片內(nèi)外設(shè)及應(yīng)用實(shí)例

TMS320C54x片內(nèi)外設(shè)及應(yīng)用實(shí)例1

定時(shí)器2

時(shí)鐘發(fā)生器3

定時(shí)器/計(jì)數(shù)器編程舉例4

主機(jī)接口（HPI）5

多通道緩沖串口（McBSP）6

多通道緩沖串口應(yīng)用實(shí)例7

外部總線操作1

定時(shí)器1.1

定時(shí)器的結(jié)構(gòu)及特點(diǎn)C5402內(nèi)部有定時(shí)器0和定時(shí)器1兩個(gè)定時(shí)器，結(jié)構(gòu)一樣。每個(gè)定時(shí)器有3個(gè)控制寄存器，都是存儲(chǔ)器映像寄存器TIM定時(shí)器寄存器:是減1計(jì)數(shù)器，可加載周期寄存器PRD的值，并隨計(jì)數(shù)減少。PRD定時(shí)器周期寄存器:PRD中存放定時(shí)器的周期計(jì)數(shù)值，提供TIM重載用。TCR定時(shí)器控制寄存器:TCR包含定時(shí)器的控制和狀態(tài)位，控制定時(shí)器的工作過程。表1

定時(shí)器的三個(gè)寄存器Timer0地址Timer1地址寄存器說明0024H0030HTIM定時(shí)器寄存器，每計(jì)數(shù)一次自動(dòng)減10025H0031HPRD定時(shí)器周期寄存器，當(dāng)TIM減為0后，CPU自動(dòng)將PRD的值裝入TIM0026H0032HTCR定時(shí)器控制寄存器，包含定時(shí)器的控制和狀態(tài)位1.2

定時(shí)器的控制寄存器TCRPSC

(9～6位):定時(shí)器預(yù)定標(biāo)計(jì)數(shù)器。當(dāng)PSC中的數(shù)值減到0后，TIM減1

，TDDR中的數(shù)加載到PSC;TRB(5位):定時(shí)器重新加載控制位。復(fù)位片內(nèi)定時(shí)器。當(dāng)TRB置位時(shí)，TIM重新裝載PRD的值，PSC重新裝載TDDR中的值。TSS(4位):定時(shí)器停止位，TSS=0

定時(shí)器開始工作，TSS=1

定時(shí)器停止TDDR(3～0位):當(dāng)PSC減為0時(shí)，TDDR中的值被裝載到PSC中1.3

定時(shí)器的操作過程PSC由CPU提供時(shí)鐘，每個(gè)CPU時(shí)鐘信號(hào)將使PSC減1

。TDDR的內(nèi)容重新加載到PSC。TIM由預(yù)定標(biāo)器PSC提供時(shí)鐘，每個(gè)來自預(yù)定標(biāo)塊的輸出時(shí)鐘使

TIM減l。PRD中的內(nèi)容重新加載到TIM。定時(shí)器的中斷周期=TCLK·(TTDDR

+1)

·(TPRD

+1)主定時(shí)器模塊(由PRD和TIM組成)預(yù)定標(biāo)器模塊(由TCR的TDDR和PSC位組成)。復(fù)位時(shí)，TIM和PRD被設(shè)為最大值FFFFH，TCR的TTDR域被清零,定時(shí)器處于啟動(dòng)狀態(tài)。1.怎樣計(jì)算計(jì)數(shù)初值？2.怎樣對(duì)定時(shí)器初始化？3.怎樣配置定時(shí)器的中斷？初始化定時(shí)器：將TCR中的TSS位置1，停止定時(shí)器。加載PRD。重新加載TCR以初始化TDDR。重新啟動(dòng)定時(shí)器。TSS位為0，TRB位為l,

以重載定時(shí)器周期值，使能定時(shí)器。使能定時(shí)器中斷(假定INTM=1)：將IFR中的TINT位置1，清除尚未處理完(掛起)的定時(shí)器中斷。將IMR中的TINT位置l，使能定時(shí)器中斷?？梢詫T1中的INTM位清0，使能全局中斷。2

時(shí)鐘發(fā)生器2.1

硬件配置PLL2.2

軟件可編程PLL返回首頁(yè)2.1

硬件配置PLL用于C541、C542、C543、C545和C546芯片。所謂硬件配置PLL，就是通過C54x的3個(gè)引腳

CLKMD1、CLKMD2和CLKMD3的狀態(tài)，選定 時(shí)鐘方式由表2可見，不用PLL時(shí)，CPU的時(shí)鐘頻率等 于晶體振蕩器頻率或外部時(shí)鐘頻率的一半；若 用PLL，CPU的時(shí)鐘頻率等于晶體振蕩器頻率 或外部時(shí)鐘頻率乘以系數(shù)N（PLL

N），使用

PLL可以使用比CPU時(shí)鐘低的外部時(shí)鐘信號(hào)， 以減少高速開關(guān)時(shí)鐘所造成的高頻噪聲。表2

時(shí)鐘方式的配置返回本節(jié)2.2

軟件可編程PLL軟件可編程PLL具有高度的靈活性，其時(shí)鐘定 標(biāo)器提供各種時(shí)鐘乘法器系數(shù)，并能直接接通 和關(guān)斷PLL。PLL的鎖定定時(shí)器可以用于延遲 轉(zhuǎn)換PLL的時(shí)鐘方式，直到鎖定為止。通過軟 件編程，可以選用以下兩種時(shí)鐘方式。PLL方式，其比例系數(shù)共31種。靠鎖相環(huán)電路完成。分頻（DIV）方式，其比例系數(shù)為1/2和1/4，在此方式下，片內(nèi)PLL電路不工作以降低功耗。表4

復(fù)位時(shí)的時(shí)鐘方式（C5402）CLKMD1CLKMD2CLKMD3CLKMD寄存器時(shí)鐘方式000E007H乘15，內(nèi)部振蕩器工作，PLL工作0019007H乘10，內(nèi)部振蕩器工作，PLL工作0104007H乘5，內(nèi)部振蕩器工作，PLL工作1001007H乘2，內(nèi)部振蕩器工作，PLL工作110F007H乘1，內(nèi)部振蕩器工作，PLL工作1110000H乘1/2，內(nèi)部振蕩器工作，PLL不工作101F000H乘1/4，內(nèi)部振蕩器工作，PLL不工作011…保留表5

時(shí)鐘方式寄存器CLKMD各位域功能15～

1211 10

～

3

2

10PLLMULPLLDIVPLLCOUNTPLLON/OFFPLLNDIVPLLSTATUS乘數(shù)除數(shù)

計(jì)數(shù)器通/斷位時(shí)鐘發(fā)生

工作狀器選擇位

態(tài)位表8-6

比例系數(shù)與CLKMD的關(guān)系PLLNDIVPLLDⅣPLLMUL比例系數(shù)0X0～140.50X150.25100～14PLLMUL+110151110或偶數(shù)(PLLMUL+1)÷211奇數(shù)PLLMUL÷4PLLCOUNT針對(duì)PLL模式下，在頻率鎖定的過程中PLL不能給DSP提供穩(wěn)定時(shí)鐘。使用PLLCOUNT將PLL延遲一段時(shí)間后再輸出時(shí)鐘。

PLLCOUNT計(jì)算公式：鎖定時(shí)間PLLCOUNT

>16

×

TCLKINPLLCOUNT最大鎖定時(shí)間為255×16個(gè)輸入時(shí)鐘周期由DIV(分頻)模式切換到PLL模式時(shí)，啟動(dòng)PLLCOUNT。在鎖定過程中時(shí)鐘發(fā)生器仍然工作在DIV模式。從PLL模式切換到DIV模式時(shí)，不需要PLLCOUNT延時(shí)。圖8-3

PLL鎖定時(shí)間和CLKOUT頻率的關(guān)系返回本節(jié)PLL的配置切換PLL的硬件配置決定了復(fù)位后的時(shí)鐘配置。復(fù)位后還可以通過軟件修改配置，向CLKMD重新賦值?？梢栽谙到y(tǒng)運(yùn)行的任何時(shí)刻進(jìn)行修改。實(shí)現(xiàn)倍頻切換的步驟：復(fù)位PLLNDIV,選擇DIV方式;檢測(cè)PLL狀態(tài),直到PLLSTATUS位為0;根據(jù)所要確定的倍頻,確定系數(shù);由所需要的牽引時(shí)間,設(shè)置PLLCOUNT的當(dāng)前值;設(shè)定CLKMD寄存器;檢測(cè)PLL狀態(tài),直到PLLSTATUS位為1;這是由于PLL工作在倍頻模式時(shí)具有鎖定功能,PLLMUL,PLLDIV,PLLCOUNT,PLLON/OFF不能修改。倍頻1分頻倍頻2倍頻之間的切換過程1/2分頻倍頻?分頻分頻之間的切換過程3

定時(shí)器/計(jì)數(shù)器編程舉例【例】設(shè)時(shí)鐘頻率為20MHz，在

TMS320C5402的XF端輸出一個(gè)周期為1s的方 波，方波的周期由片上定時(shí)器確定，采用中斷 方法實(shí)現(xiàn)。1．定時(shí)器0的初始化設(shè)置定時(shí)控制寄存器TCR（地址0026H）。設(shè)置定時(shí)寄存器TIM（地址0024H）。設(shè)置定時(shí)周期寄存器PRD（地址0025H）。返回首頁(yè)定時(shí)器對(duì)C5402的主時(shí)鐘CLKOUT進(jìn)行分頻CLKOUT與外部晶體振蕩器頻率（在本系統(tǒng)中外部晶體振蕩器的頻率為20MHz）之間的關(guān)系由C5402的三個(gè)引腳CLKMD1、CLKMD2和CLKMD3的電平值決定，為使主時(shí)鐘頻率為100MHz，應(yīng)使CLKMD1=0、CLKMD2=1、CLKMD3=0，即PLL

5。3．中斷初始化中斷屏蔽寄存器IMR中的定時(shí)屏蔽位TINT0置1，開放定時(shí)器0中斷。狀態(tài)控制寄存器ST1中的中斷標(biāo)志位INTM位清零，開放全部中斷。4

主機(jī)接口HPI-8HPI-8的特點(diǎn)是一個(gè)8位并行口用于主機(jī)(其他控制器)與C54x

DSP的通信，實(shí)現(xiàn)主機(jī)訪問DSP的內(nèi)部雙口

RAM(HPI存儲(chǔ)器)。HPI具有兩種工作模式： 共用訪問模式(SAM)：主機(jī)和C54xDSP都能訪問HPI存儲(chǔ)器。主機(jī)具有訪問優(yōu)先權(quán)，C54x

DSP等待一個(gè)周期。僅僅主機(jī)訪問模式(HOM)HPI支持主機(jī)與C54x

DSP之間高速傳輸數(shù)據(jù)。（1）共用尋址方式（SAM）（2）僅主機(jī)尋址方式（HOM）HPI存儲(chǔ)器主機(jī)CPUHPI存儲(chǔ)器主機(jī)CPUCPU存儲(chǔ)空間訪問主機(jī)數(shù)據(jù)

寄存器HPID主機(jī)地址

寄存器HPIA外部主機(jī)外部控制信號(hào)工作過程4.2

主機(jī)接口HPI8的結(jié)構(gòu)主機(jī)通過訪問HPI的3個(gè)寄存器實(shí)現(xiàn)對(duì)DSP內(nèi)部RAM的訪問。HPIA:

地址寄存器。主機(jī)可以直接訪問該寄存器.HPIC(002Ch):

控制寄存器，可以由主機(jī)或C54x

DSP直接訪問，包含了HPI操作的控制和狀態(tài)位.HPID:

數(shù)據(jù)寄存器，只能由主機(jī)直接訪向。包含從HPI存儲(chǔ)器讀出的數(shù)據(jù)，或者要寫到HPI存儲(chǔ)器的數(shù)據(jù)HPI控制邏輯:用于處理HPI與主機(jī)之間的接口信號(hào)HPI存儲(chǔ)器（DARAM）:用于C54x

DSP與主機(jī)之間傳送數(shù)據(jù)4.3

HPI-8控制寄存器HPI控制寄存器（HPIC）狀態(tài)位控制著HPI操作：（1）BOB：字節(jié)次序位。（2）SMOD：標(biāo)準(zhǔn)HPI-8尋址方式位。（3）DSPINT：主機(jī)向C54x發(fā)出中斷位。（4）HINT：C54x向主機(jī)發(fā)出中斷位。（5）XHPIA：增強(qiáng)HPI-8擴(kuò)展尋址使能位。（6）HPIENA：增強(qiáng)HPI-8使能狀態(tài)位。主機(jī)從HPIC寄存器讀出數(shù)據(jù)主機(jī)寫入HPIC寄存器的數(shù)據(jù)C54x從HPIC寄存器讀出的數(shù)據(jù)C54x寫入HPIC寄存器的數(shù)據(jù)圖8-37

標(biāo)準(zhǔn)HPI-8的HPIC寄存器位結(jié)構(gòu)圖4.4HPI與主機(jī)的連接表8-29

HPI-8接口信號(hào)名稱及其功能表8-30

通用I/O控制寄存器(GPIOCR)各位的功能4.5

HPI的8條數(shù)據(jù)線作通用的I/O引腳5

多通道緩沖串口（McBSP）5.1

McBSP原理框圖及信號(hào)接口5.2

McBSP控制寄存器5.3

時(shí)鐘和幀同步的有關(guān)概念5.4

McBSP數(shù)據(jù)的接收和發(fā)送5.5

舉例5.1

McBSP原理框圖及信號(hào)接口TMS320C54xx多通道緩沖串口（McBSP）由引腳、接收發(fā)送部分、時(shí)鐘及幀同步信號(hào)產(chǎn)生、多通道選擇以及CPU中斷信號(hào)和

DMA同步信號(hào)組成，如圖8-27所示。表1給出了有關(guān)引腳的定義，McBSP通過這

7個(gè)引腳為外部設(shè)備提供了數(shù)據(jù)通道和控制通道。McBSP通過DX和DR實(shí)現(xiàn)DSP與外部設(shè)備的通信和數(shù)據(jù)交換。圖8-27

McBSP原理框圖RSRRBRXSR擴(kuò)展壓縮DRRDXRRCRXCRSRGRPCRRCERXCERMCRMcBSP時(shí)鐘與幀同步發(fā)生與控制多通道選擇16位外設(shè)總線DRDXSPCRCLKXCLKRFSXFSRCLKSRINTXINTREVTXEVTREVTAXEVTA向CPU發(fā)出的中斷請(qǐng)求信號(hào)DMA同步操作表1

McBSP引腳說明引腳I/O/Z說明DRI串行數(shù)據(jù)接收DXO/Z串行數(shù)據(jù)發(fā)送CLKRI/O/Z接收數(shù)據(jù)位時(shí)鐘CLKXI/O/Z發(fā)送數(shù)據(jù)位時(shí)鐘FSRI/O/Z接收幀同步FSXI/O/Z發(fā)送幀同步CLKSI外部時(shí)鐘輸入表2

McBSP內(nèi)部信號(hào)說明信號(hào)說明RINT接收中斷，送往CPUXINT發(fā)送中斷，送往CPUREVTDMA接收到同步事件XEVT向DMA發(fā)出事件同步REVTADMA接收到同步事件AXEVTA向DMA發(fā)出事件同步A返回本節(jié)5.2

McBSP控制寄存器控制寄存器及其映射地址表8-11列出了McBSP控制寄存器及其映射地址。子塊數(shù)據(jù)寄存器SPSDx用于指定對(duì)應(yīng)子地址寄存器中數(shù)據(jù)的讀寫，其內(nèi)部連接方式如圖所示。這種方法的好處是可以將多個(gè)寄存器映射到一個(gè)較小的存儲(chǔ)空間。表8-11

McBSP控制寄存器及其映射地址地址子地址名稱縮寫寄存器名稱*McBSP0McBSP1McBSP2————RBR[l,2]接收移位寄存器l,2————RSR[1,2]接收緩沖寄存器l,2————XSR[1,2]發(fā)送移位寄存器l,20020H0040H0030H—DRR2x數(shù)據(jù)接收寄存器20021H0041H0031H—DRR1x數(shù)據(jù)接收寄存器10022H0042H0032H—DXR2x數(shù)據(jù)發(fā)送寄存器20023H0043H0033H—DXR1x數(shù)據(jù)發(fā)送寄存器10038H0048H0034H—SPSAx子地址寄存器0039H0049H0035H0000HSPCR1x串口控制寄存器100000039H0049H0035H0001HSPCB2x串口控制寄存器202000039H0049H0035H0002HRCR1x接收控制寄存器101400039H0049H0035H0003HRCR2x接收控制寄存器200040039H0049H0035H0004HXCR1x發(fā)送控制寄存器101400039H0049H0035H0005HXCR2x發(fā)送控制寄存器200040039H0049H0035H0006HSRGR1x采樣率發(fā)生寄存器10039H0049H0035H0007HSRGR2x采樣率發(fā)生寄存器20039H0049H0035H0008HMCR1x多通道寄存器10039H0049H0035H0009HMCR2x多通道寄存器20039H0049H0035H000AHRCERAx接收通道使能寄存器A0039H0049H0035H000BHRCERBx接收通道使能寄存器B0039H0049H0035H000CHXCERAx發(fā)送通道使能寄存器A0039H0049H0035H000DHXCERBx發(fā)送通道使能寄存器B0039H0049H0035H000EHPCRx引腳控制寄存器0001串行口的配置串口控制寄存器（

SPCR1、SPCR2）和引腳控制寄存器（PCR）用于對(duì)串口進(jìn)行配置，接收控制寄存器（RCR1、RCR2）和發(fā)送控制寄存器（XCR1、XCR2）分別對(duì)接收和發(fā)送操作進(jìn)行控制。串口控制寄存器（SPCR1、SPCR2）串口控制寄存器1（SPCR1）結(jié)構(gòu)如圖8-28所示，表3為SPCR1控制位功能說明。串口控制寄存器2（SPCR2）結(jié)構(gòu)如圖8-29所示，表4為SPCR2控制位功能說明。 引腳控制寄存器（PCR）。引腳控制寄存器（PCR）結(jié)構(gòu)如圖8-30所示，表5為PCR控制位功能說明。圖8-28

串口接收控制寄存器1（SPCR1）表3

SPCR1控制位功能說明圖8-29

串口控制寄存器2（SPCR2）表4

SPCR2控制位功能說明圖8-30

引腳控制寄存器（PCR）表5

PCR控制位功能說明 接收控制寄存器（RCR[1,2]）。結(jié)構(gòu)如圖

8-31所示，表6所示為RCR1控制位功能說明，表7所示為RCR2控制位功能說明。 發(fā)送控制寄存器（XCR[1,2]）。發(fā)送控制寄存器（XCR[1,2]）結(jié)構(gòu)如圖8-32所示，表8所示為XCR1控制位功能說明，表9所示為

XCR2控制位功能說明。（a）RCR1（b）RCR2圖8-31

接收控制寄存器（RCR[1,2]）表6

RCR1控制位功能說明表7

RCR2控制位功能說明（a）XCR1（b）XCR2圖8-32

發(fā)送控制寄存器（XCR[1,2]）表8

XCR1控制位功能說明表9

XCR2控制位功能說明Mcbsp的復(fù)位串口在使用前一般要復(fù)位,有兩種模式：1復(fù)位dsp:

GRST(SPCR2.6),FRST(SPCR2.7),RRST(SPCR1.0),XRST(SPCR2.0)都等于0，整個(gè)串口包括接收器，發(fā)送器和采樣率發(fā)生器均處于復(fù)位狀態(tài)。2.通過設(shè)置GRST,RRST,XRST復(fù)位采樣速率發(fā)生器、接收器、發(fā)送器，要使用時(shí)將它們置1，開啟。5.3

時(shí)鐘和幀同步重要術(shù)語1、串行字：寄存器和引腳之間的數(shù)據(jù)傳輸是以串行字為單位傳遞的。字的大小可以為8,12,16,24,322、時(shí)鐘：串行數(shù)據(jù)只能一次傳送一位，每位的傳送依賴于時(shí)鐘信號(hào)的上升沿或下降沿（CLKR或CLKX）3、幀：一個(gè)或多個(gè)要以叫做幀的組為單位的來傳輸，一幀可以有多個(gè)字，幀中的字連續(xù)傳，但幀之間可以暫停。4、幀同步：表示McBSP傳輸?shù)拈_始,圖4，圖5說明圖4

典型數(shù)據(jù)的接收?qǐng)D5

典型數(shù)據(jù)的發(fā)送用戶可編程指定幀同步信號(hào)的參數(shù)，包括FSR,FSX,CLKR和CLKX的極性；選擇單相幀或雙相幀；各相的幀長(zhǎng)和字長(zhǎng)；從幀同步脈沖到第一個(gè)數(shù)據(jù)位的位延遲數(shù)是0、1或2位；選擇接收數(shù)據(jù)是左對(duì)齊還是右對(duì)齊、符號(hào)擴(kuò)展還是零擴(kuò)展等。這些參數(shù)位于寄存器SPCR1、PCR、RCR[1,2]和XCR[1,2]中，且發(fā)送和接收參數(shù)的配置可獨(dú)立進(jìn)行。（R/X）PHASE（RCR2.15),單、雙相(R/X)FRLEN[1,2]([R/X]CR[1,2].14),每幀字?jǐn)?shù)(R/X)WDLEN[1,2]([R,X]CR[1,2].7~5)，每字位數(shù)圖六說明相的概念在McBSP中，幀同步信號(hào)表示一次數(shù)據(jù)傳輸?shù)拈_始。幀同步信號(hào)之后的數(shù)據(jù)流可以有兩個(gè)相——相1和相2。相的個(gè)數(shù)（1或2）可以通過設(shè)置RCR2和XCR2中的（R/X）PHASE位來實(shí)現(xiàn)。每幀的字?jǐn)?shù)和每字的位數(shù)分別由（

R/X）FRLEN[1,2]

和（R/X）WDLEN[1,2]決定（如圖6、-7所示）。圖6

例8-2的圖圖7

例8-3的圖4.2數(shù)據(jù)延遲每一幀都是從幀同步信號(hào)有效時(shí)到來的第一個(gè)時(shí)鐘周期開始的。實(shí)際的數(shù)據(jù)接收或傳輸開始時(shí)刻相對(duì)于幀的開始時(shí)刻可以有延時(shí)，這一延時(shí)稱為數(shù)據(jù)延遲，用

RDATDLY和XDATDLY分別指定接收和發(fā)送的數(shù)據(jù)延遲?？删幊虜?shù)據(jù)延遲的范圍為0、1、2個(gè)時(shí)鐘周期（[R/X]CR2的DATDLY=00b

–10b），如圖8所示。圖8

數(shù)據(jù)延遲McBSP的數(shù)據(jù)發(fā)送/接收狀態(tài)檢測(cè)三種方法監(jiān)測(cè)串行口的狀態(tài)：1、查詢RRDY(SPRC1.1)和XRDY(SPRC2.1)來確定接收器和發(fā)送器的當(dāng)前狀態(tài)，以實(shí)現(xiàn)讀寫控制2、DMA事件3、CPU中斷RINT和XINT來讀寫控制SPCR1的RINTM及SPCR2的XINTM字段選擇和配置書上P302，303時(shí)鐘和幀同步采樣率發(fā)生器由三級(jí)時(shí)鐘分頻組成，如圖1所示，可以產(chǎn)生可

編程的CLKG（數(shù)據(jù)位時(shí)鐘）信號(hào)和FSG（幀同步時(shí)鐘）信號(hào)。

CLKG和FSG是McBSP的內(nèi)部信號(hào)，用于驅(qū)動(dòng)接收/發(fā)送時(shí)鐘信號(hào)（CLKR/X）和幀同步信號(hào)（FSR/X）。采樣率發(fā)生器時(shí)鐘既可以由內(nèi)部的CPU時(shí)鐘驅(qū)動(dòng)（CLKSM（SRGR2.13)=1），也可以由外部時(shí)鐘源驅(qū)動(dòng)（CLKSM=0）。采樣率發(fā)生器寄存器SRGR[1，2]控制著采樣率發(fā)生器的各種

操作，其結(jié)構(gòu)如圖2所示。表1所示為SRGR1控制位功能說明，表2所示為SRGR2控制位功能說明。10CLKSMCPU時(shí)鐘CLKSCLKSPCLKSRG÷÷幀脈沖CLKGDVFPERFWIDFSG幀脈沖檢測(cè)與時(shí)鐘同步CLKGGSYNCFSR圖1

采樣率發(fā)生器框圖數(shù)據(jù)位時(shí)鐘幀同步時(shí)鐘可編程（a）采樣率發(fā)生器寄存器1

(SRGR1)（b）采樣率發(fā)生器寄存器2

(SRGR2)圖2

采樣率發(fā)生器寄存器SRGR[1，2]結(jié)構(gòu)圖表1

SRGR1控制位功能說明表2

SRGR2控制位功能說明圖3

可編程幀周期和幀脈沖寬度返回本節(jié)FPER=15(0000

1111),FWID=1,時(shí)鐘和幀同步信號(hào)的定時(shí)關(guān)系5.4

典型McBSP數(shù)據(jù)的接收和發(fā)送McBSP的寄存器參數(shù)設(shè)置如下：（1）（R/X）FRLEN1=0b，每幀一個(gè)字（2）（R/X）PHASE=0，單相幀（3）（R/X）FRLEN2=X，（R/X）WDLEN2=X每幀字?jǐn)?shù)任意（4）（R/X）WDLEN1=000b,字長(zhǎng)8位（5）CLK（X/R）P=0，在CLKR下降沿采樣接收數(shù)據(jù)，在CLKX上升沿采樣發(fā)送數(shù)據(jù)（6）FS（R/X）P=0，幀同步脈沖高有效（7）（R/X）DATDLY=01b，1位延遲（8）（R/X）COMPAND=00b,禁止壓擴(kuò)功能5.4

典型McBSP數(shù)據(jù)的接收和發(fā)送數(shù)據(jù)的接收是通過三級(jí)緩沖完成的，例如，通過設(shè)置

SPCR1寄存器的RINTM=00b，則可由RRDY信號(hào)驅(qū)動(dòng)產(chǎn)生接收中斷信號(hào)RINT，TMS320C54xxCPU響應(yīng)中斷，讀取DRR中的數(shù)據(jù)。接收時(shí)序如圖4所示。數(shù)據(jù)的發(fā)送通過兩級(jí)緩沖完成，通過設(shè)置SPCR2寄存器

的XINTM=00b，可由XRDY驅(qū)動(dòng)產(chǎn)生發(fā)送中斷信號(hào)XINT，TMS320C54xx

CPU響應(yīng)中斷，將下一個(gè)發(fā)送數(shù)據(jù)寫入

DXR中，隨后XRDY降為0。發(fā)送時(shí)序如圖5所示。圖4

典型數(shù)據(jù)的接收RSR1---------RBR1--------DRR1圖5

典型數(shù)據(jù)的發(fā)送5.5

多通道緩沖串口應(yīng)用實(shí)例SPI協(xié)議：McBSP時(shí)鐘停止模式SPI協(xié)議是一種主從配置的、支持一個(gè)主方、一個(gè)或多個(gè)從方的串行通信協(xié)議，一般使用4條信號(hào)線：串行移位時(shí)鐘線（SCK）、主機(jī)輸入/從機(jī)輸出線（MISO）、主機(jī)輸出/從機(jī)輸入線（MOSI）、SS低電平有效的使能信號(hào)線（

）。如圖9~12所示、表8-19、20所示。圖9

McBSP作為SPI模式的主設(shè)備圖10

McBSP作為SPI模式的從設(shè)備圖11

CLKSTP=10b、CLKXP=0時(shí)鐘停止模式1的時(shí)序圖圖12

CLKSTP=11b、CLKXP=1時(shí)鐘停止模式4的時(shí)序圖表3

McBSP寄存器位域設(shè)置（SPI模式的主設(shè)備）表4

McBSP寄存器位域設(shè)置（SPI模式的從設(shè)備）RS232串行接口實(shí)驗(yàn)MAX3111通用異步收發(fā)器是MAXIM公司專門為小型微處理系統(tǒng)進(jìn)行最優(yōu)化設(shè)計(jì)的UART

。它包括一個(gè)振蕩器和一個(gè)可編程波特率發(fā)生器；具有一個(gè)可屏蔽的中斷源；另具有一個(gè)8字節(jié)的接收

FIFO（先入先出）緩沖器。它應(yīng)用

SPI/MICROWIRE接口技術(shù)直接與主控制器進(jìn)行通信，線路簡(jiǎn)單、體積小，通信速率可