《電工電子技術基礎與應用》項目7

電工電子技術基礎與應用目錄項目1直流電路項目2正弦交流電路項目3變壓器與三相異步電動機項目4二極管及其應用項目5三極管及其應用項目6邏輯門電路與組合邏輯電路項目7觸發(fā)器與時序邏輯電路觸發(fā)器與時序邏輯電路項目7客艙安全管理與應急處置簽到掃碼下載文旌課堂APP掃碼簽到（202X.X.XXXX:00至202X.X.XXXX:10）簽到方式教師通過“文旌課堂APP”生成簽到二維碼，并設置簽到時間，學生通過“文旌課堂APP”掃描“簽到二維碼”進行簽到。。在數字電路中，對于許多復雜邏輯運算，通常需要在中途將數據保存下來，以便進一步分析和計算，此時存儲電路就成為數字電路不可缺少的組成部分。時序邏輯電路在組合邏輯電路的基礎上加入了存儲電路，從而具有了記憶和存儲的功能。其中，觸發(fā)器是一種可以存儲電路狀態(tài)的電子器件，是組成時序邏輯電路的基本單元之一。本項目主要介紹觸發(fā)器的基本知識，時序邏輯電路的分析和設計方法，以及常用的時序邏輯功能器件。項目導讀項目導讀學習目標知識目標 能夠正確測試觸發(fā)器的邏輯功能 能夠制作簡單的時序邏輯電路技能目標 培養(yǎng)勇于擔當、積極進取的職業(yè)品質 激發(fā)心系國家建設，勇擔時代使命的愛國情懷素質目標 掌握RS觸發(fā)器、JK觸發(fā)器、D觸發(fā)器和T觸發(fā)器的邏輯功能

掌握時序邏輯電路的分析和設計方法 掌握寄存器、計數器的電路結構和邏輯功能目錄任務7.1認識觸發(fā)器任務7.2掌握時序邏輯電

路的應用任務7.1認識觸發(fā)器

任務引入觸發(fā)器是組成時序邏輯電路及復雜數字電路的基本單元之一，它不但可以存儲二進制數，而且可以通過改變輸入信號來更改所存儲的二進制數，從而轉換自身的狀態(tài)。對于不同的觸發(fā)器，由于狀態(tài)轉換規(guī)則和對輸入信號的要求不同，因此它們的邏輯功能也有所不同。請選擇合適的工具和器材，對觸發(fā)器的邏輯功能進行測試。本任務的知識與技能要求如下表所示。任務內容認識觸發(fā)器學習程度識記理解應用學習任務RS觸發(fā)器

●

JK觸發(fā)器●

D觸發(fā)器●T觸發(fā)器●

實訓任務測試觸發(fā)器的邏輯功能

●自我勉勵學習目標任務工單學生領取任務工單（詳見教材），并完成工單內容。1．知識準備3．任務實施2．工具和器材準備4．任務評價根據電路結構的不同，基本RS觸發(fā)器可分為與非門和或非門兩種類型。下面以與非門基本RS觸發(fā)器為例，介紹基本RS觸發(fā)器的相關知識。1）電路結構如下圖所示，與非門基本RS觸發(fā)器由兩個與非門的輸入端和輸出端交叉連接而成。在與非門基本RS觸發(fā)器的邏輯圖形符號中，和分別為復位輸入信號（低電平置0）和置位輸入信號（低電平置1），對應的符號“”表示輸入低電平有效；Q和為輸出信號，兩者的邏輯狀態(tài)相反。7.1.1RS觸發(fā)器相關知識1．基本RS觸發(fā)器相關知識2）工作原理相關知識相關知識觸發(fā)器的邏輯功能通常用特性表、特性方程或狀態(tài)轉換圖表示。如下表所示為與非門基本RS觸發(fā)器的特性表。相關知識基本RS觸發(fā)器的狀態(tài)是由輸入信號直接控制的。而同步RS觸發(fā)器則設置了一個時鐘脈沖信號輸入端，它可按照輸入的時鐘脈沖信號在某一指定時刻改變狀態(tài)。2．同步RS觸發(fā)器1）電路結構如右圖所示為同步RS觸發(fā)器的電路結構。同步RS觸發(fā)器在基本RS觸發(fā)器的基礎上增加了兩個控制門。同步RS觸發(fā)器的邏輯圖形符號如右圖所示。相關知識2）工作原理同步RS觸發(fā)器的特性表如表7-7（詳見教材）所示。相關知識由表7-7可知，同步RS觸發(fā)器的狀態(tài)分別由R、S和CP控制。其中，R和S控制狀態(tài)轉換的方向，即控制同步RS觸發(fā)器轉換為何種次態(tài)；CP控制狀態(tài)轉換的時刻，即控制同步RS觸發(fā)器的狀態(tài)何時發(fā)生轉換。根據表6-7所示的邏輯關系，可列出同步RS觸發(fā)器的邏輯式，即

在同步RS觸發(fā)器的邏輯式中加入約束條件是為了使R和S不同時為1，這是因為當R和S同時為1時，同步RS觸發(fā)器的次態(tài)是不確定的。利用約束條件將上式化簡，可得到同步RS觸發(fā)器的特性方程，即

相關知識如下圖所示為邊沿JK觸發(fā)器的電路結構及邊沿JK觸發(fā)器的邏輯圖形符號。7.1.2JK觸發(fā)器1．電路結構相關知識在上圖中，若C端無符號“°”，則表示CP上升沿有效，該觸發(fā)器稱為上升沿JK觸發(fā)器；若C端有符號“°”，則表示CP下降沿有效，時鐘脈沖信號相應地用表示，該觸發(fā)器稱為下降沿JK觸發(fā)器。邊沿JK觸發(fā)器的邏輯功能如表7-8（詳見教材）所示。如表7-9（詳見教材）所示為邊沿JK觸發(fā)器的特性表，它用于描述邊沿JK觸發(fā)器在穩(wěn)定狀態(tài)下，J、K、、之間的邏輯關系。2．邏輯功能相關知識相關知識點撥若將邊沿JK觸發(fā)器的J端和K端相連并輸入高電平，則它的邏輯功能為：次態(tài)是初態(tài)的反數。此時的邊沿JK觸發(fā)器就可構成翻轉觸發(fā)器或T觸發(fā)器。相關知識將下降沿JK觸發(fā)器的J端和K端之間接入一個非門即可構成D觸發(fā)器，其電路結構如下圖所示。D觸發(fā)器的邏輯圖形符號如下圖所示。7.1.3D觸發(fā)器相關知識由上述分析可知，在某個時鐘脈沖到達之后，輸出Q的狀態(tài)與時鐘脈沖到來之前D的狀態(tài)一致。因此，D觸發(fā)器的特性方程為

相關知識T觸發(fā)器的邏輯功能為：當時，每到達一個時鐘脈沖，T觸發(fā)器的狀態(tài)就翻轉一次；而當時，時鐘脈沖到達后其狀態(tài)將保持不變。T觸發(fā)器通常由其他觸發(fā)器轉換而來，無單獨的產品。T觸發(fā)器的邏輯圖形符號如下圖所示，其特性表如表7-11（詳見教材）所示。7.1.4T觸發(fā)器由表7-11可得出T觸發(fā)器的特性方程，即

梁駿：為國立“芯”，開啟“視”界精彩一臺電視機的“雪花點”不斷變小直至消失，圖像從暗淡到光鮮，梁駿在一塊芯片的方寸之間，開啟了新“視”界的精彩。作為杭州國芯科技股份有限公司（以下簡稱國芯科技）的首席技術專家，梁駿專注集成電路二十多年，主持了衛(wèi)星數字電視芯片設計，在關鍵領域和“卡脖子”環(huán)節(jié)攻堅克難，參與研發(fā)了國內第一顆衛(wèi)星數字電視接收機芯片、第一顆有線數字電視接收機芯片，也見證了機頂盒從標清到高清的跨越?！斠娊滩捻乒?jié)礪行任務7.2掌握時序邏輯電路的應用任務引入如下圖所示為某同步十進制加法計數器的電路結構。其中，、、、為4個下降沿JK觸發(fā)器。請選擇合適的工具和器材，安裝和調試該同步十進制加法計數器電路，并測試其邏輯功能。任務引入本任務的知識與技能要求如下表所示。任務內容掌握時序邏輯電路的應用學習程度識記理解應用學習任務時序邏輯電路的分析方法

●

時序邏輯電路的設計方法●

寄存器和計數器

●

實訓任務制作同步十進制加法計數器

●自我勉勵學習目標任務工單學生領取任務工單（詳見教材），并完成工單內容。1．知識準備3．任務實施2．工具和器材準備4．任務評價相關知識7.2.1時序邏輯電路的分析方法分析一個時序邏輯電路的主要目的是確定其邏輯功能，即確定其電路狀態(tài)，以及輸出狀態(tài)在輸入狀態(tài)和時鐘脈沖信號作用下的變化規(guī)律。1．分析時序邏輯電路的一般步驟（1）由給定的電路結構圖列出每個觸發(fā)器的驅動方程，即每個觸發(fā)器輸入信號的邏輯式。（2）將得到的驅動方程代入相應觸發(fā)器的特性方程，列出每個觸發(fā)器的狀態(tài)方程，從而得到整個時序邏輯電路的狀態(tài)方程組。（3）根據電路結構圖和狀態(tài)方程組列出時序邏輯電路的輸出方程。（4）當僅憑時序邏輯電路的輸出方程不能完整地描述其邏輯功能時，可用狀態(tài)轉換表、狀態(tài)轉換圖和時序圖等來描述時序邏輯電路狀態(tài)轉換的全過程，以確定其邏輯功能。相關知識

相關知識由上圖可得出該時序邏輯電路的驅動方程，即將上式代入JK觸發(fā)器的特性方程中，可得出該時序邏輯電路的狀態(tài)方程，即由上圖和以上狀態(tài)方程可列出該時序邏輯電路的輸出方程，即相關知識2．描述時序邏輯電路狀態(tài)轉換全過程的方法時序邏輯電路的任何一組輸入變量及電路初態(tài)的取值代入狀態(tài)方程和輸出方程，即可得到該時序邏輯電路初態(tài)和次態(tài)；以得到的次態(tài)作為新的初態(tài)，連同此時輸入的取值一起代入狀態(tài)方程和輸出方程，則可得到新的次態(tài)。如此繼續(xù)下去，將所有的計算結果以真值表的形式列出，即可得到該時序邏輯電路的狀態(tài)轉換表。對于上圖所示時序邏輯電路，由于其中無輸入（注意：不要將CP當作輸入，因為它只是控制JK觸發(fā)器狀態(tài)轉換的操作信號），因此其次態(tài)和輸出值只取決于初態(tài)。上圖中的時序邏輯電路的狀態(tài)轉換表，如表7-16（詳見教材）所示。為了較為直觀地體現時序邏輯電路狀態(tài)轉換的順序，狀態(tài)轉換表還可以列成如表7-17（詳見教材）所示的形式。從表7-17中可以看出，該時序邏輯電路每經過7個時鐘脈沖，其狀態(tài)循環(huán)變化1次，因此該時序邏輯電路具有計數功能。同時，由于每經過7個時鐘脈沖，該時序邏輯電路的輸出端就會輸出1個脈沖（由0變1，再由1變0），因此這是1個七進制計數器，Y端的輸出就是進位脈沖。1）狀態(tài)轉換表相關知識為了更加形象、直觀地描述時序邏輯電路的邏輯功能，可進一步將狀態(tài)轉換表的內容用狀態(tài)轉換圖來表示。如左圖所示為時序邏輯電路的狀態(tài)轉換圖。在該狀態(tài)轉換圖中，圓圈表示電路的各個狀態(tài)，箭頭表示狀態(tài)轉換的方向。同時，在箭頭旁注明狀態(tài)轉換前的輸入變量取值和輸出值，并用斜線分隔。通常將輸入變量的取值標在斜線左側（無輸入變量時無須標注），輸出值標在斜線右側。2）狀態(tài)轉換圖為了便于用實驗觀察的方法來檢查時序邏輯電路的邏輯功能，還可以將狀態(tài)轉換表的內容用時間波形來表示。這種在輸入信號和時鐘脈沖信號作用下，時序邏輯電路的狀態(tài)和輸出值隨時間變化的波形圖稱為時序圖。如右圖所示為時序邏輯電路的時序圖。3）時序圖相關知識7.2.2時序邏輯電路的設計方法在設計時序邏輯電路時，設計者應根據給定的邏輯功能要求，設計出能實現這些邏輯功能的時序邏輯電路。設計的時序邏輯電路應力求簡單。當選用小規(guī)模集成電路來設計時序邏輯電路時，其最簡的標準是所用觸發(fā)器和門電路的數目最少，而且觸發(fā)器和門電路的輸入端數目也最少。當選用中、大規(guī)模集成電路來設計時序邏輯電路時，其最簡的標準則是使用集成電路的數目和種類都最少，而且各集成電路之間的連線也最少。時序邏輯電路的設計方法一般如下。相關知識根據具體的邏輯功能要求建立時序邏輯電路的狀態(tài)轉換圖或狀態(tài)轉換表，就是將要實現的時序邏輯功能用狀態(tài)轉換圖或狀態(tài)轉換表等來表示，具體方法如下。1．建立狀態(tài)轉換圖或狀態(tài)轉換表（1）明確具體的邏輯功能要求，確定電路的輸入變量、輸出值及電路狀態(tài)的數量和類型。（2）定義輸入、輸出的邏輯狀態(tài)及每個邏輯狀態(tài)的含義，并將不同的邏輯狀態(tài)按順序編號?？梢韵燃俣ㄒ粋€初始狀態(tài)，以該狀態(tài)為初態(tài)，根據輸入條件確定電路輸出的次態(tài)，以此類推，直至確定全部狀態(tài)。（3）建立狀態(tài)轉換圖，并根據狀態(tài)轉換圖建立狀態(tài)轉換表。相關知識2．狀態(tài)化簡若時序邏輯電路的兩個狀態(tài)在相同的輸入下有相同的輸出，并且能夠轉換為相同的狀態(tài)，則這兩個狀態(tài)稱為等價狀態(tài)。將時序邏輯電路等價狀態(tài)合并的過程稱為狀態(tài)化簡，通過狀態(tài)化簡可以得到最簡狀態(tài)轉換圖，從而使設計出來的時序邏輯電路更簡單。3．狀態(tài)分配狀態(tài)分配又稱狀態(tài)編碼，是為時序邏輯電路的每個狀態(tài)指定一個特定的二進制代碼。時序邏輯電路的不同狀態(tài)是用不同的觸發(fā)器狀態(tài)組合而成的。狀態(tài)分配完成后，狀態(tài)轉換表和狀態(tài)轉換圖中的字符便可替換成對應的二進制代碼。4．選定觸發(fā)器的類型在設計具體的時序邏輯電路前，需要選定觸發(fā)器的類型。此時，應考慮觸發(fā)器的供貨情況，并盡量減少所用觸發(fā)器的類型。5．確定電路的狀態(tài)方程、驅動方程和輸出方程根據狀態(tài)轉換表或狀態(tài)轉換圖、分配的二進制代碼、觸發(fā)器的類型，可列出時序邏輯電路的驅動方程、狀態(tài)方程和輸出方程。6．繪制電路結構圖根據時序邏輯電路的驅動方程、狀態(tài)方程和輸出方程，可繪制該時序邏輯電路的電路結構圖。相關知識點撥在分析邏輯功能要求時，時序邏輯電路的時鐘脈沖信號一般不作為輸入變量考慮。有些時序邏輯電路在設計時會出現沒有用到的無效狀態(tài)，它們在通電后可能會陷入這些無效狀態(tài)而不能退出。因此，在設計出時序邏輯電路的電路結構圖后，應檢查其是否能進入有效狀態(tài)，即是否具有自啟動功能。若不能自啟動，可在該時序邏輯電路開始工作時，通過預置數將其狀態(tài)置為有效狀態(tài)循環(huán)中的一種，或者修改設計。相關知識7.2.3時序邏輯電路的典型應用寄存器主要用來暫時存放一組二進制代碼，它由若干觸發(fā)器組成。1個觸發(fā)器可存放1位二進制代碼，用n個觸發(fā)器便可組成1個n位二進制寄存器。對于寄存器中的觸發(fā)器，只要求它們具有置1、置0功能。無論是電平觸發(fā)式觸發(fā)器，還是邊沿觸發(fā)式觸發(fā)器，都可以組成寄存器。寄存器可分為數碼寄存器和移位寄存器兩種，下面分別進行介紹。1．寄存器相關知識如右圖所示為4位數碼寄存器的電路結構，該數碼寄存器由4個D觸發(fā)器組成。該數碼寄存器的功能如下。1）清零當有負脈沖輸入數碼寄存器的D端時，可使各觸發(fā)器清零。清零后

應為高電平，以允許數碼寄存。2）并行數據輸入當有高電平輸入時，可通過發(fā)出一個存數正脈沖CP，將要存入的數碼輸入，在CP脈沖下降沿的作用下被存入數碼寄存器。3）記憶保持當有高電平輸入時，若無CP下降沿，則各觸發(fā)器將保持原狀態(tài)不變，寄存器將處于記憶保持狀態(tài)。4）并行輸出當需要取出數碼時，可向各觸發(fā)器發(fā)出1個取數正脈沖，使4個與門全部打開，原來存入的4個數碼將同時并行輸出。1）數碼寄存器相關知識移位寄存器除了存放數碼外，還具有移位的功能。所謂移位，就是寄存器里存儲的代碼能在移位脈沖的作用下向右或向左移動。如下圖所示為4位左移寄存器的電路結構。它由4個D觸發(fā)器構成。其中，右側觸發(fā)器的Q端依次與左側相鄰觸發(fā)器的D端相連。當待移位的數碼從高位開始依次輸入到觸發(fā)器的D端時，在移位脈沖CP的作用下這些數碼將依次從～向左移位。2）移位寄存器相關知識4位左移寄存器的狀態(tài)轉換表如表7-18（詳見教材）所示。點撥

相關知識計數器是一種累計輸入脈沖個數的時序邏輯電路，它以具有記憶功能的觸發(fā)器作為基本計數單元。根據計數規(guī)則的不同，計數器可分為加法計數器、減法計數器和可逆計數器；根據計數數制的不同，計數器可分為二進制計數器和十進制計數器等。1）同步二進制計數器將計數脈沖的輸入端與各觸發(fā)器的C端相連，在計數脈沖的觸發(fā)下，所有能翻轉的觸發(fā)器同時動作，這種結構的計數器稱為同步計數器。2．計數器相關知識由4個T觸發(fā)器作為基本計數單元，可構成1個4位同步二進制加法計數器，其電路結構如右圖所示。由右圖可得該計數器的驅動方程，即

相關知識將上式代入T觸發(fā)器的特性方程，可得該計數器的狀態(tài)方程，即

由此可建立4位同步二進制加法計數器的狀態(tài)轉換表，如表7-19（詳見教材）所示。相關知識如下圖所示為4位同步二進制加法計數器的狀態(tài)轉換圖和時序圖。相關知識相關知識2）同步十進制加法計數器如右圖所示為同步十進制加法計數器的電路結構。它是在同步二進制加法計數器的基礎上略加修改而成的。與同步二進制加法計數器相比，同步十進制加法計數器在第10個