集成電路綜合設(shè)計實驗報告

集成電路設(shè)計綜合實驗報告學(xué)院：電控學(xué)院班級：微電子1001班姓名：xxx學(xué)號：xxxxxxxxxx一、實驗?zāi)康?、培養(yǎng)從版圖提取電路的能力2、學(xué)習(xí)版圖設(shè)計的方法和技巧3、復(fù)習(xí)和鞏固基本的數(shù)字單元電路設(shè)計4、學(xué)習(xí)并掌握集成電路設(shè)計流程二、實驗內(nèi)容1、反向提取給定電路模塊，要求畫出電路原理圖，分析出其所完成的邏輯功能，并進(jìn)行仿真驗證；再畫出該電路的版圖，完成DRC驗證。）（1）實驗原理標(biāo)準(zhǔn)CMOS工藝下的集成半導(dǎo)體器件主要有NMOS晶體管、PMOS晶體管、多晶硅電阻和多晶硅電容等。在P型襯底N阱CMOS工藝中，NMOS晶體管直接制作在襯底材料上，PMOS晶體管制作在N阱中。在集成電路版圖的照片中，NMOS管陣列和PMOS管陣列一般分別制作在不同區(qū)域，PMOS管陣列制作在幾個N阱內(nèi)，NMOS管陣列制作在多個區(qū)域。這一點在照片中可以明顯地區(qū)分開來。N阱和兩種有源區(qū)存在較為明顯的顏色差別。通過對N阱、P型有源區(qū)和N型有源區(qū)的顏色辨別，可以確認(rèn)PMOS管陣列和NMOS管陣列位置。N型選擇區(qū)和有源區(qū)共同構(gòu)成了N型摻雜區(qū)，P型選擇區(qū)和有源區(qū)共同構(gòu)成了P型摻雜區(qū)。在實際的電路連接關(guān)系中接觸孔的多少取決于晶體管的連接關(guān)系，當(dāng)晶體管一側(cè)或兩側(cè)與其它器件存在物理連接時，不需要接觸孔。從圖中可以看出，形成晶體管的重要結(jié)構(gòu)是多晶硅與有源區(qū)的十字交叉區(qū)域，只要存在多晶硅柵和某種有源區(qū)十字交叉圖形，就可以確定一只晶體管的位置，進(jìn)而通過測量可以確定其寬長比參數(shù)。確定MOS管的類別主要是通過觀察該十字交叉區(qū)域是否在N阱區(qū)域內(nèi)，N阱區(qū)域內(nèi)為PMOS晶體管，阱外則為NMOS晶體管。在P型襯底N阱CMOS工藝條件下，NMOS器件直接制作在襯底材料上，PMOS器件制作在N阱中。在模擬集成電路中，MOS晶體管常常工作在線性區(qū)或飽和區(qū)，需要承受較大的功耗，這些晶體管具有較大的寬長比。模擬集成電路版圖常常不規(guī)則，這就要求在電路提取時要充分注意電路連接關(guān)系。為了解決較大寬長比器件與版圖布局資源之間的矛盾，實際版圖照片中常?？梢钥吹?，以多只較小寬長比晶體管并聯(lián)形式等效一只較大寬長比晶體管的情形。這種版圖尺寸的轉(zhuǎn)換技術(shù)可以實現(xiàn)對芯片總體布局資源的充分合理利用，同時又有利于系統(tǒng)的整體性能提升，有著非常重要的應(yīng)用。在確認(rèn)了NMOS、PMOS晶體管后，根據(jù)MOS晶體管源極、漏極的含義，電源電位的高低可以確定出MOS管的源極、漏極和柵極位置。柵極為器件的輸入，漏極為器件的輸出。NMOS源極接在較低電位，PMOS晶體管源極接在較高電位，這樣可以確認(rèn)各晶體管的源極、漏極和柵極的連接關(guān)系。在模擬集成電路版圖中，普通信號連線往往比電源連線要細(xì)些，由此可以確定與NMOS源極連接連線為地線或較低電位，與PMOS源極連接連線為正電源或較高電位，這樣可以確認(rèn)正負(fù)電源位置。接合上述知識，可以確認(rèn)版圖中的各類器件。可以完成各個器件之間的連接關(guān)系確認(rèn)，畫出相應(yīng)電路的結(jié)構(gòu)圖。（2）電路原理圖提?。?）仿真波形由仿真波形可以看出，當(dāng)輸入為低高高時，輸出為低，其余為高。即out=(in_1-)(in_2)(in_3)。（4）由電路原理圖設(shè)計版圖該版圖經(jīng)DRC驗證之后準(zhǔn)確無誤。2、設(shè)計一個CMOS結(jié)構(gòu)的二選一選擇器。（1）要求、功能根據(jù)二選一選擇器功能，分析其邏輯關(guān)系。功能：S為控制信號，A，B為信號當(dāng)S為高時將A的信號輸出，S為低時B信號輸出。（2）電路原理圖（3）仿真波形圖（3）版圖設(shè)計利用幾何設(shè)計規(guī)則文件進(jìn)行在線DRC驗證并修改版圖，該版圖經(jīng)DRC驗證后準(zhǔn)確無誤。三、心得體會本次課程設(shè)計實習(xí)由于第一個星期趕在考研之前，所以第一個星期并沒有用心去做，而在考研之后才專心做此次課程設(shè)計。本次課程設(shè)計用的軟件就是Cadence，因為之前已接觸兩次了，所以上手比較快。課程設(shè)計第一個題目是將版圖提取出其電路原理圖，之前沒有做過這樣的工作，做起來比較麻煩。做的時候就是對著版圖分析，先是從左向右一個一個的提取出單個原件，比如一個MOS管或是一個反向器。再把這些單個單元畫在紙上，然后根據(jù)版圖上的連線把這些單元連起來。之后不斷的修改器件的位置以組合成我們常用的單元，比如提取后的原理圖中出現(xiàn)的反向器、三態(tài)門、傳輸門以及與非門。在這些都搞定之后便用軟件將其畫出來，設(shè)置每個MOS管的寬長尺寸，檢驗連線有無錯誤之后便對其進(jìn)行波形仿真。通過對波形分析得到其真值表，并寫出其邏輯表達(dá)式，然后分析功能。最后還是得按照自己提取的原理圖將其版圖畫出，在進(jìn)行DRC驗證，這樣第一題的任務(wù)便完成了。第二題是設(shè)計二選一，這個就比較簡單了，只要清楚其工作原理就很容易畫出其原理圖，然后同樣是仿真波形，版圖設(shè)計，器件比較少設(shè)計也就比較容易了。此次課程設(shè)計是三個人一組，所以做起來也就不是那么的無助，大家一起討論如何提取原理圖，如何通過真值表畫出原理圖，遇到不會操作的也有同伴上網(wǎng)查找，彼此之間互相解決疑問，這