4.3-常用組合邏輯電路-加法器、編碼器省名師優(yōu)質(zhì)課賽課獲獎?wù)n件市賽課一等獎?wù)n件_第1頁
4.3-常用組合邏輯電路-加法器、編碼器省名師優(yōu)質(zhì)課賽課獲獎?wù)n件市賽課一等獎?wù)n件_第2頁
4.3-常用組合邏輯電路-加法器、編碼器省名師優(yōu)質(zhì)課賽課獲獎?wù)n件市賽課一等獎?wù)n件_第3頁
4.3-常用組合邏輯電路-加法器、編碼器省名師優(yōu)質(zhì)課賽課獲獎?wù)n件市賽課一等獎?wù)n件_第4頁
4.3-常用組合邏輯電路-加法器、編碼器省名師優(yōu)質(zhì)課賽課獲獎?wù)n件市賽課一等獎?wù)n件_第5頁
已閱讀5頁,還剩33頁未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報或認(rèn)領(lǐng)

文檔簡介

4.2.1組合邏輯電路分析組合邏輯電路分析步驟:(1)依據(jù)已知邏輯電路圖寫出最簡邏輯表示式;(2)依據(jù)最簡邏輯表示式列出真值表;(3)由真值表分析其邏輯功效。邏輯電路輸入輸出之間邏輯關(guān)系4.2組合邏輯電路分析與設(shè)計(jì)

第1頁12)用中規(guī)模集成電路(MSI)功效模塊實(shí)現(xiàn)組合邏輯電路;3)

用大規(guī)模集成電路,即編程邏輯器件PLD,用編程軟件來實(shí)現(xiàn)組合邏輯設(shè)計(jì)。4.2.2組合邏輯電路設(shè)計(jì)1)用小規(guī)模集成電路(SSI),即集成門電路,采取數(shù)字設(shè)計(jì)經(jīng)典方法來設(shè)計(jì)組合邏輯電路;第2頁2(3)依據(jù)所選器件類型,進(jìn)行函數(shù)表示式變換,并畫出邏輯電路圖。(1)將文字描述邏輯命題變換為真值表;(2)寫出最簡邏輯函數(shù)表示式;用小規(guī)模集成電路,即數(shù)字設(shè)計(jì)經(jīng)典方法來設(shè)計(jì)組合邏輯電路,其步驟為:第3頁34.3慣用組合邏輯集成模塊及其應(yīng)用加法器編碼器譯碼器數(shù)據(jù)選擇器數(shù)值比較器中規(guī)模集成器件4.3.1加法器10011011+01011001半加是只考慮兩個一位二進(jìn)制相加,而不考慮低進(jìn)位加法運(yùn)算。全加是實(shí)現(xiàn)同位被加數(shù)和加數(shù)以及來自低位進(jìn)位三者相加。第4頁40110真值表0001SAB00011011C半加器與全加器(1)半加器BABABAC=AB

&

&

S&

AB&

C1

第5頁5SSCAB

半加器邏輯符號:半加是只考慮本位兩個一位二進(jìn)制A和B相加,而不考慮低進(jìn)位加法運(yùn)算。全加是實(shí)現(xiàn)同位被加數(shù)A和加數(shù)B以及來自低進(jìn)位CI三者相加。10011011+01011001第6頁6A

B

CI

S

CO0000111100110011010101010110100100010111全加器真值表

S=∑m(1,2,4,7)(2)全加器CO=∑m(3,5,6,7)BCIS=AB)CI(ACO=AB+第7頁7ABCISCO

S

全加器邏輯符號

&

CIABSCO≥1=1=11BCIS=AB)CI(ACO=AB+第8頁8用兩個全加器實(shí)現(xiàn)兩位二進(jìn)制數(shù)A2A1、B2B1相加。串行進(jìn)位2.加法器(1)串行進(jìn)位加法器S1SABSCOCIS2SABSCOCIA2B2A1B1第9頁9S0A0B0SABSCOCIC3S3A3B3SABSCOCI四位串行進(jìn)位加法器T692A2B2S2SABSCOCIS1A1B1SABSCOCI10011011+010110011101010100101101第10頁10(2)超前進(jìn)位加法器運(yùn)算速度快電路復(fù)雜74LS28374HC283COSA3A2A1A0B3B2B1B0S3S2S1S0CI第11頁113.加法器應(yīng)用(1)用加法器實(shí)現(xiàn)二進(jìn)制數(shù)加/減法電路a3a2a1a0S3S2S1S0COSA3A2A1A0B3B2B1B0S3S2S1S0CI設(shè)A=a3a2a1a0,B=b3b2b1b0

求A+Bb3b2b1b0第12頁12求A-B?設(shè)A=a3a2a1a0,B=b3b2b1b0a3a2a1a0b3b2b1b01SA3A2A1A0B3B2B1B0S3S2S1S0CICO&&&&1001-001101101001110010110+A-B=A+B+1A>B,CO=1A<B,CO=0第13頁13a3a2a1a0b3b2b1b01SA3A2A1A0B3B2B1B0S3S2S1S0CICO&&&&a3a2a1a0S3S2S1S0COSA3A2A1A0B3B2B1B0S3S2S1S0CIb3b2b1b0第14頁14

Mb3=1

b2=1b1=1b0=1

a3a2a1a0S3S2S1S0COSA3A2A1A0B3B2B1B0S3S2S1S0CI當(dāng)M=0時執(zhí)行A+B當(dāng)M=1時執(zhí)行A-BB0=BB1=B第15頁15(2).用四位二進(jìn)制加法器實(shí)現(xiàn)8421BCD碼轉(zhuǎn)換為余3碼電路余三碼是8421BCD碼加3形成代碼00118421BCD碼余三碼COSA3A2A1A0S3S2S1S0CIB3B2B1B0第16頁16(3).用四位二進(jìn)制加法器實(shí)現(xiàn)余3碼轉(zhuǎn)換為8421BCD碼電路余三碼COSA3A2A1A0B3B2B1B0S3S2S1S0CI8421BCD

碼00111

=1

=1=1=1

11001A-B=A+B+1第17頁17COSA3A2A1A0S3S2S1S0CIB3B2B1B0S3S2S1S0A3A2A1A0CB3B2B1B00COSA3A2A1A0S3S2S1S0CIB3B2B1B0S7S6S5S4A7A6A5A4B7B6B5B4第18頁184.3.2編碼器1.概述數(shù)字系統(tǒng)中許多數(shù)值或文字符號信息都是用二進(jìn)制數(shù)來表示,多位二進(jìn)制數(shù)排列組合叫做代碼,給代碼賦以一定含義叫做編碼。一位二進(jìn)制代碼有幾個狀態(tài)?0,1二位二進(jìn)制代碼有幾個狀態(tài)?00,01,10,11n位二進(jìn)制代碼有幾個狀態(tài)?2n若有1個信號,最少要幾位二進(jìn)制代碼?1位若有3個信號,最少要幾位二進(jìn)制代碼?2位若有10個信號,最少要幾位二進(jìn)制代碼?4位1≤213≤2210≤24第19頁19若有3個信號,最少要幾位二進(jìn)制代碼?2位3≤22若有10個信號,最少要幾位二進(jìn)制代碼?4位10≤24若有m個信號,設(shè)需要n位二進(jìn)制代碼,應(yīng)滿足:m≤2n實(shí)現(xiàn)編碼功效電路叫編碼器。計(jì)算機(jī)輸入鍵盤邏輯電路x0x1xm-1z0z1zn-1編碼器······mnm≤2n第20頁20試設(shè)計(jì)3位二進(jìn)制編碼器I0

I1

I2

I3

I4

I5

I6

I7

Y2

Y1

Y0輸入輸出1000000001000000001000000001000000001000000001000000001000000001(1)列出3位二進(jìn)制編碼器真值表2.普通編碼器000001010011100101110111第21頁21(2)依據(jù)真值表寫出每位邏輯函數(shù)表示式(3)依據(jù)以上邏輯表示式,可畫出邏輯電路圖,如圖所表示。圖(a)和(b)分別示出用或門及與非門實(shí)現(xiàn)邏輯圖。第22頁22

I1

I2

I3

I4

I5

I6

I7Y2≥1Y1≥1Y0

(a)≥1第23頁23

1

&

&

&

1

1

1

1

1

1Y2Y1Y0I1I2I3I4I5I6I7

(b)第24頁24二-十進(jìn)制編碼器將十個狀態(tài)(對應(yīng)于十進(jìn)制十個數(shù)碼)編制成BCD碼。十個輸入需要幾位輸出?四位輸入:I0

I9。輸出:Y3

Y0第25頁25

1000000000000000010010輸入輸出I0I1I2I3I4I5I6I7I8I9Y3Y2Y1Y00011010001010110011110001001010000000000100000000001000000000010000000000100000000001000000000010000000000100000000001輸入變量用I0-I9表示,“1”表示有信號輸入,“0”表示無信號輸入;輸出變量用Y3-Y0表示。輸入高電平有效第26頁26寫出每位邏輯函數(shù)表示式表示式中沒有I0第27頁27111111110111111101111111011111110111111101111111011111110111111101111111011001111000輸入輸出I1I2I3I4I5I6I7I8I9

011111111111111111Y3Y2Y1Y01001101010111100110111101111輸入變量用“0”表示有信號輸入,“1”表示無信號輸入;輸出變量用BCD反碼表示。輸入低電平有效不表示邏輯非只表示低電平有效第28頁283.優(yōu)先編碼器設(shè)計(jì)上述編碼器每次只允許一個輸入信號有效,假如同時有多個輸入信號有效時,其輸出將產(chǎn)生混亂。比如:當(dāng)計(jì)算機(jī)所控制外設(shè)(鍵盤、打印機(jī)、磁盤)同時要求工作時,因?yàn)橛?jì)算機(jī)同一時間只能做一件事,所以計(jì)算機(jī)就要按事先編好優(yōu)先次序,使外設(shè)按優(yōu)先級別工作。能識別這類服務(wù)請求信號優(yōu)先級別,并進(jìn)行編碼邏輯電路,稱為優(yōu)先編碼器。第29頁298-3線優(yōu)先編碼器真值表

輸入輸出×××××××0××××××01×××××011××××0111×××01111××011111000I0I1I2I3I4I5I6I7×0111111

01111111Y2Y1Y0001010011100101110111ST11111××××××××11111111YES1110000000010000000001111111110YS第30頁308-3線優(yōu)先編碼器真值表輸入輸出1××××××××0111111110×××××××00××××××010×××××0110××××01110×××011110××011111111111111000001STI0I1I2I3I4I5I6I70×01111110011

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論