數(shù)電習(xí)題各章匯總

..第一章練習(xí)1.［57.23］10=［］2〔精度為1%〕2.將以下數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)：〔101011.110〕2＝［］10；〔73.2〕8＝［］10；〔3E5.6D〕16＝［］103.將以下數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)：〔100011.1101〕2＝［］10；〔43.2〕8＝［］10；〔1E5.F〕16＝［］104.將以下數(shù)轉(zhuǎn)換為十進(jìn)制數(shù)：〔101011.110〕2＝［］；〔103.2〕8＝［］；〔1E5.6D〕16＝［］5.［150.23］10=［］2〔精度為1%〕6.請(qǐng)將以下各數(shù)按從大到小的順序依次排列：〔246〕8；〔165〕10；〔10100111〕2；〔A4〕167.〔2〕〔80.125〕10=〔〕16。8.將二進(jìn)制數(shù)〔101010〕2轉(zhuǎn)換稱八、十、十六進(jìn)制數(shù)?！?01010〕2=〔〕8=〔〕10=〔〕169.［255.2］10＝［］8421BCD10.(257)10=()2=()16=()8421BCD11.［10001000］2＝［］8421BCD12.填空：［Ｘ］補(bǔ)＝10011001那么［Ｘ］原＝［］Ｘ＝［］13.［Ｘ］補(bǔ)＝11001100那么［Ｘ］原＝［］Ｘ＝［］14.［Ｘ］補(bǔ)＝11111001那么［Ｘ］原＝［］Ｘ＝［］15.指出以下邏輯函數(shù)中A，B，C取哪些值時(shí)，F(xiàn)=1。(1)(2).16.指出以下邏輯函數(shù)中A，B，C取哪些值時(shí)，F(xiàn)=1。(1)(2)17.指出以下邏輯函數(shù)中A，B，C取哪些值時(shí)，F(xiàn)=1。(1)(2)18.分析附圖所示電路的邏輯功能，寫出各邏輯函數(shù)表達(dá)式。L2L2=1≥11BAC&AB1=1≥1L1LL3≥111BA&&第二章練習(xí)1、試將以下邏輯函數(shù)化簡(jiǎn)成最簡(jiǎn)與-或表達(dá)式。2、以下邏輯函數(shù)化簡(jiǎn)為最簡(jiǎn)與-或表達(dá)式。并寫出F1的與非—與非表達(dá)式；寫出F2的最簡(jiǎn)與或非表達(dá)式。(注：字母上均為短劃)3、附圖所示電路是一個(gè)多功能函數(shù)發(fā)生器，其中C2C1C0為控制信號(hào)，x，y為數(shù)據(jù)輸入。試列表說明當(dāng)C2C1C0為不同取值組合時(shí)，輸出端Ｌ的邏輯功能〔Ｌ〔x，y〕的表達(dá)式〕。1111&&&&=1LC1C2C0xy4、將以下邏輯函數(shù)(注：字母上均為短劃)化簡(jiǎn)為最簡(jiǎn)與或式：⑴⑵，給定約束條件為。5、將以下邏輯函數(shù)化簡(jiǎn)最簡(jiǎn)與或表達(dá)式：給定約束條件為AB+AC=06、試將以下邏輯函數(shù)(字母上均為短劃)化簡(jiǎn)成最簡(jiǎn)與-或表達(dá)式。約束條件為：AB+AC=07、將下述邏輯函數(shù)(注：字母上均為短劃)化簡(jiǎn)為最簡(jiǎn)與或式：⑴⑵8、〔1〕將以下邏輯函數(shù)(注：字母上均為短劃)化簡(jiǎn)為最簡(jiǎn)與-或表達(dá)式；〔2〕寫出F1的與非—與非表達(dá)式；〔3〕寫出F2的最簡(jiǎn)與或非表達(dá)式。9、將以下邏輯函數(shù)(注：字母上均為短劃)化簡(jiǎn)為最簡(jiǎn)與或式：，給定約束條件為AB+AC=010、化簡(jiǎn)以下邏輯函數(shù)為最簡(jiǎn)與或式：⑴⑵第三章練習(xí)一、門電路組成的電路如附圖所示，請(qǐng)寫出F1、F2的邏輯表達(dá)式?！蔡崾荆篢TL輸入端接高阻抗時(shí)相當(dāng)于接高電平?！矲F1&A1CB&ENTTLAACB1ENTTL=1F2二、寫出Y2的邏輯表達(dá)式。&&A B C Y21三、門電路組成的電路如以下圖所示，請(qǐng)寫出F1、F2的邏輯表達(dá)式。ENFENF2AD&BD&VF1AB&AB&五、分析圖示電路的邏輯功能，寫出各邏輯函數(shù)L2表達(dá)式。&&&ABCL2RABC第四章練習(xí)4選1MUX〔數(shù)據(jù)選擇器〕如附圖所示，其邏輯功能如下表所示。試僅用4選1數(shù)據(jù)選擇器分別實(shí)現(xiàn)二變量和三變量異或邏輯函數(shù)。4選1數(shù)據(jù)選擇器功能表ES1S0Y1XX0000D0001D1010D2011D3EED1D0D2D3S1S0Y試用雙4選1數(shù)據(jù)選擇器74153設(shè)計(jì)一個(gè)全減器，它能完成二進(jìn)制減法運(yùn)算S=〔A—B—C〕，CO為借位輸出，寫出設(shè)計(jì)過程，畫出邏輯電路。4選1數(shù)據(jù)選擇器功能表和符號(hào)圖分別見功能表和附圖。4選1數(shù)據(jù)選擇器74153功能表1Y2Y1D1Y2Y1D01D11D21D32D02D12D22D3A1A01ST2ST選通地址數(shù)據(jù)STA1A0D3～D0Y1×××(Z)000D3～D0D0001D3～D0D1表010D3～D0D2011D3～D0D3用兩個(gè)4選1數(shù)據(jù)選擇器構(gòu)成一個(gè)全加器，試畫出其連線圖。4選1數(shù)據(jù)選擇器慣用符號(hào)及其功能表如下：4選1數(shù)據(jù)選擇器功能表ES1S0Y1XX0000D0001D1010D2011D3EED1D0D2D3S1S0Y用兩個(gè)4選1數(shù)據(jù)選擇器構(gòu)成的邏輯電路如圖，分析邏輯電路寫出邏輯表達(dá)式。4選1數(shù)據(jù)選擇器慣用符號(hào)及其功能表如下：：YYYS0S1S0S1EE≥111ABDCFD0D1D2D3D0D1D2D34選1數(shù)據(jù)選擇器功能表ES1S0Y1XX0000D0001D1010D2011D34選1數(shù)據(jù)選擇器如附圖所示，其邏輯功能如下表所示。試僅用4選1數(shù)據(jù)選擇器實(shí)現(xiàn)邏輯函數(shù)。EED1D0D2D3S1S0Y用集成譯碼器并輔以適當(dāng)門電路實(shí)現(xiàn)以下組合邏輯函數(shù)：用74LS85實(shí)現(xiàn)8位二進(jìn)制數(shù)值比擬第五章習(xí)題1、以下圖所示電路，設(shè)初始F1為0，試畫出F1和F2波形圖。DJDJKRdSdF2ABCF11ABCF1F22、圖(a)所示電路中，F(xiàn)1為維持－阻塞型D觸發(fā)器，F(xiàn)2為邊沿型JK觸發(fā)器，各輸入端信號(hào)波形如圖(b)所示。分析電路寫出Q1和Q2的狀態(tài)方程，畫出相應(yīng)的Q1和Q2的工作波形。CPxCPxyzQ1Q21J1KC1RRC11DCPxyz3、D觸發(fā)器組成的可控分頻電路如附圖所示，門電路傳輸延遲時(shí)間忽略不計(jì)。1〕當(dāng)x＝1時(shí)，畫出CP＇，QA，QB及QC的波形圖。2〕當(dāng)控制信號(hào)＝x為0或1時(shí),說明輸出端QC可分別獲得對(duì)CP多少分頻的信號(hào)。xxCP(f1)&=1DDDQAQBQC(fO)CP’4、JK觸發(fā)器組成圖示計(jì)數(shù)電路，分析該電路為幾進(jìn)制計(jì)數(shù)器？畫出電路的狀態(tài)轉(zhuǎn)換圖。11CPQ1Q21J1K1J1K1J1KQ3C1C1C15、維持-阻塞D觸發(fā)器組成的電路及輸入波形如下圖。設(shè)觸發(fā)器的初始狀態(tài)Q2Q1=00，畫出Q1、Q2端的波形。RC1RC1Q1CP1DC1Q21DD6、試分析電路，列出狀態(tài)轉(zhuǎn)換表並畫出各Q端的時(shí)序波形，說明該計(jì)數(shù)器為幾進(jìn)制計(jì)數(shù)器。1J1J1J1J1K1K1KC1C1C1CPQ0Q1Q27、維持-阻塞D觸發(fā)器組成的電路及輸入波形如下圖。設(shè)觸發(fā)器的初始狀態(tài)Q2Q1=00，試畫出Q1、Q2端的波形。RRC1Q1CP1DC1Q21DD&CP1234567CP1234567D第六章習(xí)題試用JK觸發(fā)器設(shè)計(jì)五進(jìn)制同步加法計(jì)數(shù)器。寫出設(shè)計(jì)過程和鼓勵(lì)方程，可以不畫邏輯圖。2、4位雙向移位存放器74194功能表如下表所示。設(shè)初始狀態(tài)為0011，分析電路，寫出狀態(tài)轉(zhuǎn)換表并畫各Q端波形。〔雙向移位存放器〕CT74LS194功能表CPRDS1S0SRSLQ3Q2Q1Q0φ0φφφφ0000φ100φφ保持↑101×φ×Q3Q2Q1↑110φ×Q2Q1Q0×↑111φφD3D2D1D0SS0S1CPCrDUABCDDLQAQBQCQD741941013、以下圖所示為同步可預(yù)置4位二進(jìn)制計(jì)數(shù)器74LS161的應(yīng)用電路，附表是74LS161的功能真值表。請(qǐng)列出圖示電路的狀態(tài)轉(zhuǎn)換真值表，并說明其邏輯功能(QD是MSB)。74LS161功能真值表ETEPCPETEPCPCrLDABCDCP"1〞"1〞"1〞"0〞"0〞QAQBQCQD74161CPCrLDEPETABCDQAQBQCQD×0×××××××0000↑10××ABCDABCD×110×××××保持×11×0××××保持↑1111××××計(jì)數(shù)4、試用JK觸發(fā)器設(shè)計(jì)一個(gè)5421BCD碼七進(jìn)制加法計(jì)數(shù)器，由零開場(chǎng)計(jì)數(shù)。5421BCD碼編碼表如附表所示。附表5421BCD碼十進(jìn)制數(shù)DCBA十進(jìn)制數(shù)DCBA000005100010001610012001071010300118101140100911005、由移位存放器74LS194和3－8譯碼器組成的時(shí)序電路如附圖所示。分析該電路。⑴列出該時(shí)序電路的狀態(tài)遷移表〔設(shè)起始狀態(tài)為Q3Q2Q1Q0=0110〕。⑵指出該電路輸出端Ｚ產(chǎn)生什么序列。000eq\o(\s\up8(),Y)0eq\o(\s\up8(),Y)1eq\o(\s\up8(),Y)2eq\o(\s\up8(),Y)3eq\o(\s\up8(),Y)4eq\o(\s\up8(),Y)5eq\o(\s\up8(),Y)6eq\o(\s\up8(),Y)7Q3Q2Q1Q0A0A1A2E1E2E3S1S0SLD0D1D2D3CPSR110113―8譯碼器74LS194&CrZ1CP〔雙向移位存放器〕74194功能表CPCrS1S0SRSLQ3Q2Q1Q0φ0φφφφ0000φ100φφ保持↑101×φ×Q3Q2Q1↑110φ×Q2Q1Q0×↑111φφD3D2D1D06、試分析附圖所示由4位雙向移位存放器CT74LS194及8選1數(shù)據(jù)選擇器CT74LS151構(gòu)成的電路。試畫出存放器的狀態(tài)轉(zhuǎn)移圖，給出Z的輸出序列信號(hào)。CT74LS151輸出函數(shù)Ｙ＝ΣmiDi〔i＝0，1，2，…，７〕CT74LS194功能表如下。〔雙向移位存放器〕CT74LS194功能表CPRDS1S0SRSLQ3Q2Q1Q0φ0φφφφ0000φ100φφ保持↑101×φ×Q3Q2Q1↑110φ×Q2Q1Q0×↑111φφD3D2D1D0DD3D2D1D0Q3Q2Q1Q0SRSLS0S1RDA0A1A2D0D2D4D6D1D3D5D7YS1CP111194151Z7、試用JK觸發(fā)器和少量門設(shè)計(jì)一個(gè)時(shí)序電路。該電路能順次產(chǎn)生000→001→011→111→110→100→000狀態(tài)循環(huán)。第七章習(xí)題888I/O0～7I/O0～7A7A7A0A0888I/O0～7I/O0～7A7A7A0A0R/WR/WCECES3S2S1Y0Y7Y1Y6A0A1A2R/WA7A0A8A9A10A11D7D0EN
#274LS1382、RAM2112(256×4)和RAM2114(1k×4)組成所示電路。試確定圖示各電路中RAM芯片的尋址圍，用16進(jìn)制數(shù)表示。A7A7～A0CSCSA8A92112-12112-22-4線譯碼器Y0Y3S3S2S1A2A1A0&ENY7Y0A15A14A13A12A11A10接2114-1，-2CS端接2114-3，-4CS端7413813、RAM2112(256×4)和RAM6116(2k×8)組成所示電路。試確定圖示各電路中RAM芯片的尋址圍，用16進(jìn)制數(shù)表示。A7A7～A0CSCSA8A92112-12112-22-4線譯碼器Y0Y3S3S2S1A2A1A0&ENY7Y0A15A14A13A12A11接6116-1CS端接6116-2CS端741384、RAM6116(2k×8)組成所示電路。試確定圖示各電路中RAM芯片的尋址圍，用16進(jìn)制數(shù)表示。5、RAM6116(2k×8)組成所示電路。試確定圖示各電路中RAM芯片的尋址圍，用16進(jìn)制數(shù)表示。S3S3S2S1A2A1A0&ENY7Y0A14A15A13A12A11接6116-1CS端接6116-2CS端74138A10-A0CSCSA11A126116-16116-22-4線譯碼器Y0Y3888I/O0～