第二章基本邏輯運(yùn)算及集成邏輯門

第二章基本邏輯運(yùn)算及集成邏輯門第1頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月學(xué)習(xí)要求：掌握邏輯代數(shù)的基本概念，學(xué)會(huì)用邏輯函數(shù)描述邏輯問題的基本方法。掌握集成邏輯門的功能分析及應(yīng)用。第2頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月2.1基本邏輯運(yùn)算

邏輯運(yùn)算是邏輯思維和邏輯推理的數(shù)學(xué)描述.具有“真”“假”兩種可能,并且可以判定其“真”“假”的陳述語(yǔ)句叫邏輯變量.用ABCD表示.邏輯變量只有“真”“假”兩種可能,在邏輯數(shù)學(xué)中,把“真”“假”稱為邏輯變量的取值,簡(jiǎn)稱邏輯值,也叫邏輯常量,用“1”表示“真”,用“0”表示“假”.雖然“1”和“0”叫邏輯值,但是它們沒有“大小”的含義,也無(wú)數(shù)量的含義.一個(gè)結(jié)論成立與否,取決于與其相關(guān)的前提條件是否成立.結(jié)論與前提條件之間的因果關(guān)系叫邏輯函數(shù).通常記作F=f(A,B,C…)邏輯函數(shù)F也是一個(gè)邏輯變量,也叫輸出變量.因此它們也只有“1”和“0”兩種取值,相對(duì)地把A,B,C…叫做輸入變量.第3頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月與運(yùn)算（?）

只有當(dāng)決定一事件結(jié)果的所有條件同時(shí)具備時(shí),結(jié)果才能發(fā)生.ABF000010100111邏輯式：

F=A?B=ABa.國(guó)際流行b.IEEE標(biāo)準(zhǔn)c.中國(guó)標(biāo)準(zhǔn)

&ABFFFAABB邏輯門：與門第4頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月ABF0000111011112.或運(yùn)算（+）決定事件結(jié)果的所有條件中,只要有一個(gè)滿足,結(jié)果就會(huì)發(fā)生.邏輯式：F=A+B≥1＋a.standardb.IEEEstandardc.Chinastandard

FBFFAAABB或門：第5頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月

3.非運(yùn)算（ˉ）

非運(yùn)算是邏輯的否定,當(dāng)條件具備時(shí),結(jié)果不會(huì)發(fā)生,當(dāng)條件不具備時(shí),結(jié)果一定會(huì)發(fā)生.邏輯式：F=āAF0110○1○a.standardb.IEEEstandardc.Chinastandard

第6頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月2.2常用復(fù)合邏輯1.與非邏輯ABF&

ABF2.或非邏輯或非門第7頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月3.異或邏輯ABF000011101110=1ABF=ABFABF0010101001114.同或邏輯F=A⊙B=第8頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月“與或非”邏輯是“與”,“或”,“非”三種基本邏輯的組合.先“與”再“或”最后“非”。5.與或非邏輯&第9頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月異或邏輯與同或邏輯公式F=A⊕BF=A☉B(tài)A⊕A=1A☉A=0A⊕A=0A☉A=1A⊕0=AA☉1=AA⊕1=AA☉0=AA⊕B=A⊕B=A☉B(tài)A☉B(tài)=A☉B(tài)=A⊕BA⊕B=B⊕AA☉B(tài)=B☉AA⊕(B⊕C)=(A⊕B)⊕CA☉(B☉C)=(A☉B(tài))☉CA(B⊕C)=AB⊕ACA+(B☉C)=(A+B)☉(A+C)第10頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月2.3正負(fù)邏輯一)正負(fù)邏輯:在數(shù)字系統(tǒng)中,邏輯值是用邏輯電平表示的.若用邏輯高電平UOH表示邏輯“真”,用邏輯電平UOL表示邏輯“假”,則稱為正邏輯;反之,則稱為負(fù)邏輯.二)邏輯運(yùn)算的優(yōu)先級(jí)別:在求解邏輯函數(shù)時(shí),應(yīng)首先進(jìn)行級(jí)別高的邏輯運(yùn)算.三)邏輯運(yùn)算的完備性:任何數(shù)字系統(tǒng)都可以用“與”“或”“非”邏輯門來實(shí)現(xiàn).稱它們?yōu)橥陚浼?“與非”“或非”“與或非”都是完備集.第11頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月2.4集成邏輯門

把若干個(gè)有源器件和無(wú)源器件及其連線,按照一定的功能要求,制作在同一塊半導(dǎo)體基片上,這樣的產(chǎn)品叫集成電路.若它完成的功能是邏輯功能或數(shù)字功能,則稱為邏輯集成電路或數(shù)字集成電路.最簡(jiǎn)單的數(shù)字集成電路是集成邏輯門.集成邏輯門,按照其組成的有源器件的不同可分為兩大類:一類是雙極性晶體管邏輯門;另一類是單極性絕緣柵場(chǎng)效應(yīng)管邏輯門,簡(jiǎn)稱MOS門.第12頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月2.4.1TTL與非門第一級(jí)V1多射級(jí)輸入（與）TTL與非門的各級(jí)工作狀態(tài)總目錄退出><目錄

工作原理第二級(jí)V2反相第三級(jí)V3—V5互補(bǔ)推挽輸出高電平3.6V低電平0.3V第13頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月多射極晶體管的結(jié)構(gòu)及等效電路總目錄退出><目錄第14頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月2.4.2TTL與非門的特性與參數(shù)⒈電壓傳輸特性DE段（飽和區(qū)）:Ui>1.4V

V2,V5飽和UT：閥值電壓1.4VUOFF：開門電平

UON：

關(guān)門電平總目錄退出><目錄AB段（截止區(qū)）:Ui<=0.6V

V2,V5截止BC段（線性區(qū)）0.6<Ui<1.3V

V2導(dǎo)通,V5截止V2輸入電阻=R3V2反相放大CD段（轉(zhuǎn)折區(qū)）:1.3=<Ui<1.4VV2,V5導(dǎo)通V2輸入電阻=R3//Rbe5V2的放大倍數(shù)增加Ui第15頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月ROFF—關(guān)門電阻=0.7KRON—關(guān)門電阻=2KTTL門輸入電阻與輸入電壓的關(guān)系RI<0.7K時(shí)UI=VLRI>2K時(shí)UI=VH總目錄退出><目錄2.輸入負(fù)載特性第16頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月例：電路如圖所示，標(biāo)出輸出電壓的高低值第17頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月3.輸出特性①與非門處于輸出低電平②與非門處于輸出高電平TTL與非門輸出低電平的輸出特性TTL與非門輸出高電平的輸出特性總目錄退出><目錄（此時(shí)，IL為灌電流。為保證UOL≤0.35V，通常ILmax≤25mA）（此時(shí)，IL為拉電流。為保證UOH輸出高電平，通常IL≤14mA）第18頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月4.扇入扇出系數(shù)扇入系數(shù)Ni：邏輯門的輸入端數(shù)。制造時(shí)已確定扇出系數(shù)No：一個(gè)邏輯門驅(qū)動(dòng)同類門的個(gè)數(shù)?？偰夸浲顺?gt;<目錄第19頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月5.平均延遲時(shí)間tpdtpd=（tPHL+tPLH）12總目錄退出><目錄第20頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月2.4.3集電極開路（OC）門集電極開路的門電路（OpenCollectorGate），簡(jiǎn)稱OC門。其電路結(jié)構(gòu)和邏輯符號(hào)如下圖所示：（a）集電極開路與非門電路（b）OC門邏輯符號(hào)BAFR3R2R1BAF總目錄退出><目錄第21頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月OC門的輸出端可以直接并聯(lián)在一起，但需要外接電阻OC門的并聯(lián)處實(shí)現(xiàn)“線與”F=AB?CD=AB+CDCBFDAVCC總目錄退出><目錄第22頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月2.4.4三態(tài)門三態(tài)輸出門（簡(jiǎn)稱三態(tài)門）是在普通門電路的基礎(chǔ)上，增加控制端和控制電路構(gòu)成。其電路結(jié)構(gòu)圖和邏輯符號(hào)如下圖所示：EN=1F=ABEN=0F為高阻ENBFAVCCABENEN總目錄退出><目錄第23頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月總目錄退出><目錄ABENFVCCENABEN第24頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月Three-stateNOTgateThree-stateANDgateThree-state

NAND

gate總目錄退出><目錄第25頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月eF0b1aQuestionF=?總目錄退出><

線或（Wired-OR）

F=ae+be目錄第26頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月EN=1時(shí)G1工作G2高阻數(shù)據(jù)從D0D1EN=0時(shí)G2工作G1高阻數(shù)據(jù)從D1D0總目錄退出><目錄ENEND0D1ENG1G2用三態(tài)門實(shí)現(xiàn)雙向傳輸?shù)?7頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月Three-stateusedforBus

DisplayPrinterkeysCPU100100Bus總目錄退出><目錄第28頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月

Bi-CMOS這種門電路的特點(diǎn)是邏輯部分采用CMOS結(jié)構(gòu)，輸出極采用雙極型三極管，因此兼有CMOS電路的低功耗和雙極型電路低輸出內(nèi)阻的優(yōu)點(diǎn)。2.4.5Bi-CMOS反相器的兩種電路結(jié)構(gòu)型式總目錄退出><目錄兩個(gè)雙極型輸出管的基極接有下拉電阻。

當(dāng)Vi=ViH時(shí)，T2，T4導(dǎo)通，T1，T3截止，Vo=VoL。當(dāng)Vi=ViL時(shí)，T1，T3導(dǎo)通，T2，T4截止，Vo=VoHViVoT1T2T3T4VD第29頁(yè)，課件共30頁(yè)，創(chuàng)作于2023年2月用T2，T4取代R1，R2，形成有源下拉式結(jié)構(gòu)。

當(dāng)=Vi